一種金屬柵半導(dǎo)體器件的制造方法
【專利摘要】一種金屬柵半導(dǎo)體器件的制造方法，包括步驟：提供半導(dǎo)體襯底；在所述襯底上形成柵堆棧層，包括依次層疊的界面層、介電層、覆蓋層、犧牲柵材料層、硬掩膜層；蝕刻所述柵堆棧層以在所述襯底上形成虛設(shè)柵極結(jié)構(gòu)；在所述襯底中形成源漏極；蝕刻所述虛設(shè)柵極結(jié)構(gòu)的所述硬掩膜層和所述犧牲柵材料層以形成溝槽；填充所述溝槽形成金屬柵極。其可以解決金屬柵半導(dǎo)體器件的制造的金屬柵替代（RMG）步驟中所使用的CMP方法不易控制而無法得到理想厚度/高度的金屬柵極的問題。使用本發(fā)明方法所制造的半導(dǎo)體器件可獲得統(tǒng)一的金屬柵極高度，改善金屬柵極的填充效果，避免源/漏極暴露并能改善半導(dǎo)體的電學(xué)性能。
【專利說明】一種金屬柵半導(dǎo)體器件的制造方法【技術(shù)領(lǐng)域】[0001]本發(fā)明是涉及一種半導(dǎo)體制造【技術(shù)領(lǐng)域】，更確切的說，本發(fā)明涉及一種金屬柵半 導(dǎo)體器件的制造方法。【背景技術(shù)】[0002]在制造金屬柵半導(dǎo)體的過程中經(jīng)常會(huì)使用到化學(xué)機(jī)械拋光平坦化(CMP)的方法。 舉例來說，在制造金屬柵半導(dǎo)體的金屬柵替代(RMG)步驟中包括的兩個(gè)子步驟，即虛設(shè)柵 極打開以暴露犧牲柵材料層的拋光步驟和金屬柵極形成之后的拋光步驟中都會(huì)使用到CMP 的方法。[0003]在現(xiàn)有技術(shù)中由于在金屬柵替代(RMG)的步驟中不能對(duì)CMP方法很好地控制以致 該步驟之后得到的柵極和側(cè)壁(充當(dāng)金屬柵填充的模具)的高度難以控制。而該缺陷會(huì)導(dǎo) 致:半導(dǎo)體柵極的高度各異，金屬柵極填充的效果不好，源/漏極暴露等，并由此會(huì)使得半 導(dǎo)體的電學(xué)性能降低。[0004]而在目前的半導(dǎo)體制造工藝中沒有方法來克服上述問題。
【發(fā)明內(nèi)容】
[0005]鑒于以上問題，本發(fā)明提供一種金屬柵半導(dǎo)體器件的制造方法，發(fā)明包括以下步 驟:[0006]a)提供半導(dǎo)體襯底；[0007]b)在所述襯底上形成柵堆棧層，包括依次層疊的界面層、介電層、覆蓋層、犧牲柵 材料層、硬掩膜層；[0008]c)蝕刻所述柵堆棧層以在所述襯底上形成虛設(shè)柵極結(jié)構(gòu)；[0009]d)在所述襯底中形成源漏極；[0010]e)蝕刻所述虛設(shè)柵極結(jié)構(gòu)的所述硬掩膜層和所述犧牲柵材料層以形成溝槽；[0011]f)填充所述溝槽形成金屬柵極。[0012]進(jìn)一步的，述硬掩膜層具有2_50nm的厚度。[0013]進(jìn)一步的，所述硬掩膜層是SiN層。[0014]進(jìn)一步的，所述硬掩膜層是BN層。[0015]進(jìn)一步的，所述硬掩膜層的形成方法是PVD、ALD或CVD。[0016]進(jìn)一步的，蝕刻SiN硬掩膜層的條件包括:使用F2，所述F2的流量為 100_2000sccm ;壓力為 0.3-lmtorr;功率為 50_1500w。[0017]進(jìn)一步的，蝕刻BN硬掩膜層的條件包括:使用流量為100-2000sCCm的C12 ;壓力 為 0.3-lmtorr;功率為 50_1500w。[0018]進(jìn)一步的，還包括在步驟d)之后，在所述虛設(shè)柵極結(jié)構(gòu)和所述襯底上形成層間介 電層以及平坦化所述層間介電層以露出所述硬掩膜層的步驟。[0019]進(jìn)一步的，其中步驟f)還包括在所述填充溝槽之后的平坦化步驟。[0020]進(jìn)一步的，還包括在步驟d)之后，在所述襯底和所述虛設(shè)柵極結(jié)構(gòu)上形成應(yīng)力記 憶層，執(zhí)行熱退火以及去除所述應(yīng)力記憶層的步驟。[0021]進(jìn)一步的，還包括在所述形成層間介電層之前，在所述虛設(shè)柵極結(jié)構(gòu)和所述襯底 上形成蝕刻停止層的步驟。[0022]進(jìn)一步的，所述犧牲柵材料層是多晶硅層。[0023]進(jìn)一步的，所述金屬柵材料是鋁。[0024]進(jìn)一步的，執(zhí)行化學(xué)機(jī)械拋光工藝來實(shí)現(xiàn)所述平坦化。[0025]本發(fā)明可以解決金屬柵半導(dǎo)體器件的制造的金屬柵替代(RMG)步驟中所使用的 CMP方法不易控制而無法得到理想厚度/高度的金屬柵極的問題。使用本發(fā)明方法所制造 的半導(dǎo)體器件可獲得統(tǒng)一的金屬柵極高度，改善金屬柵極的填充效果，避免源/漏極暴露 并能改善半導(dǎo)體的電學(xué)性能?！緦＠綀D】

【附圖說明】[0026]圖1A-1I是本發(fā)明各個(gè)工藝步驟的器件剖面圖?！揪唧w實(shí)施方式】[0027]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然 而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個(gè)或多個(gè)這些細(xì)節(jié)而得以 實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn) 行描述。[0028]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便闡釋本發(fā)明提出 的金屬柵半導(dǎo)體器件的制造方法。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員 所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明 還可以具有其他實(shí)施方式。[0029]應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時(shí)，其指明存在所 述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個(gè)或多個(gè)其他特征、整 體、步驟、操作、元件、組件和/或它們的組合接下來，將結(jié)合附圖更加完整地描述本發(fā)明。[0030]首先，如圖1A所示，提供一襯底200。所述襯底可以為以下所提到的材料中的至少 一種:硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)以 及絕緣體上鍺化硅(SiGeOI)等。在所述襯底中可以形成有摻雜區(qū)域和/或隔離結(jié)構(gòu)，所述 隔離結(jié)構(gòu)為淺溝槽隔離(STI)結(jié)構(gòu)或者局部氧化硅(LOCOS)隔離結(jié)構(gòu)。在本發(fā)明的實(shí)施例 中，所述襯底可以為Si襯底。[0031]然后在其上形成Si02界面層201，所述界面層是通過快速熱氧化工藝(RTO)或原 子層沉積工藝(ALD)來形成的。[0032]然后在所述Si02界面層上形成柵極介電層202，可以選用高K材料來形成所述柵 極介電層，例如用在Hf02中引入S1、Al、N、La、Ta等元素并優(yōu)化各元素的比率來得到的高 K材料等。所述形成柵極介電層的方法可以是物理氣相沉積工藝或原子層沉積工藝。在本 發(fā)明的實(shí)施例中，在所述Si02界面層上形成HfAION柵極介電層，其厚度為15到60埃。[0033]之后，在柵極介電層202上形成覆蓋層203，可以是TiN覆蓋層。[0034]之后，在覆蓋層203上形成犧牲柵材料層204，其可以用多晶硅材料來形成所述犧牲柵材料層。在本發(fā)明的一個(gè)實(shí)施例中，使用低壓化學(xué)氣相淀積(LPCVD)工藝來形成多晶硅的犧牲柵材料層，其的工藝條件包括:反應(yīng)氣體為硅烷(SiH4)，所述硅烷的流量范圍為 100~200立方厘米/分鐘(sccm)，如150sccm ;反應(yīng)腔內(nèi)溫度范圍為700~750攝氏度； 反應(yīng)腔內(nèi)壓力為250~350毫毫米萊柱(mTorr),如300mTorr ;所述反應(yīng)氣體中還包括緩沖氣體，所述緩沖氣體可為氦氣(He)或氮?dú)?所述氦氣和氮?dú)獾牧髁糠秶鸀?~20升/分鐘 (slm)，如 8slm、IOslm 或 15slm。[0035]然后，在所述犧牲柵材料層204上形成硬掩膜層205，其具有2_50nm的厚度。所述硬掩膜層的形成方法可以是PVD、ALD、或CVD，可以使用SiN或BN來形成硬掩膜層。在一個(gè)實(shí)施例中，利用化學(xué)氣相沉積方法在低溫下形成SiN的硬掩膜層，然后再對(duì)所形成的SiN 的硬掩膜層進(jìn)行等離子體處理。[0036]然后，如圖1B所示，進(jìn)行形成柵極的步驟?？梢允褂霉饪坦に噷?duì)以上步驟所依次形成的Si02界面層201，柵極介電層202.覆蓋層203和犧牲柵材料層204、硬掩膜層205 進(jìn)行圖案化處理以形成柵極的結(jié)構(gòu)。所述柵極具有堆棧結(jié)構(gòu)，其上保留以上步驟所形成的硬掩膜層205.[0037]然后，如圖1C所示，進(jìn)行形成偏移側(cè)墻(offset spacer)211的步驟。偏移側(cè)墻的材料可以是氮化硅，氧化硅或者氮氧化硅等絕緣材料。偏移側(cè)墻可以提高形成的晶體管的溝道長度，減小短溝道效應(yīng)和由于短溝道效應(yīng)引起的熱載流子效應(yīng)。形成偏移側(cè)墻的工藝可以是化學(xué)氣相沉積。在一個(gè)實(shí)施例中所形成的偏移側(cè)墻的厚度可以小到80埃。[0038]接著，形成輕摻雜源極/漏極(LDD)于柵極結(jié)構(gòu)任一側(cè)的襯底中。所述形成LDD 的方法可以是離子注入工藝或擴(kuò)散工藝。所述LDD注入的離子類型根據(jù)將要形成的半導(dǎo)體器件的電性決定，即形成的器件為NMOS器件，則LDD注入工藝中摻入的雜質(zhì)離子為磷、砷、 銻、鉍中的一種或組合；若形成的器件為PMOS器件，則注入的雜質(zhì)離子為硼。根據(jù)所需的雜質(zhì)離子的濃度，離子注入工藝可以一步或多步完成。[0039]然后，在襯底200和上述步驟所形成的偏移側(cè)墻上形成間隙壁(Spacer) 212，可以使用氮化硅、碳化硅、氮氧化硅或其組合的材料?？梢栽谝r底上沉積第一氧化硅層、第一氮化硅層以及第二氧化硅層，然后采用蝕刻方法形成間隙壁，所述間隙壁可以具有10-30NM 的厚度。[0040]然后在襯底中以離子注入工藝在柵極周圍的半導(dǎo)體襯底中形成源漏極，其中在 PMOS的源漏極所形成的可以是SiGe源/漏極。還可以包括退火步驟、形成袋形注入?yún)^(qū)等步驟。[0041]然后在器件表面形成金屬硅化物(SAB)阻擋層，可以使用TEOS與氧氣形成氧化膜作為SAB膜，然后通過光刻和干刻在源漏極區(qū)域形成SAB區(qū)。然后在所述阻擋層上沉積硅化物金屬如NiPt，并進(jìn)行退火的步驟以便在源漏區(qū)上形成金屬硅化物。`[0042]然后，可以在NMOS部分進(jìn)行沉積覆蓋其襯底和柵極的應(yīng)力記憶層的步驟，該應(yīng)力記憶層的材料可以是SiN，然后進(jìn)行熱退火的步驟，使得應(yīng)力記憶層所引發(fā)的應(yīng)力被記憶至 NMOS半導(dǎo)體中，其受到的是沿著溝道方向的拉伸應(yīng)力，可以使得溝道區(qū)域的分子排列更加疏松，從而提聞電子的遷移率。[0043]而在以上步驟所形成的PMOS源漏極的SiGe使其獲得沿著溝道方向的壓縮應(yīng)力，該應(yīng)力可以使溝道區(qū)域內(nèi)的分子排布更加緊密，有助于提高空穴的遷移率。[0044]然后，參照?qǐng)D1D，在表面沉積蝕刻停止層221。蝕刻停止層可用SiCN、SiN、SiC、 SiOF、SiON等形成.然后進(jìn)行沉積層間介電層(ILD) 220于柵極結(jié)構(gòu)上。可以采用化學(xué)氣 相沉積法、高密度等離子體化學(xué)氣相沉積法、旋轉(zhuǎn)涂布法、濺鍍等方法形成。所述層間介電 層可以采用氧化硅、氮氧化硅、氮化硅等材料。[0045]然后，參照?qǐng)D1E，對(duì)層間介電層220和以上步驟所沉積的蝕刻停止層221進(jìn)行平坦 化處理，所述平坦化停止于硬掩膜層205。所述平坦化處理的非限制性實(shí)例包括機(jī)械平坦化 方法和化學(xué)機(jī)械拋光平坦化方法。[0046]然后，參照?qǐng)D1F，進(jìn)行去除PMOS虛設(shè)柵極的硬掩膜層205和犧牲柵材料層204以 形成溝槽300的步驟。所述去除的方法可以是光刻或蝕刻刻的方法。[0047]在所形成的硬掩膜層是SiN層的實(shí)施例中，對(duì)該SiN硬掩膜層的蝕刻條件包括:使 用流量為 100-2000sccm 的 F2 ;壓力為 0.3-lmtorr;功率為 50_1500w。[0048]在另外所形成的硬掩膜層是BN層的實(shí)施例中，對(duì)該BN硬掩膜層的蝕刻條件包括: 使用流量為100-2000sccm的C12 ;壓力為0.3-lmtorr;功率為50_1500w。[0049]然后，參照?qǐng)D1G，進(jìn)行形成PMOS金屬柵極的步驟，可以使用沉積的方法，包括化學(xué) 氣相沉積法(CVD)，如低溫化學(xué)氣相沉積(LTCVD)、低壓化學(xué)氣相沉積(LPCVD)、快熱化學(xué)氣 相沉積(LTCVD)、等離子體化學(xué)氣相沉積(PECVD)。所沉積的金屬柵極包括多個(gè)堆棧的薄 膜，可以是依次沉積的功函數(shù)金屬層，阻擋層和導(dǎo)電層。優(yōu)選地，所述功函數(shù)金屬層的厚度 在10-200埃之間。所述導(dǎo)電層可以是鋁層，也可以是銅或鎢層。在本發(fā)明的一個(gè)實(shí)施例 中使用Al形成所述導(dǎo)電層，可以用CVD或PVD的方法進(jìn)行沉積。在該導(dǎo)電層形成之后，在 300-500攝氏度溫度下進(jìn)行退火。其在含氮環(huán)境中反應(yīng)的時(shí)間為10-60分鐘。最后使用CMP 對(duì)導(dǎo)電層進(jìn)行平坦化，以除去溝槽300以外的導(dǎo)電層而形成PMOS金屬柵極301。[0050]然后，參照?qǐng)D1H，進(jìn)行去除NMOS虛設(shè)柵極的硬掩膜層205和犧牲柵材料層204以 形成溝槽400的步驟。所述去除的方法可以是光刻或蝕刻刻的方法。[0051]在所形成的硬掩膜層是SiN層的實(shí)施例中，對(duì)該SiN硬掩膜層的蝕刻條件包括:使 用流量為 100-2000sccm 的 F2 ;壓力為 0.3-lmtorr;功率為 50_1500w。[0052]在另外所形成的硬掩膜層是BN層的實(shí)施例中，對(duì)該BN硬掩膜層的蝕刻條件包括: 使用流量為100-2000sccm的C12 ;壓力為0.3-lmtorr;功率為50_1500w。[0053]然后，參照?qǐng)D1I，進(jìn)行形成NMOS金屬柵極401的步驟，可以使用與形成PMOS金屬 柵極相同或相似的方法來形成NMOS金屬柵極。[0054]通過進(jìn)行以上的步驟，柵極和側(cè)壁的高度容易控制并可獲得具有統(tǒng)一高度的金屬 柵極。所述方法可以應(yīng)用于Gate-1ast和Gate-first工藝中。[0055]然后進(jìn)行后續(xù)工藝以完成半導(dǎo)體元件的制造。[0056]為了說明和描述的目的，給出了本發(fā)明各個(gè)方面的以上描述。其并不旨在窮盡列 舉或?qū)⒈景l(fā)明限制為所公開的精確形式，且明顯地，可以進(jìn)行多種修改和變化。本發(fā)明旨在 將對(duì)本領(lǐng)域技術(shù)人員是顯而易見的這些修改和變化包括在由所附權(quán)利要求限定的本發(fā)明 的范圍內(nèi)。
【權(quán)利要求】
1.一種金屬柵半導(dǎo)體器件的制造方法，包括步驟:a)提供半導(dǎo)體襯底；b)在所述襯底上形成柵堆棧層，包括依次層疊的界面層、介電層、覆蓋層、犧牲柵材料 層、硬掩膜層；c)蝕刻所述柵堆棧層以在所述襯底上形成虛設(shè)柵極結(jié)構(gòu)；d)在所述襯底中形成源漏極；e)蝕刻所述虛設(shè)柵極結(jié)構(gòu)的所述硬掩膜層和所述犧牲柵材料層以形成溝槽；f)填充所述溝槽形成金屬柵極。
2.根據(jù)權(quán)利要求1所述的方法，其中所述硬掩膜層具有2-50nm的厚度。
3.根據(jù)權(quán)利要求1所述的方法，其中所述硬掩膜層是SiN層。
4.根據(jù)權(quán)利要求1所述的方法，其中所述硬掩膜層是BN層。
5.根據(jù)權(quán)利要求1所述的方法，其中所述硬掩膜層的形成方法是PVD、ALD或CVD。
6.根據(jù)權(quán)利要求3所述的方法，其中蝕刻SiN硬掩膜層的條件包括:使用F2，所述F2 的流量為 100-2000sccm ;壓力為 0.3-lmtorr;功率為 50_1500w。
7.根據(jù)權(quán)利要求4所述的方法，其中蝕刻BN硬掩膜層的條件包括:使用流量為 100-2000sccm 的 C12 ;壓力為 0.3-lmtorr;功率為 50_1500w。
8.根據(jù)權(quán)利要求1所述的方法，還包括在步驟d)之后，在所述虛設(shè)柵極結(jié)構(gòu)和所述襯 底上形成層間介電層以及平坦化所述層間介電層以露出所述硬掩膜層的步驟。
9.根據(jù)權(quán)利要求1所述的方法，其中步驟f)還包括在所述填充溝槽之后的平坦化步驟。
10.根據(jù)權(quán)利要求1所述的方法，其中還包括在步驟d)之后，在所述襯底和所述虛設(shè)柵 極結(jié)構(gòu)上形成應(yīng)力記憶層，執(zhí)行熱退火以及去除所述應(yīng)力記憶層的步驟。
11.根據(jù)權(quán)利要求8所述的方法，還包括在所述形成層間介電層之前，在所述虛設(shè)柵極 結(jié)構(gòu)和所述襯底上形成蝕刻停止層的步驟。
12.根據(jù)權(quán)利要求1所述的方法，其中所述犧牲柵材料層是多晶硅層。
13.根據(jù)權(quán)利要求1所述的方法，其中所述金屬柵材料是鋁。
14.根據(jù)權(quán)利要求8或9所述的方法，執(zhí)行化學(xué)機(jī)械拋光工藝來實(shí)現(xiàn)所述平坦化。
【文檔編號(hào)】H01L21/28GK103515235SQ201210211787
【公開日】2014年1月15日 申請(qǐng)日期:2012年6月25日 優(yōu)先權(quán)日:2012年6月25日
【發(fā)明者】平延磊, 鮑宇, 肖海波 申請(qǐng)人:中芯國際集成電路制造(上海)有限公司