專利名稱：半導(dǎo)體結(jié)構(gòu)形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造技術(shù)，特別涉及一種集成度高的半導(dǎo)體結(jié)構(gòu)形成方法。
背景技術(shù)：
在現(xiàn)有技術(shù)中，DMOS (雙擴(kuò)散M0S)晶 體管一般作為功率晶體管，以提供用于功率集成電路應(yīng)用的高壓電路。DMOS晶體管的一個(gè)具體類型是溝槽DMOS晶體管，其中溝道出現(xiàn)在從源極向漏極延伸的溝槽的外壁上，且柵極形成在溝槽內(nèi)。溝槽DMOS因?yàn)槠涓邏?、大電流?qū)動(dòng)(器件結(jié)構(gòu)決定漏端能承受高壓，高集成度指可在小面積內(nèi)做超大的器件溝道寬/長比)的特點(diǎn)而被廣泛應(yīng)用于驅(qū)動(dòng)電路，尤其是高壓功率的驅(qū)動(dòng)電路。由于溝槽DMOS晶體管需要承受幾十伏至幾百伏的高壓，為了防止溝槽DMOS晶體管被高壓擊穿，需要在溝槽DMOS晶體管外圍設(shè)置結(jié)終端區(qū)。所述結(jié)終端包括場(chǎng)板、保護(hù)環(huán)等。由于溝槽DMOS晶體管的整個(gè)襯底都是漏極，當(dāng)所述漏極施加高反偏電壓時(shí)，溝槽DMOS晶體管的體區(qū)與襯底之間的PN結(jié)可能會(huì)被擊穿，且由于位于溝槽DMOS晶體管的體區(qū)終端的PN結(jié)會(huì)發(fā)生彎曲，電場(chǎng)線更集中，且由于半導(dǎo)體襯底表面通常具有界面電荷，所述界面電荷會(huì)使得半導(dǎo)體襯底表面的載流子濃度高于半導(dǎo)體襯底內(nèi)的載流子濃度，位于半導(dǎo)體襯底表面的耗盡層的厚度會(huì)變窄，更容易發(fā)生擊穿，因此，在溝槽DMOS晶體管的體區(qū)外圍設(shè)置有所述結(jié)終端，能使溝槽DMOS晶體管的實(shí)際擊穿電壓更接近平行平面結(jié)的理想擊穿電壓，能減小局部電場(chǎng)，提高溝槽DMOS晶體管的可靠性。圖I至圖5為現(xiàn)有技術(shù)形成所述溝槽DMOS晶體管和結(jié)終端的過程的剖面結(jié)構(gòu)示意圖。所述結(jié)終端包括保護(hù)環(huán)和金屬場(chǎng)板。具體的，請(qǐng)參考圖1，提供半導(dǎo)體襯底10，所述半導(dǎo)體襯底10包括第一區(qū)域11和包圍所述第一區(qū)域11的第二區(qū)域12，所述第一區(qū)域11為功率器件區(qū)，所述第二區(qū)域12為結(jié)終端區(qū)。在所述半導(dǎo)體襯底10表面形成氧化硅薄膜，并對(duì)所述氧化硅薄膜進(jìn)行刻蝕，在所述半導(dǎo)體襯底10的第二區(qū)域12表面利用光刻刻蝕工藝形成具有開口 25的絕緣層20，所述絕緣層20之間的開口 25定義后續(xù)形成的保護(hù)環(huán)的位置。其中，為了便于圖示，所述圖I至圖5中僅包括第一區(qū)域11和位于所述第一區(qū)域11 一側(cè)的第二區(qū)域12。請(qǐng)參考圖2，在所述半導(dǎo)體襯底10、絕緣層20表面形成圖形化的光刻膠層(未圖示)，所述圖形化的光刻膠層暴露出所述絕緣層20之間的開口 25，以所述圖形化的光刻膠層和絕緣層20為掩膜，對(duì)所述開口 25暴露出來的半導(dǎo)體襯底10進(jìn)行離子注入，形成保護(hù)環(huán)30，所述保護(hù)環(huán)30位于第二區(qū)域12內(nèi)且圍繞所述第一區(qū)域11。形成所述保護(hù)環(huán)30后，再對(duì)所述保護(hù)環(huán)30進(jìn)行高溫退火，使得保護(hù)環(huán)30靠近第一區(qū)域11和遠(yuǎn)離第一區(qū)域11的邊緣擴(kuò)展到絕緣層20的下方。請(qǐng)參考圖3，在所述半導(dǎo)體襯底10的第一區(qū)域11內(nèi)形成體區(qū)41和貫穿所述體區(qū)41的至少一個(gè)溝槽42。請(qǐng)參考圖4，在所述半導(dǎo)體襯底10表面和溝槽42 (圖3所示)內(nèi)形成柵氧化層(未圖示)，在所述柵氧化層表面形成多晶硅層50。
請(qǐng)參考圖5，利用光刻刻蝕工藝除去半導(dǎo)體襯底10表面的多晶硅層，所述溝槽內(nèi)的多晶娃層形成溝槽DMOS晶體管的多晶娃柵55,位于體區(qū)41表面的多晶娃層形成多晶娃互連層(未圖示)，利用所述多晶硅互連層將若干個(gè)多晶硅柵55電學(xué)連接，在靠近所述多晶硅柵55的體區(qū)41內(nèi)形成源區(qū)60。其中，為了提高DMOS晶體管的大電流驅(qū)動(dòng)，通常是將若干個(gè)DMOS晶體管并聯(lián)起來，所述若干個(gè)DMOS晶體管的柵極通過位于體區(qū)41表面的多晶硅互連層電學(xué)連接。請(qǐng)參考圖6，在所述半導(dǎo)體襯底10和絕緣層20表面形成金屬層，利用光刻刻蝕工藝除去半導(dǎo)體襯底10表面的金屬層，在絕緣層20表面形成金屬場(chǎng)板70，所述金屬場(chǎng)板70通過導(dǎo)電插塞(未圖示)與外界電路相連，且所述保護(hù)環(huán) 30通過導(dǎo)電插塞(未圖示)與外界電路相連，通過在金屬場(chǎng)板70上施加電壓，使得金屬場(chǎng)板70下方對(duì)應(yīng)的半導(dǎo)體襯底表面的位置會(huì)發(fā)生耗盡，使得原來保護(hù)環(huán)30靠近表面的PN結(jié)因?yàn)榻缑骐姾勺冋笾匦伦兒瘢瑥亩梢蕴岣邷喜跠MOS晶體管的擊穿電壓。但現(xiàn)有技術(shù)的方法形成絕緣層、金屬場(chǎng)板、保護(hù)環(huán)和多晶硅柵至少需要4步光刻工藝，工藝較為繁瑣，集成度不高。更多關(guān)于溝槽DMOS晶體管的形成工藝請(qǐng)參考公開號(hào)為US2003/0168696A1的美國專利文獻(xiàn)。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種用于形成溝槽DMOS晶體管和結(jié)終端區(qū)的半導(dǎo)體結(jié)構(gòu)形成方法，可以節(jié)省工藝步驟，提高了工藝集成度。為解決上述問題，本發(fā)明技術(shù)方案提供了一種半導(dǎo)體結(jié)構(gòu)形成方法，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括第一區(qū)域和包圍所述第一區(qū)域的第二區(qū)域；在所述半導(dǎo)體襯底的第二區(qū)域內(nèi)形成第一保護(hù)環(huán)，所述第一保護(hù)環(huán)圍繞所述第一區(qū)域；在所述半導(dǎo)體襯底的第一區(qū)域內(nèi)形成體區(qū)和貫穿所述體區(qū)的至少一個(gè)溝槽；利用同一光刻、刻蝕工藝，在所述半導(dǎo)體襯底的第二區(qū)域上成具有開口的多晶硅場(chǎng)板，在所述溝槽內(nèi)形成柵氧化層和多晶硅柵，所述多晶硅場(chǎng)板的開口暴露出第一保護(hù)環(huán)的中間區(qū)域；在靠近所述多晶硅柵的體區(qū)內(nèi)形成源區(qū)?？蛇x的，所述多晶硅場(chǎng)板內(nèi)摻雜有雜質(zhì)離子，所述多晶硅場(chǎng)板的導(dǎo)電類型與半導(dǎo)體襯底的導(dǎo)電類型相反?？蛇x的，在所述多晶硅場(chǎng)板的開口暴露出的第一保護(hù)環(huán)表面形成金屬互連層，且所述金屬互連層至少覆蓋部分多晶硅場(chǎng)板表面，所述多晶硅場(chǎng)板與第一保護(hù)環(huán)電學(xué)連接。可選的，在所述多晶娃場(chǎng)板的開口暴露出的第一保護(hù)環(huán)表面形成第一金屬互連層和位于所述第一金屬互連層表面的第一導(dǎo)電插塞，在所述多晶娃場(chǎng)板表面形成第二金屬互連層和位于所述第二金屬互連層表面的第二導(dǎo)電插塞，所述第一導(dǎo)電插塞和第二導(dǎo)電插塞通過層間金屬層電學(xué)連接。可選的，在所述多晶娃場(chǎng)板表面形成金屬互連層和導(dǎo)電插塞的金屬互連結(jié)構(gòu)，所述金屬互連結(jié)構(gòu)與外界控制電壓端電學(xué)連接?？蛇x的，形成所述多晶硅場(chǎng)板、柵氧化層和多晶硅柵的具體工藝包括在所述溝槽和半導(dǎo)體襯底表面形成柵介質(zhì)層，在所述柵介質(zhì)層表面形成多晶硅層，所述多晶硅層填充滿所述溝槽；對(duì)所述多晶硅層和柵介質(zhì)層進(jìn)行刻蝕，位于半導(dǎo)體襯底的第二區(qū)域表面的柵介質(zhì)層和多晶硅層對(duì)應(yīng)形成具有開口的絕緣層和多晶硅場(chǎng)板，位于所述溝槽內(nèi)的柵介質(zhì)層和多晶硅層對(duì)應(yīng)形成柵氧化層和多晶硅柵的堆疊結(jié)構(gòu)，所述絕緣層和多晶硅場(chǎng)板的開口暴露出第一保護(hù)環(huán)的中間區(qū)域。可選的，形成所述多晶硅場(chǎng)板、柵氧化層和多晶硅柵的具體 工藝包括在所述溝槽側(cè)壁和底部表面形成柵介質(zhì)層；然后在所述溝槽側(cè)壁和底部的柵介質(zhì)層表面、在所述半導(dǎo)體襯底表面形成多晶硅層；對(duì)所述多晶硅層和柵介質(zhì)層進(jìn)行刻蝕，位于半導(dǎo)體襯底的第二區(qū)域表面的多晶硅層形成具有開口的多晶硅場(chǎng)板，位于所述溝槽內(nèi)的柵介質(zhì)層和多晶硅層對(duì)應(yīng)形成柵氧化層和多晶硅柵，所述多晶硅場(chǎng)板的開口暴露出第一保護(hù)環(huán)的中間區(qū)域?？蛇x的，所述第一保護(hù)環(huán)、體區(qū)具有第一導(dǎo)電類型，所述半導(dǎo)體襯底、源區(qū)具有第二導(dǎo)電類型?？蛇x的，所述第一保護(hù)環(huán)的數(shù)量為一個(gè)或多個(gè)。可選的，當(dāng)所述第一保護(hù)環(huán)的數(shù)量為多個(gè)時(shí)，多個(gè)第一保護(hù)環(huán)間隔地圍繞所述第一區(qū)域?？蛇x的，所述體區(qū)和第一保護(hù)環(huán)在同一離子注入工藝中形成?？蛇x的，在所述第一保護(hù)環(huán)和第一區(qū)域之間形成第二保護(hù)環(huán)，所述第二保護(hù)環(huán)的深度大于所述體區(qū)的深度且所述第二保護(hù)環(huán)與第一區(qū)域的體區(qū)相接觸。可選的，所述第一保護(hù)環(huán)、第二保護(hù)環(huán)在同一離子注入工藝中形成?？蛇x的，所述第一保護(hù)環(huán)、第二保護(hù)環(huán)、體區(qū)具有第一導(dǎo)電類型，所述半導(dǎo)體襯底、源區(qū)具有第二導(dǎo)電類型?？蛇x的,在形成所述多晶娃場(chǎng)板后，以所述多晶娃場(chǎng)板為掩膜，對(duì)所述多晶娃場(chǎng)板的開口暴露出來的半導(dǎo)體襯底的第二區(qū)域進(jìn)行離子注入，并對(duì)所述離子注入?yún)^(qū)域進(jìn)行退火，形成第一保護(hù)環(huán)，使得所述多晶硅場(chǎng)板的開口暴露出第一保護(hù)環(huán)的中間區(qū)域?？蛇x的，當(dāng)所述多晶硅柵的數(shù)量為多個(gè)時(shí)，所述多個(gè)多晶硅柵通過位于體區(qū)表面的多晶硅互連層電學(xué)連接?？蛇x的，形成所述多晶硅互連層的具體工藝包括對(duì)所述多晶硅層進(jìn)行刻蝕，在形成多晶硅場(chǎng)板和多晶硅柵的同時(shí)，在所述體區(qū)表面形成多晶硅層互連層，利用所述多晶硅層互連層將多個(gè)多晶硅柵電學(xué)連接。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)本發(fā)明實(shí)施例的用于形成溝槽DMOS晶體管和結(jié)終端的半導(dǎo)體結(jié)構(gòu)形成方法包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括第一區(qū)域和包圍所述第一區(qū)域的第二區(qū)域；在所述半導(dǎo)體襯底的第二區(qū)域內(nèi)形成第一保護(hù)環(huán)，所述第一保護(hù)環(huán)圍繞所述第一區(qū)域；在所述半導(dǎo)體襯底的第一區(qū)域內(nèi)形成體區(qū)和貫穿所述體區(qū)的至少一個(gè)溝槽；利用同一光刻、刻蝕工藝，在所述半導(dǎo)體襯底的第二區(qū)域上成具有開口的多晶硅場(chǎng)板，在所述溝槽內(nèi)形成柵氧化層和多晶硅柵，所述多晶硅場(chǎng)板的開口暴露出第一保護(hù)環(huán)的中間區(qū)域；在靠近所述多晶硅柵的體區(qū)內(nèi)形成源區(qū)。由于所述多晶硅場(chǎng)板、柵氧化層和多晶硅柵在同一光刻、刻蝕工藝中形成，形成多晶硅場(chǎng)板、第一保護(hù)環(huán)、柵氧化層和多晶硅柵只需要2步光刻刻蝕工藝，至少可以節(jié)省一步光刻刻蝕工藝，提高了工藝集成度。進(jìn)一步的，所述多晶硅層內(nèi)摻雜有雜質(zhì)離子，所述多晶硅層的導(dǎo)電類型與半導(dǎo)體襯底的導(dǎo)電類型相反，使得多晶硅場(chǎng)板的導(dǎo)電類型與半導(dǎo)體襯底的導(dǎo)電類型相反，位于多晶硅場(chǎng)板下方的半導(dǎo)體襯底表面的位置會(huì)發(fā)生耗盡，使得第一保護(hù)環(huán)靠近表面的PN結(jié)變厚，從而可以提高溝槽DMOS晶體管的擊穿電壓。進(jìn)一步的，通過利用導(dǎo)電插塞或金屬互連層將所述多晶硅場(chǎng)板與第一保護(hù)環(huán)電學(xué)連接，使得多晶硅場(chǎng)板和第一保護(hù)環(huán)的電位相等。當(dāng)兩者的電位相等，因?yàn)闇喜跠MOS晶體管的漏極電壓導(dǎo)致第一保護(hù)環(huán)與半導(dǎo)體襯底之間形成一定厚度的PN結(jié)時(shí)，多晶硅場(chǎng)板與半導(dǎo)體襯底之間且靠近半導(dǎo)體襯底表面的位置也會(huì)形成一定厚度的PN結(jié)，使得第一保護(hù)環(huán)靠近表面的PN結(jié)變厚，從而可以提高溝槽DMOS晶體管的擊穿電壓。


圖I至圖6是現(xiàn)有技術(shù)形成溝槽DMOS晶體管和結(jié)終端的過程的剖面結(jié)構(gòu)示意圖；圖7為本發(fā)明實(shí)施例的半導(dǎo)體結(jié)構(gòu)形成方法的流程示意圖；圖8至圖14為本發(fā)明實(shí)施例的半導(dǎo)體結(jié)構(gòu)形成過程的剖面結(jié)構(gòu)示意圖；圖15為本發(fā)明實(shí)施例的具有多晶娃場(chǎng)板和現(xiàn)有技術(shù)的具有金屬場(chǎng)板的溝槽DMOS晶體管的擊穿電壓的實(shí)驗(yàn)對(duì)比圖。
具體實(shí)施例方式由于現(xiàn)有技術(shù)形成絕緣層、金屬場(chǎng)板、保護(hù)環(huán)和多晶硅柵至少需要4步光刻工藝，工藝較為繁瑣，集成度不高，發(fā)明人經(jīng)過研究，提出了一種半導(dǎo)體結(jié)構(gòu)形成方法，請(qǐng)參考圖7，為本發(fā)明實(shí)施例的半導(dǎo)體結(jié)構(gòu)形成方法的流程示意圖，具體包括步驟S101，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括第一區(qū)域和包圍所述第一區(qū)域的第二區(qū)域；步驟S102，在所述半導(dǎo)體襯底的第二區(qū)域內(nèi)形成第一保護(hù)環(huán)和第二保護(hù)環(huán)，所述第一保護(hù)環(huán)和第二保護(hù)環(huán)圍繞所述第一區(qū)域；步驟S103，在所述半導(dǎo)體襯底的第一區(qū)域內(nèi)形成體區(qū)；步驟S104，在所述半導(dǎo)體襯底的第一區(qū)域內(nèi)形成至少一個(gè)溝槽，所述溝槽的深度大于或等于體區(qū)的深度；步驟S105，在所述溝槽和半導(dǎo)體襯底表面形成柵介質(zhì)層，在所述柵介質(zhì)層表面形成多晶硅層，所述多晶硅層填充滿所述溝槽；步驟S106，對(duì)所述多晶硅層和柵介質(zhì)層進(jìn)行刻蝕，位于半導(dǎo)體襯底的第二區(qū)域表面的柵介質(zhì)層和多晶硅層對(duì)應(yīng)形成具有開口的絕緣層和多晶硅場(chǎng)板，位于所述溝槽內(nèi)的柵介質(zhì)層和多晶硅層對(duì)應(yīng)形成柵氧化層和多晶硅柵的堆疊結(jié)構(gòu)，所述絕緣層和多晶硅場(chǎng)板的開口暴露出第一保護(hù)環(huán)的中間區(qū)域；步驟S107，在靠近所述多晶硅柵的體區(qū)內(nèi)形成源區(qū)。為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說明。
圖8至圖14為本發(fā)明實(shí)施例的半導(dǎo)體結(jié)構(gòu)形成過程的剖面結(jié)構(gòu)示意圖。請(qǐng)參考圖8，提供半導(dǎo)體襯底100，所述半導(dǎo)體襯底100包括硅基底101和位于所述硅基底101表面的外延層102，所述半導(dǎo)體襯底100包括第一區(qū)域I和包圍所述第一區(qū)域I的第二區(qū)域II。在本實(shí)施例中，所述硅基底101內(nèi)重?fù)诫s有N型雜質(zhì)離子，所述外延層102中輕摻雜有N型雜質(zhì)離子。所述外延層102的導(dǎo)電類型與硅基底101的導(dǎo)電類型一致，所述外延層102和硅基底101用來作為溝槽DMOS晶體管的漏極。在其他實(shí)施例中，所述半導(dǎo)體襯底包括娃基底和位于所述娃基底表面的外延層，所述硅基底內(nèi)重?fù)诫s有P型雜質(zhì)離子，所述外延層內(nèi)輕摻雜有P型雜質(zhì)離子。

在其他實(shí)施例中，所述半導(dǎo)體襯底為娃襯底、錯(cuò)襯底或錯(cuò)娃襯底等單層襯底，所述單層襯底內(nèi)摻雜有雜質(zhì)離子，所述單層襯底用來作為溝槽DMOS晶體管的漏極。所述半導(dǎo)體襯底100包括第一區(qū)域I和包圍所述第一區(qū)域I的第二區(qū)域II，所述第一區(qū)域I為功率器件區(qū)，所述第二區(qū)域II為結(jié)終端區(qū)。其中，為了便于圖示，所述圖7至圖14中僅包括第一區(qū)域I和位于所述第一區(qū)域I 一側(cè)的第二區(qū)域II。所述第一區(qū)域I內(nèi)用于形成溝槽DMOS晶體管、IGBT (Insulated Gate Bipolar Transistor,絕緣柵雙極型晶體管)等功率器件。在本實(shí)施例中，所述第一區(qū)域I內(nèi)至少形成有一個(gè)溝槽DMOS晶體管。在其他實(shí)施例中，所述第一區(qū)域I內(nèi)可以形成多個(gè)溝槽DMOS晶體管。由于溝槽DMOS晶體管的漏極為整個(gè)襯底，當(dāng)所述漏極施加高反偏電壓時(shí)，溝槽DMOS晶體管的體區(qū)與襯底之間的PN結(jié)可能會(huì)被擊穿，且由于位于溝槽DMOS晶體管的體區(qū)終端的PN結(jié)會(huì)發(fā)生彎曲，電場(chǎng)線更集中，相對(duì)于體內(nèi)平行平面PN結(jié)更容易發(fā)生提前擊穿的現(xiàn)象。因此，在溝槽DMOS晶體管的周圍需要設(shè)置有結(jié)終端區(qū)，在本實(shí)施例中，所述結(jié)終端區(qū)的結(jié)終端包括第一保護(hù)環(huán)、第二保護(hù)環(huán)及多晶硅場(chǎng)板，利用所述第一保護(hù)環(huán)、第二保護(hù)環(huán)及多晶硅場(chǎng)板，可以提高溝槽DMOS晶體管的擊穿電壓。請(qǐng)參考圖9，在所述半導(dǎo)體襯底100的第二區(qū)域II內(nèi)形成第一保護(hù)環(huán)110和第二保護(hù)環(huán)120，所述第一保護(hù)環(huán)110和第二保護(hù)環(huán)120圍繞所述第一區(qū)域I。所述第一保護(hù)環(huán)110可以為一個(gè)，也可以為多個(gè)。當(dāng)所述第一保護(hù)環(huán)110的數(shù)量為多個(gè)時(shí)，多個(gè)第一保護(hù)環(huán)110間隔設(shè)置且都圍繞所述第一區(qū)域I，其中，最靠近第一區(qū)域I的第一保護(hù)環(huán)110與第一區(qū)域I之間具有一定的距離。所述第一保護(hù)環(huán)110的形成工藝為離子注入工藝，且所述第一保護(hù)環(huán)110的導(dǎo)電類型與半導(dǎo)體襯底100的導(dǎo)電類型相反。在本實(shí)施例中，所述第一保護(hù)環(huán)110中摻雜有P型離子。通過控制最靠近第一區(qū)域的第一保護(hù)環(huán)110與第一區(qū)域之間的間距，使得第一區(qū)域I的溝槽DMOS晶體管的體區(qū)與半導(dǎo)體襯底之間的PN結(jié)受到反偏高壓時(shí)，當(dāng)所述體區(qū)的PN結(jié)受到的反偏高壓小于體區(qū)的PN結(jié)的擊穿電壓，體區(qū)的PN結(jié)已擴(kuò)展到第一保護(hù)環(huán)與半導(dǎo)體襯底之間的PN結(jié)，使得體區(qū)的PN結(jié)與第一保護(hù)環(huán)的PN結(jié)發(fā)生串通，當(dāng)體區(qū)的PN結(jié)受到反偏高壓繼續(xù)增大時(shí)，所增加的電壓大部分由第一保護(hù)環(huán)的PN結(jié)承擔(dān)，從而提高了溝槽DMOS晶體管的體區(qū)與半導(dǎo)體襯底之間的PN結(jié)的擊穿電壓。且通過控制不同的第一保護(hù)環(huán)之間的間距，當(dāng)體區(qū)的PN結(jié)受到反偏高壓繼續(xù)增大時(shí)，所述體區(qū)的PN結(jié)還可以與多個(gè)第一保護(hù)環(huán)的PN結(jié)串通，利用所述多個(gè)第一保護(hù)環(huán)的PN結(jié)承擔(dān)部分體區(qū)的PN結(jié)受到的反偏高壓，從而提高了溝槽DMOS晶體管的體區(qū)與半導(dǎo)體襯底之間的PN結(jié)的擊穿電壓。
在本實(shí)施例中，所述第二保護(hù)環(huán)120緊靠第一區(qū)域I，與后續(xù)形成的第一區(qū)域I的體區(qū)的側(cè)壁相接觸，所述第二保護(hù)環(huán)120的深度大于所述后續(xù)形成的第一區(qū)域I的體區(qū)的深度。且所述第二保護(hù)環(huán)120的導(dǎo)電類型與第一保護(hù)環(huán)110的導(dǎo)電類型相同，與后續(xù)形成的體區(qū)的導(dǎo)電類型相同，與半導(dǎo)體襯底100的導(dǎo)電類型相反。在本實(shí)施例中，所述第二保護(hù)環(huán)120中摻雜有P型離子。由于所述第二保護(hù)環(huán)120與后續(xù)形成的第一區(qū)域I的體區(qū)的側(cè)壁相接觸，且所述第二保護(hù)環(huán)120的深度大于所述后續(xù)形成的第一區(qū)域I的體區(qū)的深度，使得第二保護(hù)環(huán)120與半導(dǎo)體襯底100之間PN結(jié)在彎曲處的彎曲角度大于溝槽DMOS晶體管的體區(qū)與半導(dǎo)體襯底100之間PN結(jié)在彎曲處的彎曲角度，所述第二保護(hù)環(huán)120與半導(dǎo)體襯底100之間PN結(jié)在彎曲處的電場(chǎng)線較疏，使得所述溝槽DMOS晶體管的體區(qū)與半導(dǎo)體襯底100之間的PN結(jié)的擊穿電壓變大。在本實(shí)施例中，所述第一保護(hù)環(huán)110和第二保護(hù)環(huán)120圍繞所述第一區(qū)域I設(shè)置，都有利于提高溝槽DMOS晶體管的擊穿電壓。在其他實(shí)施例中，也可以在半導(dǎo)體襯底的第 二區(qū)域內(nèi)只形成第一保護(hù)環(huán)，只利用所述第一保護(hù)環(huán)和多晶硅場(chǎng)板作為結(jié)終端來提高溝槽DMOS晶體管的擊穿電壓。在本實(shí)施例中，形成所述第一保護(hù)環(huán)110和第二保護(hù)環(huán)120的具體工藝包括在半導(dǎo)體襯底100表面利用熱氧化工藝形成墊氧化層(未圖示)，所述墊氧化層用以防止后續(xù)的離子注入工藝對(duì)半導(dǎo)體襯底表面造成損傷；在所述墊氧化層表面形成圖形化的第一光刻膠層115，所述圖形化的第一光刻膠層115的開口對(duì)應(yīng)于第一保護(hù)環(huán)110的位置和第二保護(hù)環(huán)120的位置；以所述圖形化的第一光刻膠層115為掩膜，在所述半導(dǎo)體襯底100的第二區(qū)域II進(jìn)行P型離子注入，在半導(dǎo)體襯底100的第二區(qū)域II內(nèi)形成第一保護(hù)環(huán)110和第二保護(hù)環(huán) 120。由于形成了所述第一保護(hù)環(huán)110和第二保護(hù)環(huán)120后，在形成溝槽DMOS晶體管的過程中，還需要若干次高溫的熱氧化工藝、化學(xué)氣相沉積工藝和退火工藝，所述第一保護(hù)環(huán)110和第二保護(hù)環(huán)120利用所述高溫工藝進(jìn)行雜質(zhì)擴(kuò)散、激活和修復(fù)離子注入產(chǎn)生的缺陷，不需要額外的退火工藝，可節(jié)省一步退火工藝。在本實(shí)施例中，所述第一保護(hù)環(huán)110和第二保護(hù)環(huán)120采用同一工藝同時(shí)形成，從而節(jié)省了工藝步驟，提高了工藝集成度。在其他實(shí)施例中，所述第一保護(hù)環(huán)110和第二保護(hù)環(huán)120也可分步形成。在形成了所述第一保護(hù)環(huán)110和第二保護(hù)環(huán)120后，利用灰化工藝除去圖形化的第一光刻膠層115。請(qǐng)參考圖10，在所述半導(dǎo)體襯底100的第一區(qū)域I內(nèi)形成體區(qū)210。所述體區(qū)210用于形成溝槽DMOS晶體管的溝道區(qū)，所述體區(qū)210的導(dǎo)電類型與半導(dǎo)體襯底的導(dǎo)電類型相反。在本實(shí)施例中，所述體區(qū)210內(nèi)摻雜有P型離子。在本實(shí)施例中，形成所述體區(qū)210的具體工藝包括在所述半導(dǎo)體襯底100表面形成圖形化的第二光刻膠層(未圖示)，所述圖形化的第二光刻膠層暴露出半導(dǎo)體襯底100的第一區(qū)域I ;以所述圖形化的第二光刻膠層為掩膜，對(duì)半導(dǎo)體襯底100的第一區(qū)域I進(jìn)行P型離子注入，形成體區(qū)210。在其他實(shí)施例中，所述體區(qū)還可以與第一保護(hù)環(huán)在同一離子注入工藝中形成，可以節(jié)省一步光刻工藝，有利于提高工藝集成度。在其他實(shí)施例中，所述體區(qū)還可以在后續(xù)形成多晶硅柵后，再以圖形化的光刻膠層為掩膜，對(duì)半導(dǎo)體襯底的第一區(qū)域通過離子注入形成。在形成所述體區(qū)210后，利用灰化工藝除去圖形化的第二光刻膠層。請(qǐng)參考圖11，在所述半導(dǎo)體襯底100的第一區(qū)域I內(nèi)形成至少一個(gè)溝槽230，所述溝槽230的深度大于或等于體區(qū)210的深度。形成所述溝槽230的具體工藝包括在所述半導(dǎo)體襯底100表面形成氮化硅薄膜(未圖示)，在所述氮化硅薄膜表面形成圖形化的第三光刻膠層(未圖示)，所述圖形化的第三光刻膠層定義出溝槽的位置和大?。灰运鰣D形化的第三光刻膠層為掩膜，對(duì)所述氮化硅薄膜進(jìn)行刻蝕，形成具有溝槽開口的硬掩膜層240 ;利用灰化工藝除去所述圖形化的第三光刻膠層后，以所述具有溝槽開口的硬掩膜層240為掩膜，對(duì)半導(dǎo)體襯底100進(jìn)行干法刻蝕，在所述半導(dǎo)體襯底100的第一區(qū)域I內(nèi)形成至少一個(gè)溝槽230。所述溝槽230的深度大于或等于體區(qū)210的深度，且小于外延層102的總深度，使得所述溝槽230貫穿所述體區(qū)·210。在形成所述溝槽230后，利用熱氧化工藝在所述溝槽230內(nèi)表面形成一層犧牲氧化層(未圖示)，并利用干法刻蝕工藝或濕法刻蝕工藝除去所述犧牲氧化層，使得所述溝槽230側(cè)壁盡可能平滑，且可消除干法刻蝕工藝對(duì)溝槽側(cè)壁所造成的損傷。在其他實(shí)施例中，還可以在所述溝槽的底部的外延層區(qū)域進(jìn)行N型離子重?fù)诫s，使得源漏導(dǎo)通電阻變小。請(qǐng)參考圖12，在所述溝槽230 (圖11所示)和半導(dǎo)體襯底100表面形成柵介質(zhì)層250，在所述柵介質(zhì)層250表面形成多晶硅層260，所述多晶硅層260填充滿所述溝槽230。在形成柵介質(zhì)層250之前，除去所述硬掩膜層240 (圖11所示)，除去所述硬掩膜層的工藝包括濕法刻蝕工藝、化學(xué)機(jī)械研磨工藝等。所述柵介質(zhì)層250的材料為氧化硅或摻雜有氮的氧化硅，形成所述柵介質(zhì)層250的工藝為熱氧化工藝或化學(xué)氣相沉積工藝。形成所述多晶娃層260的工藝為化學(xué)氣相沉積工藝，由于所述多晶娃層260在后續(xù)工藝中會(huì)用于形成多晶娃場(chǎng)板和多晶娃柵，所述多晶娃層260內(nèi)還可以原位摻雜有雜質(zhì)離子，所述多晶硅層260內(nèi)的雜質(zhì)離子的導(dǎo)電類型與半導(dǎo)體襯底100的導(dǎo)電類型相反，所述雜質(zhì)離子可以降低多晶硅柵的電阻，且由于后續(xù)形成的多晶硅場(chǎng)板其中部分位于第一保護(hù)環(huán)的邊緣區(qū)域上，部分位于靠近第一保護(hù)環(huán)的半導(dǎo)體襯底上，使得位于多晶硅場(chǎng)板下方的半導(dǎo)體襯底100表面的位置會(huì)發(fā)生耗盡。在現(xiàn)有技術(shù)中，第一保護(hù)環(huán)110靠近半導(dǎo)體襯底表面的PN結(jié)因表面電荷等原因會(huì)變薄，使得第一保護(hù)環(huán)靠近表面的表面擊穿電壓變小，影響了溝槽DMOS晶體管的擊穿電壓。但本發(fā)明實(shí)施例的位于多晶硅場(chǎng)板下方的半導(dǎo)體襯底100表面的位置會(huì)發(fā)生耗盡，使得第一保護(hù)環(huán)靠近表面的PN結(jié)重新變厚，從而可以提高溝槽DMOS晶體管的擊穿電壓。所述多晶硅層260的厚度范圍為8000A 12000A，可以使得溝槽內(nèi)能夠填充滿多晶硅，而且所述厚度與現(xiàn)有技術(shù)中的氧化硅絕緣層的厚度相近，當(dāng)后續(xù)形成的多晶硅場(chǎng)板的表面還需形成有金屬互連結(jié)構(gòu)時(shí)，由于兩者厚度相近，與現(xiàn)有工藝兼容，可以降低成本。在其他實(shí)施例中，在所述半導(dǎo)體襯底的第一區(qū)域I內(nèi)形成至少一個(gè)溝槽后，在除去所述硬掩膜層之前，在所述溝槽側(cè)壁和底部表面形成柵介質(zhì)層，然后除去所述硬掩膜層，在所述溝槽側(cè)壁和底部的柵介質(zhì)層表面、在所述半導(dǎo)體襯底表面形成多晶硅層，所述多晶硅層內(nèi)摻雜有雜質(zhì)離子，所述雜質(zhì)離子的類型與半導(dǎo)體襯底內(nèi)摻雜離子的類型相反。在后續(xù)工藝中，通過光刻刻蝕工藝在第二區(qū)域表面形成具有開口的多晶硅場(chǎng)板，所述多晶硅場(chǎng)板的開口暴露出第一保護(hù)環(huán)的中間區(qū)域，在溝槽內(nèi)形成多晶硅柵。由于多晶硅場(chǎng)板與半導(dǎo)體襯底相接觸，且多晶硅層內(nèi)的雜質(zhì)離子的類型與半導(dǎo)體襯底內(nèi)摻雜離子的類型相反，可以使得位于多晶硅場(chǎng)板下方的半導(dǎo)體襯底表面的位置會(huì)發(fā)生耗盡，使得保護(hù)環(huán)靠近表面的PN結(jié)重新變厚，從而可以提高溝槽DMOS晶體管的擊穿電壓。請(qǐng)參考圖13，利用圖形化的第四光刻膠層265為掩膜，對(duì)所述多晶硅層260(圖12所示)和柵介質(zhì)層250 (圖12所示)進(jìn)行刻蝕，位于半導(dǎo)體襯底100的第二區(qū)域II表面的柵介質(zhì)層250和多晶硅層260對(duì)應(yīng)形成具有開口 262的絕緣層251和多晶硅場(chǎng)板261，位于所述溝槽內(nèi)的柵介質(zhì)層250和多晶硅層260對(duì)應(yīng)形成柵氧化層252和多晶硅柵263，體區(qū)210內(nèi)靠近溝槽230的區(qū)域用于形成溝道區(qū)，所述開口 262暴露出第一保護(hù)環(huán)110的中間區(qū)域。所述多晶硅場(chǎng)板261和絕緣層251的位置與第一保護(hù)環(huán)110的位置相對(duì)應(yīng)，所述 多晶硅場(chǎng)板261至少包括兩個(gè)圍繞第一區(qū)域I的且間隔設(shè)置的多晶硅環(huán)，所述相鄰的間隔設(shè)置的多晶硅環(huán)之間的開口暴露出第一保護(hù)環(huán)110的中間區(qū)域，且所述多晶硅場(chǎng)板261和絕緣層251至少覆蓋著第一保護(hù)環(huán)110的靠近第一區(qū)域I和遠(yuǎn)離第一區(qū)域I的兩個(gè)邊緣的位置。在本實(shí)施例中，由于第一保護(hù)環(huán)的數(shù)量為I個(gè)，所述多晶硅場(chǎng)板261包括兩個(gè)圍繞第一區(qū)域I且間隔設(shè)置的多晶硅環(huán)，所述多晶硅環(huán)至少覆蓋第一保護(hù)環(huán)110的靠近第一區(qū)域I和遠(yuǎn)離第一區(qū)域I的兩個(gè)邊緣的位置。在其他實(shí)施例中，所述多晶硅場(chǎng)板和絕緣層還覆蓋相鄰的第一保護(hù)環(huán)之間的半導(dǎo)體襯底表面。在現(xiàn)有技術(shù)中，通過在金屬場(chǎng)板表面施加電壓，使得金屬場(chǎng)板下方對(duì)應(yīng)的半導(dǎo)體襯底表面的位置會(huì)發(fā)生耗盡，使得保護(hù)環(huán)靠近表面的PN結(jié)重新變厚，從而可以提高溝槽DMOS晶體管的擊穿電壓。而在本發(fā)明實(shí)施例中，所述多晶硅場(chǎng)板261內(nèi)摻雜有雜質(zhì)離子，所述多晶硅層260內(nèi)的雜質(zhì)離子的導(dǎo)電類型與半導(dǎo)體襯底100的導(dǎo)電類型相反，且所述柵介質(zhì)層形成的絕緣層251很薄，所述多晶硅層260內(nèi)的雜質(zhì)離子可以使得位于多晶硅場(chǎng)板261下方的半導(dǎo)體襯底100表面的位置會(huì)發(fā)生耗盡或部分耗盡，使得保護(hù)環(huán)靠近表面的PN結(jié)重新變厚，從而可以提高溝槽DMOS晶體管的擊穿電壓。在其他實(shí)施例中，形成第一保護(hù)環(huán)的工藝可以在形成具有開口的多晶硅場(chǎng)板之后進(jìn)行。以所述具有開口的多晶硅場(chǎng)板和光刻膠層為掩膜，對(duì)所述開口暴露出來的半導(dǎo)體襯底進(jìn)行離子注入，形成第一保護(hù)環(huán)，在形成第一保護(hù)環(huán)后還需要進(jìn)行退火工藝，利用所述退火工藝可以對(duì)第一保護(hù)環(huán)進(jìn)行雜質(zhì)擴(kuò)散、雜質(zhì)激活和修復(fù)離子注入產(chǎn)生的缺陷，使得第一保護(hù)環(huán)的靠近第一區(qū)域的邊緣和遠(yuǎn)離第一區(qū)域的邊緣都位于所述多晶硅場(chǎng)板的下方。在本實(shí)施例中，形成所述多晶硅場(chǎng)板261、絕緣層251和多晶硅柵263、柵氧化層252的具體工藝包括在所述多晶硅層260表面形成圖形化的第四光刻膠層265，以所述圖形化的第四光刻膠層265為掩膜，對(duì)所述多晶硅層260和柵介質(zhì)層250進(jìn)行刻蝕，位于半導(dǎo)體襯底100的第二區(qū)域II表面的柵介質(zhì)層250和多晶硅層260對(duì)應(yīng)形成具有開口 262的絕緣層251和多晶娃場(chǎng)板261,位于所述溝槽內(nèi)的柵介質(zhì)層250和多晶娃層260對(duì)應(yīng)形成柵氧化層252和多晶硅柵263的堆疊結(jié)構(gòu)，在所述體區(qū)210上形成多晶硅互連層(未圖示)，所述多晶硅互連層與多個(gè)多晶硅柵263的頂部表面相連接，使得多個(gè)不同溝槽DMOS晶體管的多晶硅柵263電學(xué)連接。在后續(xù)工藝中，只需要將柵極電壓施加到所述多晶硅互連層上，所述多個(gè)不同溝槽DMOS晶體管的多晶硅柵263也會(huì)同時(shí)施加上柵極電壓，即可同時(shí)控制多個(gè)溝槽DMOS晶體管。由于本發(fā)明實(shí)施例的多晶硅場(chǎng)板、絕緣層和多晶硅柵、多晶硅互連層在同一光刻、刻蝕工藝步驟中形成，比現(xiàn)有工藝少了一步薄膜沉積和光刻刻蝕工藝，提高了工藝集成度。在其他實(shí)施例中，也可以不形成所述多晶硅互連層，每一個(gè)溝槽DMOS晶體管的柵極分別連接?xùn)艠O電壓。在其他實(shí)施例中，多個(gè)不同溝槽DMOS晶體管的多晶硅柵也可以利用后續(xù)工藝形成的導(dǎo)電插塞、金屬互連層電學(xué)連接，然后通過對(duì)金屬 互連層施加上柵極電壓，也可同時(shí)控制多個(gè)溝槽DMOS晶體管。在其他實(shí)施例中，所述體區(qū)還可以在形成所述多晶硅柵后形成，具體包括在半導(dǎo)體襯底和場(chǎng)板表面形成圖形化的第五光刻膠層，所述圖形化的第五光刻膠層暴露出半導(dǎo)體襯底的第一區(qū)域，以所述圖形化的第五光刻膠層為掩膜，對(duì)所述半導(dǎo)體襯底的第一區(qū)域進(jìn)行離子注入，形成體區(qū)，所述體區(qū)的深度小于或等于溝槽的深度。在形成多晶娃場(chǎng)板261后,利用灰化工藝去除第四光刻膠層265。請(qǐng)參考圖14，在靠近所述多晶硅柵263的體區(qū)210內(nèi)形成源區(qū)270。形成所述源區(qū)270的工藝包括在半導(dǎo)體襯底100和多晶硅場(chǎng)板261表面形成第六光刻膠層(未圖示)，所述圖形化的第六光刻膠層定義出源區(qū)270的位置，所述源區(qū)位于靠近所述多晶硅柵263的體區(qū)210內(nèi)；以所述圖形化的第六光刻膠層為掩膜，對(duì)所述體區(qū)210進(jìn)行重?fù)诫s的離子注入，形成源區(qū)270，所述源區(qū)270與多晶硅柵263相接觸，且所述源區(qū)270的深度小于體區(qū)210的深度，所述源區(qū)270的導(dǎo)電類型與體區(qū)210的導(dǎo)電類型相反，與半導(dǎo)體襯底100的導(dǎo)電類型相同。在本實(shí)施例中，所述源區(qū)270重?fù)诫s有N型雜質(zhì)離子。在其他實(shí)施例中，所述源區(qū)還可以在形成了體區(qū)后、形成溝槽前采用離子注入工藝形成，或者在形成了溝槽后、形成柵介質(zhì)層前采用離子注入工藝形成。在其他實(shí)施例中，在形成所述源區(qū)之后，在所述半導(dǎo)體襯底和多晶硅場(chǎng)板表面形成金屬層，利用光刻刻蝕工藝除去部分半導(dǎo)體襯底表面的金屬層，在所述多晶硅場(chǎng)板的開口暴露出的第一保護(hù)環(huán)表面形成金屬互連層，且所述金屬互連層至少覆蓋部分多晶硅場(chǎng)板表面，利用所述金屬互連層將第一保護(hù)環(huán)和多晶硅場(chǎng)板電學(xué)連接，使得兩者的電位相等。當(dāng)兩者的電位相等，因?yàn)闇喜跠MOS晶體管的漏極電壓導(dǎo)致第一保護(hù)環(huán)與半導(dǎo)體襯底之間形成一定厚度的PN結(jié)時(shí)，半導(dǎo)體襯底表面靠近多晶硅場(chǎng)板的位置也會(huì)形成一定厚度的PN結(jié)，使得第一保護(hù)環(huán)靠近半導(dǎo)體襯底表面的PN結(jié)變厚，從而可以提高溝槽DMOS晶體管的擊穿電壓。在其他實(shí)施例中，在形成所述源區(qū)之后，在所述半導(dǎo)體襯底和多晶硅場(chǎng)板表面形成金屬層，利用光刻刻蝕工藝除去部分半導(dǎo)體襯底表面的金屬層，在所述多晶硅場(chǎng)板的開口暴露出的第一保護(hù)環(huán)表面形成第一金屬互連層，并在第一金屬互連層表面形成第一導(dǎo)電插塞，在所述多晶硅場(chǎng)板表面形成第二金屬互連層，并在第二金屬互連層表面形成第二導(dǎo)電插塞，所述第一導(dǎo)電插塞和第二導(dǎo)電插塞通過層間金屬層電學(xué)連接，使得多晶硅場(chǎng)板和第一保護(hù)環(huán)的電位相等。當(dāng)兩者的電位相等，因?yàn)闇喜跠MOS晶體管的漏極電壓導(dǎo)致第一保護(hù)環(huán)與半導(dǎo)體襯底之間形成一定厚度的PN結(jié)時(shí)，半導(dǎo)體襯底表面靠近多晶硅場(chǎng)板的位置也會(huì)形成一定厚度的PN結(jié)，使得第一保護(hù)環(huán)靠近半導(dǎo)體襯底表面的PN結(jié)變厚，從而可以提高溝槽DMOS晶體管的擊穿電壓。在其他實(shí)施例中，利用光刻刻蝕工藝在所述多晶硅場(chǎng)板表面形成金屬互連層和導(dǎo)電插塞的金屬互連結(jié)構(gòu)，所述金屬互連結(jié)構(gòu)與外界控制電壓端電學(xué)連接。外界控制電壓端利用所述金屬互連結(jié)構(gòu)控制多晶硅場(chǎng)板的電壓，使得半導(dǎo)體襯底表面靠近多晶硅場(chǎng)板的位置也會(huì)形成一定厚度的PN結(jié)，使得第一保護(hù)環(huán)靠近表面的PN結(jié)變厚，從而可以提高溝槽DMOS晶體管的擊穿電壓。當(dāng)所述多晶娃場(chǎng)板表面還形成有金屬互連結(jié)構(gòu)時(shí)，用于形成多晶娃場(chǎng)板的多晶娃層內(nèi)可以摻雜有雜質(zhì)離子，所述雜質(zhì)離子與半導(dǎo)體襯底的摻雜離子類型可以相同，也可以不同，且所述多晶硅層內(nèi)也可以不摻雜有雜質(zhì)離子。請(qǐng)參考圖15,為本發(fā)明實(shí)施例的具有多晶娃場(chǎng)板和現(xiàn)有技術(shù)的具有金屬場(chǎng)板的溝 槽DMOS晶體管的擊穿電壓的實(shí)驗(yàn)對(duì)比圖。圖15中的橫坐標(biāo)為功率器件的擊穿電壓，縱坐 標(biāo)為漏極電流。虛線表不現(xiàn)有技術(shù)的金屬場(chǎng)板，實(shí)線表不本發(fā)明實(shí)施例的多晶娃場(chǎng)板。由圖中可以非常清楚的看到，本發(fā)明實(shí)施例的具有多晶硅場(chǎng)板和位于多晶硅場(chǎng)板表面的金屬互連結(jié)構(gòu)對(duì)應(yīng)的功率器件的擊穿電壓為87. 1948V，現(xiàn)有技術(shù)的具有絕緣層和位于絕緣層表面的金屬場(chǎng)板對(duì)應(yīng)的功率器件的擊穿電壓為83. 8562V，兩者對(duì)于提高功率器件的擊穿電壓的能力相似。且形成本發(fā)明實(shí)施例中的絕緣層、多晶硅場(chǎng)板、第一保護(hù)環(huán)和多晶硅柵只需要2步光刻工藝，形成本發(fā)明實(shí)施例中的絕緣層、多晶硅場(chǎng)板、位于多晶硅場(chǎng)板表面的金屬互連層、第一保護(hù)環(huán)和多晶硅柵也只需要3步光刻工藝，而現(xiàn)有技術(shù)形成絕緣層、金屬場(chǎng)板、保護(hù)環(huán)和多晶硅柵至少需要4步光刻工藝，因此本發(fā)明實(shí)施例還可以節(jié)省工藝步驟。綜上，本發(fā)明實(shí)施例的用于形成溝槽DMOS晶體管和結(jié)終端的半導(dǎo)體結(jié)構(gòu)形成方法包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括第一區(qū)域和包圍所述第一區(qū)域的第二區(qū)域；在所述半導(dǎo)體襯底的第二區(qū)域內(nèi)形成第一保護(hù)環(huán)，所述第一保護(hù)環(huán)圍繞所述第一區(qū)域；在所述半導(dǎo)體襯底的第一區(qū)域內(nèi)形成體區(qū)和貫穿所述體區(qū)的至少一個(gè)溝槽；利用同一光刻、刻蝕工藝，在所述半導(dǎo)體襯底的第二區(qū)域上成具有開口的多晶硅場(chǎng)板，在所述溝槽內(nèi)形成柵氧化層和多晶硅柵，所述多晶硅場(chǎng)板的開口暴露出第一保護(hù)環(huán)的中間區(qū)域；在靠近所述多晶硅柵的體區(qū)內(nèi)形成源區(qū)。由于所述多晶硅場(chǎng)板、柵氧化層和多晶硅柵在同一光刻、刻蝕工藝中形成，形成多晶硅場(chǎng)板、第一保護(hù)環(huán)、柵氧化層和多晶硅柵只需要2步光刻刻蝕工藝，至少可以節(jié)省一步光刻刻蝕工藝，提高了工藝集成度。進(jìn)一步的，所述多晶硅層內(nèi)摻雜有雜質(zhì)離子，所述多晶硅層的導(dǎo)電類型與半導(dǎo)體襯底的導(dǎo)電類型相反，使得多晶硅場(chǎng)板的導(dǎo)電類型與半導(dǎo)體襯底的導(dǎo)電類型相反，位于多晶硅場(chǎng)板下方的半導(dǎo)體襯底表面的位置會(huì)發(fā)生耗盡，使得第一保護(hù)環(huán)靠近表面的PN結(jié)變厚，從而可以提高溝槽DMOS晶體管的擊穿電壓。進(jìn)一步的，通過利用導(dǎo)電插塞或金屬互連層將所述多晶硅場(chǎng)板與第一保護(hù)環(huán)電學(xué)連接，使得多晶硅場(chǎng)板和第一保護(hù)環(huán)的電位相等。當(dāng)兩者的電位相等，因?yàn)闇喜跠MOS晶體管的漏極電壓導(dǎo)致第一保護(hù)環(huán)與半導(dǎo)體襯底之間形成一定厚度的PN結(jié)時(shí)，多晶硅場(chǎng)板與半導(dǎo)體襯底之間且靠近半導(dǎo)體襯底表面的位置也會(huì)形成一定厚度的PN結(jié)，使得第一保護(hù)環(huán)靠近表面的PN結(jié)變厚，從而可以提高溝槽DMOS晶體管的擊穿電壓。
本發(fā)明雖然已以較佳實(shí)施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案做出可能的變動(dòng)和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明 的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu)形成方法，其特征在于，包括 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括第一區(qū)域和包圍所述第一區(qū)域的第二區(qū)域； 在所述半導(dǎo)體襯底的第二區(qū)域內(nèi)形成第一保護(hù)環(huán)，所述第一保護(hù)環(huán)圍繞所述第一區(qū)域； 在所述半導(dǎo)體襯底的第一區(qū)域內(nèi)形成體區(qū)和貫穿所述體區(qū)的至少一個(gè)溝槽； 利用同一光刻、刻蝕工藝，在所述半導(dǎo)體襯底的第二區(qū)域上成具有開口的多晶硅場(chǎng)板，在所述溝槽內(nèi)形成柵氧化層和多晶硅柵，所述多晶硅場(chǎng)板的開口暴露出第一保護(hù)環(huán)的中間區(qū)域； 在靠近所述多晶硅柵的體區(qū)內(nèi)形成源區(qū)。
2.如權(quán)利要求I所述的半導(dǎo)體結(jié)構(gòu)形成方法，其特征在于，所述多晶硅場(chǎng)板內(nèi)摻雜有雜質(zhì)離子，所述多晶硅場(chǎng)板的導(dǎo)電類型與半導(dǎo)體襯底的導(dǎo)電類型相反。
3.如權(quán)利要求I所述的半導(dǎo)體結(jié)構(gòu)形成方法，其特征在于，在所述多晶硅場(chǎng)板的開口暴露出的第一保護(hù)環(huán)表面形成金屬互連層，且所述金屬互連層至少覆蓋部分多晶硅場(chǎng)板表面，所述多晶硅場(chǎng)板與第一保護(hù)環(huán)電學(xué)連接。
4.如權(quán)利要求I所述的半導(dǎo)體結(jié)構(gòu)形成方法，其特征在于，在所述多晶硅場(chǎng)板的開口暴露出的第一保護(hù)環(huán)表面形成第一金屬互連層和位于所述第一金屬互連層表面的第一導(dǎo)電插塞，在所述多晶娃場(chǎng)板表面形成第二金屬互連層和位于所述第二金屬互連層表面的第二導(dǎo)電插塞，所述第一導(dǎo)電插塞和第二導(dǎo)電插塞通過層間金屬層電學(xué)連接。
5.如權(quán)利要求I所述的半導(dǎo)體結(jié)構(gòu)形成方法，其特征在于，在所述多晶硅場(chǎng)板表面形成金屬互連層和導(dǎo)電插塞的金屬互連結(jié)構(gòu)，所述金屬互連結(jié)構(gòu)與外界控制電壓端電學(xué)連接。
6.如權(quán)利要求I所述的半導(dǎo)體結(jié)構(gòu)形成方法，其特征在于，形成所述多晶硅場(chǎng)板、柵氧化層和多晶硅柵的具體工藝包括在所述溝槽和半導(dǎo)體襯底表面形成柵介質(zhì)層，在所述柵介質(zhì)層表面形成多晶硅層，所述多晶硅層填充滿所述溝槽；對(duì)所述多晶硅層和柵介質(zhì)層進(jìn)行刻蝕，位于半導(dǎo)體襯底的第二區(qū)域表面的柵介質(zhì)層和多晶硅層對(duì)應(yīng)形成具有開口的絕緣層和多晶硅場(chǎng)板，位于所述溝槽內(nèi)的柵介質(zhì)層和多晶硅層對(duì)應(yīng)形成柵氧化層和多晶硅柵的堆疊結(jié)構(gòu)，所述絕緣層和多晶硅場(chǎng)板的開口暴露出第一保護(hù)環(huán)的中間區(qū)域。
7.如權(quán)利要求I所述的半導(dǎo)體結(jié)構(gòu)形成方法，其特征在于，形成所述多晶硅場(chǎng)板、柵氧化層和多晶硅柵的具體工藝包括在所述溝槽側(cè)壁和底部表面形成柵介質(zhì)層；然后在所述溝槽側(cè)壁和底部的柵介質(zhì)層表面、在所述半導(dǎo)體襯底表面形成多晶硅層；對(duì)所述多晶硅層和柵介質(zhì)層進(jìn)行刻蝕，位于半導(dǎo)體襯底的第二區(qū)域表面的多晶硅層形成具有開口的多晶硅場(chǎng)板，位于所述溝槽內(nèi)的柵介質(zhì)層和多晶硅層對(duì)應(yīng)形成柵氧化層和多晶硅柵，所述多晶硅場(chǎng)板的開口暴露出第一保護(hù)環(huán)的中間區(qū)域。
8.如權(quán)利要求I所述的半導(dǎo)體結(jié)構(gòu)形成方法，其特征在于，所述第一保護(hù)環(huán)、體區(qū)具有第一導(dǎo)電類型，所述半導(dǎo)體襯底、源區(qū)具有第二導(dǎo)電類型。
9.如權(quán)利要求I所述的半導(dǎo)體結(jié)構(gòu)形成方法，其特征在于，所述第一保護(hù)環(huán)的數(shù)量為一個(gè)或多個(gè)。
10.如權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)形成方法，其特征在于，當(dāng)所述第一保護(hù)環(huán)的數(shù)量為多個(gè)時(shí)，多個(gè)第一保護(hù)環(huán)間隔地圍繞所述第一區(qū)域。
11.如權(quán)利要求I所述的半導(dǎo)體結(jié)構(gòu)形成方法，其特征在于，所述體區(qū)和第一保護(hù)環(huán)在同一離子注入工藝中形成。
12.如權(quán)利要求I所述的半導(dǎo)體結(jié)構(gòu)形成方法，其特征在于，在所述第一保護(hù)環(huán)和第一區(qū)域之間形成第二保護(hù)環(huán)，所述第二保護(hù)環(huán)的深度大于所述體區(qū)的深度且所述第二保護(hù)環(huán)與第一區(qū)域的體區(qū)相接觸。
13.如權(quán)利要求12所述的半導(dǎo)體結(jié)構(gòu)形成方法，其特征在于，所述第一保護(hù)環(huán)、第二保護(hù)環(huán)在同一離子注入工藝中形成。
14.如權(quán)利要求12所述的半導(dǎo)體結(jié)構(gòu)形成方法，其特征在于，所述第一保護(hù)環(huán)、第二保護(hù)環(huán)、體區(qū)具有第一導(dǎo)電類型，所述半導(dǎo)體襯底、源區(qū)具有第二導(dǎo)電類型。
15.如權(quán)利要求I所述的半導(dǎo)體結(jié)構(gòu)形成方法，其特征在于，在形成所述多晶硅場(chǎng)板后，以所述多晶硅場(chǎng)板為掩膜，對(duì)所述多晶硅場(chǎng)板的開口暴露出來的半導(dǎo)體襯底的第二區(qū)域進(jìn)行離子注入，并對(duì)所述離子注入?yún)^(qū)域進(jìn)行退火，形成第一保護(hù)環(huán)，使得所述多晶硅場(chǎng)板的開口暴露出第一保護(hù)環(huán)的中間區(qū)域。
16.如權(quán)利要求I所述的半導(dǎo)體結(jié)構(gòu)形成方法，其特征在于，當(dāng)所述多晶硅柵的數(shù)量為多個(gè)時(shí)，所述多個(gè)多晶硅柵通過位于體區(qū)表面的多晶硅互連層電學(xué)連接。
17.如權(quán)利要求16所述的半導(dǎo)體結(jié)構(gòu)形成方法，其特征在于，形成所述多晶硅互連層的具體工藝包括對(duì)所述多晶硅層進(jìn)行刻蝕，在形成多晶硅場(chǎng)板和多晶硅柵的同時(shí)，在所述體區(qū)表面形成多晶硅層互連層，利用所述多晶硅層互連層將多個(gè)多晶硅柵電學(xué)連接。
全文摘要
一種半導(dǎo)體結(jié)構(gòu)形成方法，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括第一區(qū)域和包圍所述第一區(qū)域的第二區(qū)域；在所述半導(dǎo)體襯底的第二區(qū)域內(nèi)形成第一保護(hù)環(huán)，所述第一保護(hù)環(huán)圍繞所述第一區(qū)域；在所述半導(dǎo)體襯底的第一區(qū)域內(nèi)形成體區(qū)和貫穿所述體區(qū)的至少一個(gè)溝槽；利用同一光刻、刻蝕工藝，在所述半導(dǎo)體襯底的第二區(qū)域上成具有開口的多晶硅場(chǎng)板，在所述溝槽內(nèi)形成柵氧化層和多晶硅柵，所述多晶硅場(chǎng)板的開口暴露出第一保護(hù)環(huán)的中間區(qū)域；在靠近所述多晶硅柵的體區(qū)內(nèi)形成源區(qū)。由于所述多晶硅場(chǎng)板、柵氧化層和多晶硅柵在同一光刻、刻蝕工藝中形成，形成多晶硅場(chǎng)板、第一保護(hù)環(huán)、柵氧化層和多晶硅柵只需要2步光刻刻蝕工藝，提高了工藝集成度。
文檔編號(hào)H01L21/336GK102723278SQ20121021497
公開日2012年10月10日 申請(qǐng)日期2012年6月26日 優(yōu)先權(quán)日2012年6月26日
發(fā)明者劉憲周, 沈思杰, 茍鴻雁 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司