一種晶圓級(jí)半導(dǎo)體器件及其封裝方法
【專(zhuān)利摘要】本發(fā)明涉及一種晶圓級(jí)半導(dǎo)體器件及其封裝方法，半導(dǎo)體器件中一個(gè)第二芯片疊設(shè)在一個(gè)第一芯片上，并使第二芯片背面的部分電極導(dǎo)電粘接在第一芯片正面的部分電極上，使這些電極之間形成電性連接；另外，在封裝時(shí)可以使兩個(gè)芯片正面的錫球外露，簡(jiǎn)化操作，或者將錫球全包封后再研磨暴露，以進(jìn)一步減小半導(dǎo)體器件的高度，有效減少器件尺寸。本發(fā)明中通過(guò)在晶圓進(jìn)行背面金屬化處理，能夠?qū)⒌谝恍酒谋趁姹┞冻鰜?lái)，從而有效改善器件的散熱效果。
【專(zhuān)利說(shuō)明】一種晶圓級(jí)半導(dǎo)體器件及其封裝方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體領(lǐng)域，特別涉及一種新的晶圓級(jí)封裝(WLP)的半導(dǎo)體器件以及生產(chǎn)這種半導(dǎo)體器件的封裝方法。
【背景技術(shù)】
[0002]對(duì)于半導(dǎo)體器件來(lái)說(shuō)，散熱和器件尺寸是兩個(gè)重要參數(shù)；即是說(shuō)，一般希望在不增加器件尺寸的基礎(chǔ)上，能夠有更多的面積暴露在塑封體外，以獲得更好的散熱效果。
[0003]現(xiàn)有一種半導(dǎo)體器件的實(shí)施結(jié)構(gòu)，其中具有一個(gè)襯底，該襯底頂面具有鍍銅的電路圖案，襯底的底面形成有若干個(gè)錫球作為與外部器件的電路連接。一個(gè)面積較大的第一芯片通過(guò)絕緣層粘接在襯底上，一個(gè)面積較小的第二芯片進(jìn)一步通過(guò)另一個(gè)絕緣層粘接在第一芯片上。通過(guò)導(dǎo)線(xiàn)等鍵接，形成第一、第二芯片與襯底上對(duì)應(yīng)電極的電性連接。最后使用樹(shù)脂等材料形成塑封體，對(duì)第一、第二芯片及襯底進(jìn)行封裝。
[0004]現(xiàn)有另一種半導(dǎo)體器件的實(shí)施例結(jié)構(gòu)，其中具有一個(gè)面積較大的第一芯片，在其頂面上通過(guò)絕緣層粘接有一個(gè)面積較小的第二芯片；在第二芯片上形成有一個(gè)墊重分布層，進(jìn)而在該墊重分布層上由若干絕緣體劃分的區(qū)域內(nèi)形成若干錫球。同時(shí)，還通過(guò)若干導(dǎo)線(xiàn)進(jìn)行鍵接，形成第一芯片與第二芯片上對(duì)應(yīng)電極的電性連接。在這些導(dǎo)線(xiàn)與第一芯片表面之間具有固化材料，其從下方對(duì)導(dǎo)線(xiàn)形成保護(hù)。
[0005]與上述兩種結(jié)構(gòu)相類(lèi)似的包含兩個(gè)堆疊芯片的半導(dǎo)體器件中，一般都通過(guò)導(dǎo)線(xiàn)或金屬貼片來(lái)實(shí)現(xiàn)芯片與芯片，芯片與襯底上對(duì)應(yīng)電極的電性連接，這樣做不僅工藝流程復(fù)雜，而且由此生產(chǎn)的器件尺寸都比較大，散熱性能差。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的是提供一種新型結(jié)構(gòu)的晶圓級(jí)半導(dǎo)體器件及其封裝方法，對(duì)于芯片電極的電性連接擯棄原先使用的引線(xiàn)鍵接或金屬貼片的方式，可以有效減小器件尺寸，并能夠?qū)⑿酒趁姹┞冻鰜?lái)以改善散熱性能。
[0007]為了達(dá)到上述目的，本發(fā)明的一個(gè)技術(shù)方案是提供一種半導(dǎo)體器件的封裝方法，其包含以下步驟:
步驟I，設(shè)置一個(gè)第一晶圓，在所述第一晶圓上形成有若干個(gè)第一芯片，并且，在任意一個(gè)所述第一芯片的正面形成有若干個(gè)第一電極和若干個(gè)第二電極；
步驟2，設(shè)置一個(gè)第二晶圓，在所述第二晶圓上形成有若干個(gè)第二芯片，并且，在任意一個(gè)第二芯片的正面形成有若干個(gè)第三電極，而在該第二芯片的背面形成有若干個(gè)第四電極；對(duì)所述第二晶圓進(jìn)行切割，使得所有的第二芯片被分離成各個(gè)單顆的芯片；
步驟3，將每個(gè)單顆的第二芯片疊設(shè)并粘接到第一晶圓上對(duì)應(yīng)的一個(gè)第一芯片上，并且使得每個(gè)第二芯片背面的第四電極與第一芯片正面的第二電極通過(guò)導(dǎo)電粘接形成電性連接;
步驟4中，對(duì)粘接了第二芯片的第一晶圓進(jìn)行模壓封裝后，切割第一晶圓形成各個(gè)獨(dú)立的半導(dǎo)體器件，該半導(dǎo)體器件中第一芯片的背面能夠暴露設(shè)置。
[0008]步驟I中還包含在所述第一晶圓上植球，使每個(gè)所述第一芯片的第一電極上形成有錫球的過(guò)程，并且，第一電極上的錫球在回流焊后具有第一直徑；
步驟2中還包含在所述第二晶圓上植球，使每個(gè)所述第二芯片的第三電極上形成有錫球的過(guò)程，并且，第三電極上的錫球在回流焊后具有第二直徑。
[0009]步驟3中粘接時(shí)所述第二芯片的厚度值，與第二芯片上錫球的第二直徑相加后的高度值，與第一芯片上錫球的第一直徑相等；
粘接時(shí)所述第二芯片的厚度是第二晶圓的原始厚度，或者是在步驟2中對(duì)第二晶圓背部進(jìn)行研磨后減薄的厚度。
[0010]一種實(shí)施例中，所述步驟4進(jìn)一步包含以下過(guò)程:
在所述第一晶圓的正面覆蓋設(shè)定厚度的塑封體，使得該塑封體的厚度值小于第一芯片上錫球的第一直徑，并且該塑封體的厚度值小于粘接時(shí)第二芯片的厚度值與該第二芯片上的錫球第二直徑相加后的高度值，從而將第一、第二芯片的主體都包封在該塑封體內(nèi)，而同時(shí)使得第一、第二芯片上各個(gè)錫球的頂部暴露在該塑封體的頂面之外。
[0011]另一種實(shí)施例中，所述步驟4進(jìn)一步包含以下過(guò)程:
首先，在所述第一晶圓的正面覆蓋設(shè)定厚度的塑封體，使得該塑封體的厚度值大于第一芯片上錫球的第一直徑，并且該塑封體的厚度值大于粘接時(shí)第二芯片的厚度值與該第二芯片上錫球的第二直徑相加后的高度值，從而將第一、第二芯片的主體及第一、第二芯片上的錫球都包封在該塑封體內(nèi)；
其次，在第一晶圓的正面對(duì)塑封體和第一、第二芯片上的錫球進(jìn)行研磨，以使第一、第二芯片上錫球經(jīng)過(guò)研磨后在塑封體的頂面暴露，并且研磨后這些錫球的頂面不高于塑封體的頂面。
[0012]優(yōu)選的，步驟I中所設(shè)置的第一晶圓的表面經(jīng)過(guò)Ni/Au電鍍處理；
步驟2中所設(shè)置的第二晶圓的表面也經(jīng)過(guò)Ni/Au電鍍處理。
[0013]優(yōu)選的，步驟2中在切割前，還對(duì)所述第二晶圓的背面使用Ti/Ni/Ag或者Ti/Ni/Ag/Ni進(jìn)行背面金屬化處理。
[0014]步驟4中在切割前，還對(duì)所述第一晶圓的背面使用Ti/Ni/Ag/Ni進(jìn)行背面金屬化處理，此時(shí)所述第一晶圓具有原始厚度或者是在背部研磨后具有減薄的厚度。
[0015]—個(gè)優(yōu)選的實(shí)施例中，所述第一芯片與第二芯片是MOSFET芯片,所述第一芯片的若干個(gè)第一電極或若干個(gè)第二電極，包含該第一芯片的柵極、源極、漏極中的任意一種電極或任意幾種電極；第一電極與第二電極是相同種類(lèi)或不同種類(lèi)的電極；
所述第二芯片的若干個(gè)第三電極或若干個(gè)第四電極，包含該第二芯片的柵極、源極、漏極中的任意一種電極或任意幾種電極；第三電極與第四電極是相同種類(lèi)或不同種類(lèi)的電極，并且，所述第四電極與第二電極是不同種類(lèi)的電極。
[0016]一個(gè)優(yōu)選的實(shí)施例中，所述第一芯片正面的第一電極包含柵極和漏極，所述第一芯片正面的第二電極是源極；
所述第二芯片正面的第三電極包含柵極和源極，所述第二芯片背面的第四電極是漏極，并且，所述第二芯片的漏極通過(guò)導(dǎo)電粘接與所述第一芯片的源極形成電性連接。
[0017]本發(fā)明的另一個(gè)技術(shù)方案是提供一種通過(guò)上述方法封裝的晶圓級(jí)半導(dǎo)體器件: 所述半導(dǎo)體器件包含一個(gè)第一芯片，該第一芯片的正面形成有若干個(gè)第一電極和若干個(gè)第二電極；
所述半導(dǎo)體器件還包含一個(gè)第二芯片，該第二芯片的正面形成有若干個(gè)第三電極，在該第二芯片的背面形成有若干個(gè)第四電極；
所述第二芯片疊設(shè)在所述第一芯片上，并使所述第二芯片背面的第四電極導(dǎo)電粘接在所述第一芯片正面的第二電極上，使第四電極和第二電極之間形成電性連接；
所述半導(dǎo)體器件的正面還形成有塑封體，而所述第一芯片的背面能夠暴露設(shè)置。
[0018]所述第二芯片是從一個(gè)第二晶圓上經(jīng)過(guò)切割后與其他第二芯片分離得到的；若干個(gè)單顆的第二芯片分別粘接在一個(gè)第一晶圓上對(duì)應(yīng)的若干個(gè)第一芯片上；所述半導(dǎo)體器件則是在對(duì)粘接有若干個(gè)第二芯片的第一晶圓進(jìn)行模壓封裝及切割后得到的。
[0019]所述第一芯片的第一電極上形成有錫球，并且，第一電極上的錫球在回流焊后具有第一直徑；
所述第二芯片的第三電極上另外形成有錫球，并且，第三電極上的錫球在回流焊后具
有第二直徑。
[0020]粘接時(shí)所述第二芯片的厚度值，與第二芯片上錫球的第二直徑相加后的高度值，與第一芯片上錫球的第一直徑相等；
粘接時(shí)所述第二芯片的厚度是第二晶圓的原始厚度，或者是對(duì)第二晶圓背部進(jìn)行研磨后減薄的厚度。
[0021]一種實(shí)施結(jié)構(gòu)中，所述塑封體在第一晶圓上覆蓋的厚度值小于第一芯片上錫球的第一直徑，并且該塑封體的厚度值也小于粘接時(shí)第二芯片的厚度值與該第二芯片上的錫球第二直徑相加后的高度值，從而將第一、第二芯片的主體都包封在該塑封體內(nèi)，而同時(shí)使得第一、第二芯片上各個(gè)錫球的頂部暴露在該塑封體的頂面之外。
[0022]另一種實(shí)施結(jié)構(gòu)中，所述塑封體在第一晶圓上覆蓋的厚度值大于第一芯片上錫球的第一直徑，并且該塑封體的厚度值也大于粘接時(shí)第二芯片的厚度值與該第二芯片上錫球的第二直徑相加后的高度值，從而將第一、第二芯片的主體及第一、第二芯片上的錫球都包封在該塑封體內(nèi)，并且對(duì)第一、第二芯片上的錫球及塑封體進(jìn)行研磨后，這些錫球暴露在塑封體的頂面上，但這些錫球的頂面不高于塑封體的頂面。
[0023]優(yōu)選的，所述第一芯片和第二芯片分別包含在所述第一晶圓和第二晶圓的表面形成的Ni/Au材料的電鍍層。
[0024]優(yōu)選的，所述第二芯片包含在所述第二晶圓的背面形成的Ti/Ni/Ag或者Ti/Ni/Ag/Ni材料的背面金屬層；
所述第一芯片包含在所述第一晶圓的背面形成的Ti/Ni/Ag/Ni材料的背面金屬層，此時(shí)所述第一晶圓具有原始厚度或者是在背部研磨后具有減薄的厚度。
[0025]所述第一芯片的第一電極或第二電極，是該第一芯片的柵極、源極、漏極中的任意一種電極或任意幾種電極；第一電極與第二電極是相同種類(lèi)或不同種類(lèi)的電極；
所述第二芯片的第三電極或第四電極，是該第二芯片的柵極、源極、漏極中的任意一種電極或任意幾種電極；第三電極與第四電極是相同種類(lèi)或不同種類(lèi)的電極，并且所述第四電極與第二電極是相同種類(lèi)或不同種類(lèi)的電極。
[0026]在一個(gè)優(yōu)選的實(shí)施結(jié)構(gòu)中，所述第一芯片正面的第一電極包含柵極和漏極，所述第一芯片正面的第二電極包含源極；
所述第二芯片正面的第三電極包含柵極和源極，所述第二芯片背面的第四電極包含漏極，并且，所述第二芯片的漏極通過(guò)導(dǎo)電粘接與所述第一芯片的源極形成電性連接。
[0027]在一個(gè)優(yōu)選的實(shí)施結(jié)構(gòu)中，所述第二芯片的面積小于所述第一芯片的面積。在另外一個(gè)優(yōu)選的實(shí)施結(jié)構(gòu)中，所述第二芯片的面積小于所述第一芯片的第二電極的面積。在另外一個(gè)優(yōu)選的實(shí)施結(jié)構(gòu)中，所述第二芯片的第四電極的面積小于所述第一芯片的第二電極的面積。
[0028]現(xiàn)有技術(shù)需要對(duì)疊設(shè)的兩個(gè)芯片使用引線(xiàn)鍵接或金屬貼片來(lái)連接相應(yīng)的電極。與之相比，本發(fā)明所述新型結(jié)構(gòu)的半導(dǎo)體器件及其封裝方法，可以將第二芯片底面的電極與第一芯片頂面的部分電極通過(guò)導(dǎo)電粘接形成電性連接；在本發(fā)明第一種芯片表面錫球外露的封裝方案中，將整個(gè)半導(dǎo)體器件的高度減小為晶圓減薄后第一、第二芯片的厚度，與第二芯片上的錫球直徑相加后的數(shù)值；而第二種將錫球全包封后再研磨暴露的封裝方案中，使得研磨后錫球的頂面與塑封體的頂面齊平，因此進(jìn)一步減小了半導(dǎo)體器件的高度，有效減少器件尺寸。并且，本發(fā)明中通過(guò)在晶圓進(jìn)行背面金屬化處理，能夠?qū)⒌谝恍酒谋趁姹┞冻鰜?lái)，從而有效改善器件的散熱效果。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0029]圖廣圖6及圖7A?圖7B所示是本發(fā)明提供的一種半導(dǎo)體器件封裝方法中對(duì)應(yīng)各個(gè)步驟的結(jié)構(gòu)示意圖，根據(jù)上述方法形成了如圖9所示的半導(dǎo)體器件；
圖廣圖6及圖8A?圖SC所示是本發(fā)明提供的另一種半導(dǎo)體器件封裝方法中對(duì)應(yīng)各個(gè)步驟的結(jié)構(gòu)示意圖，根據(jù)上述方法形成了如圖10所示的半導(dǎo)體器件；
在圖9和圖10中分別示出本發(fā)明所述的兩種半導(dǎo)體器件的正面及背面的結(jié)構(gòu)示意圖，上述的其他各個(gè)附圖中則可能同時(shí)示出有晶圓、芯片或半導(dǎo)體器件的側(cè)視圖及俯視圖。
【具體實(shí)施方式】
[0030]以下結(jié)合【專(zhuān)利附圖】

【附圖說(shuō)明】本發(fā)明半導(dǎo)體器件及其封裝方法的【具體實(shí)施方式】。
[0031]所述晶圓級(jí)半導(dǎo)體器件的封裝方法，包含以下步驟:
參見(jiàn)圖1所示的步驟1.1，設(shè)置一片表面經(jīng)過(guò)Ni/Au (鎳金)電鍍處理的第一晶圓100，此時(shí)該第一晶圓100的厚度為原始晶圓的厚度。在所述第一晶圓100上形成有若干個(gè)第一芯片10，第一芯片10可以是一個(gè)MOSFET芯片，并且，使得任意一個(gè)第一芯片10的柵極11、源極12和漏極13位于第一晶圓100的同一面。
[0032]圖1所示的實(shí)施例中，這些電極都位于第一晶圓100的正面，且源極12位于各個(gè)第一芯片10正面的中間位置，柵極11位于第一芯片10正面上其中一側(cè)的兩個(gè)角落位置，漏極13則位于相對(duì)一側(cè)的兩個(gè)角落位置。
[0033]參見(jiàn)圖2所示的步驟1.2，在所述第一晶圓100上植球，使每一個(gè)第一芯片10的柵極11和漏極13上都形成有錫球31。在一種示例的實(shí)施結(jié)構(gòu)中，錫球31的球徑為0.6mm,并且在經(jīng)過(guò)回流焊后直徑大概在0.48mm。
[0034]參見(jiàn)圖3所示的步驟2.1，設(shè)置另一片表面經(jīng)過(guò)Ni/Au(鎳金)電鍍處理的第二晶圓200，并且在第二晶圓200的背面進(jìn)行研磨和背面金屬化處理。在上述的實(shí)施例中，研磨后第二晶圓200的厚度為0.2mm，背面金屬化使用Ti/Ni/Ag (鈦鎳銀)或者Ti/Ni/Ag/Ni (鈦鎳銀鎳)。
[0035]并且，在所述第二晶圓200上形成有若干個(gè)第二芯片20，第二芯片20可以是一個(gè)MOSFET芯片，使得任意一個(gè)第二芯片20的柵極21和源極22位于第二晶圓200的正面，例如使這些電極相互隔開(kāi)、分別布置在芯片正面的角落位置；而漏極23則位于第二晶圓200的背面。
[0036]參見(jiàn)圖4所示的步驟2.2，在所述第二晶圓200上植球，使每一個(gè)第二芯片20的柵極21和源極22上都形成有錫球32，在上述實(shí)施例中，該些錫球32的球徑為0.35mm,并且在經(jīng)過(guò)回流焊后直徑約在0.28mm。
[0037]參見(jiàn)圖5所示的步驟2.3，將第二晶圓200進(jìn)行切割，使得上面的第二芯片20都分離形成各個(gè)單顆的芯片。
[0038]參見(jiàn)圖6所示的步驟3，使用導(dǎo)電膠或其他類(lèi)似的導(dǎo)電材料，將每個(gè)單顆的第二芯片20粘接到第一晶圓100上對(duì)應(yīng)的一個(gè)第一芯片10上，并且使得每一個(gè)第二芯片20背面的漏極23與第一芯片10正面的源極12形成電性連接。在一個(gè)優(yōu)選的實(shí)施結(jié)構(gòu)中，第二芯片的面積小于所述第一芯片的面積。在另外一個(gè)優(yōu)選的實(shí)施結(jié)構(gòu)中，第二芯片的面積小于所述第一芯片的源極電極的面積。在另外一個(gè)優(yōu)選的實(shí)施結(jié)構(gòu)中，第二芯片的漏極電極的面積小于所述第一芯片的源極電極的面積。
[0039]在之后的步驟4中，對(duì)粘接了第二芯片20的第一晶圓100進(jìn)行模壓封裝并切割形成各個(gè)單顆的半導(dǎo)體器件。在封裝時(shí)可以有兩種方案供選擇:
參見(jiàn)圖7A?圖7B所示，第一種選擇是使錫球外露的方案，該方案進(jìn)一步包含:
步驟4A，在第一晶圓100上進(jìn)行模壓封裝以形成具有設(shè)定厚度的塑封體50，該塑封體50將第一、第二芯片的主體都包裹在其中，而同時(shí)使得第一、第二芯片上的錫球31和32都暴露在塑封體50的正面之外(見(jiàn)圖7A)。
[0040]步驟4B，在第一晶圓100的背面進(jìn)行研磨及背面金屬化處理。在上述的實(shí)施例中，研磨后第一晶圓100’的厚度為0.2mm，背面金屬化使用Ti/Ni/Ag/Ni。附圖中標(biāo)號(hào)100表示的是具有原始厚度的第一晶圓，標(biāo)號(hào)100’則表示經(jīng)過(guò)研磨后厚度減小的第一晶圓，其他例如塑封體的50和50’，錫球31和31’，32和32’等相關(guān)器件的標(biāo)號(hào)方式與之類(lèi)似，下文不再特別說(shuō)明。
[0041]步驟4C，對(duì)第一晶圓100進(jìn)行切割，分離形成各個(gè)單顆的半導(dǎo)體器件41(見(jiàn)圖7B)，該器件41上疊設(shè)有第一芯片10和第二芯片20，并且第一、第二芯片上的錫球31和32都暴露在塑封體50的頂面之外。
[0042]參見(jiàn)圖8A?圖SC所示，第二種選擇是使錫球全包封的方案，該方案進(jìn)一步包含: 步驟4a，在第一晶圓100上進(jìn)行模壓封裝以形成具有設(shè)定厚度的塑封體50，該塑封體
50將第一、第二芯片的主體及其頂面的錫球31和32都包裹在其中(見(jiàn)圖8A)。
[0043]步驟4b，在第一晶圓100的正面對(duì)塑封體50進(jìn)行研磨，此時(shí)錫球31和32的頂部也受到研磨而使這些錫球的一部分暴露設(shè)置。與上述方案相比，在本方案中研磨后的錫球31’和32’沒(méi)有高出塑封體50’的頂面(見(jiàn)圖8B)。
[0044]步驟4c，在第一晶圓100的背面進(jìn)行研磨及背面金屬化處理。在上述的實(shí)施例中，研磨后第一晶圓100’的厚度為0.2mm，背面金屬化使用Ti/Ni/Ag/Ni。[0045]步驟4d，對(duì)第一晶圓100進(jìn)行切割，分離形成各個(gè)單顆的半導(dǎo)體器件42(見(jiàn)圖SC)，該器件42上疊設(shè)有第一芯片10和第二芯片20，并且使第一、第二芯片上研磨后的錫球31’和32’暴露但不高于塑封體50’的頂面設(shè)置。
[0046]則如圖9所示，是根據(jù)上述步驟f 3及步驟4A?4C的封裝方法形成的一種半導(dǎo)體器件41，其中包含一個(gè)面積較大的第一芯片10，以及一個(gè)面積較小的第二芯片20。第一芯片10的柵極11、源極12和漏極13都形成于該芯片的正面，柵極11和漏極13上還都形成有錫球31 ;第二芯片20的柵極21、源極22則形成于該芯片的正面并形成有錫球32，漏極23則位于該芯片的背面。第二芯片20疊設(shè)在第一芯片10上，并且在第二芯片20背面的漏極23粘接在第一芯片10上形狀面積相匹配的源極12之間使用導(dǎo)電膠等粘接并形成這些電極的電性連接。在進(jìn)行模壓封裝之后，第一、第二芯片的主體被包裹在塑封體50內(nèi)，而此時(shí)兩個(gè)芯片正面的錫球31和32頂部暴露設(shè)置在塑封體50的頂面之外，因此，這些錫球31和32的頂部實(shí)際上是高于塑封體50的頂面。
[0047]而如圖10所示的是根據(jù)上述步驟f 3及步驟4a?4d的封裝方法形成的另一種半導(dǎo)體器件42，其在封裝以前的結(jié)構(gòu)與上段中描述的結(jié)構(gòu)基本一致，S卩，一個(gè)面積較小的第二芯片20背面的漏極23，通過(guò)導(dǎo)電膠等粘接在一個(gè)面積較大的第一芯片10正面的源極12之上。第二芯片20正面的柵極21和源極22，第一芯片10正面的柵極11和漏極13上分別形成有錫球31和32。而不同點(diǎn)在于，當(dāng)進(jìn)行模壓封裝之后，第一、第二芯片的錫球31和32一起被包裹在塑封體50內(nèi)，并在研磨塑封體50的同時(shí)也對(duì)這些錫球31和32的頂部進(jìn)行研磨，才使錫球31’和32’暴露在塑封體50的頂面上，因此，研磨后這些錫球31’和32’的頂面與塑封體50’的頂面齊平，并沒(méi)有高出塑封體50’的頂面。
[0048]具體的，在上述兩種結(jié)構(gòu)的半導(dǎo)體器件41或42中，都是在一個(gè)經(jīng)過(guò)Ni/Au電鍍處理的第一晶圓100上形成多個(gè)所述的第一芯片10。而另外在一個(gè)經(jīng)過(guò)Ni/Au電鍍處理、背面研磨及背面金屬化的第二晶圓200上形成多個(gè)所述的第二芯片20。并且，是將切割分離后得到的各個(gè)獨(dú)立的第二芯片20粘接在第一晶圓100上，從而與對(duì)應(yīng)的各個(gè)第一芯片10形成電性連接。再經(jīng)過(guò)模壓封裝后，切割第一晶圓100形成各個(gè)獨(dú)立的半導(dǎo)體器件41或42。
[0049]參見(jiàn)圖6所示，由一種示例的實(shí)施結(jié)構(gòu)可知，第一芯片10正面(位于柵極和漏極上)的錫球31，其球徑在0.6mm,回流焊后直徑約為0.48mm。形成第二芯片20的第二晶圓200由于通過(guò)背部研磨厚度減薄為0.2mm,而在第二芯片20正面(位于柵極21和源極22上)的錫球32，其球徑在0.35mm,回流焊后直徑約為0.28mm。由于第二芯片20的厚度及其錫球32的直徑相加后約高0.2mm+0.28mm=0.48mm,等于第一芯片10上錫球31的直徑高度，因此，當(dāng)?shù)诙酒?0疊設(shè)在第一芯片10上以后，兩個(gè)芯片上錫球31和32的最高位置基本是處在同一個(gè)高度的。
[0050]即是說(shuō)，在后續(xù)封裝半導(dǎo)體器件時(shí)，第一種使錫球直接外露的方案中(見(jiàn)圖7A)，在第一晶圓100上覆蓋的塑封體50厚度，要小于第一芯片10上錫球31的高度，也就是小于第二芯片20的厚度與其錫球32的直徑相加后的高度，才能使得這些錫球31和32暴露在塑封體50的頂面以外。而第二種將錫球全包封再研磨暴露頂面的方案中(見(jiàn)圖8A)，在第一晶圓100上覆蓋的塑封體50的原始厚度，則要大于第一芯片10上錫球31的高度，也就是大于第二芯片20的厚度與其錫球32的直徑相加后的高度，從而將這些錫球31和32與芯片一起包封在塑封體50內(nèi)。
[0051]綜上所述，本發(fā)明中第一芯片10的源極12與第二芯片20的漏極23直接電性粘接；而在第一種方案中兩個(gè)芯片正面的錫球31和32直接在塑封體50外暴露，這種方案下器件的高度基本上為減薄后的第一晶圓100’及第二晶圓200的厚度，加上第二芯片20上的錫球32直徑后得到的數(shù)值，相比傳統(tǒng)封裝方式下得到的器件(例如是圖1)，本發(fā)明第一種方案下至少減少了在兩個(gè)芯片上鍵接引線(xiàn)或設(shè)置金屬貼片的高度，以及在這些引線(xiàn)上方封裝形成的塑封材料的高度。而本發(fā)明第二種方案中還研磨了兩個(gè)芯片的錫球31和32頂部，使研磨后錫球31’和32’頂面與塑封體50’的頂面齊平，因此進(jìn)一步減小了半導(dǎo)體器件的高度。所以本發(fā)明提供的半導(dǎo)體器件，能夠有效減少器件尺寸。并且，本發(fā)明中第一芯片10的背面通過(guò)第一晶圓100的研磨及背面金屬化處理，能夠?qū)⑶懈詈蟾鱾€(gè)半導(dǎo)體器件41或42的背面暴露出來(lái)，因此，相比傳統(tǒng)封裝方式下得到的器件(例如圖1或圖2所示)，本發(fā)明中能夠有效改善器件的散熱效果。
[0052]盡管本發(fā)明的內(nèi)容已經(jīng)通過(guò)上述優(yōu)選實(shí)施例作了詳細(xì)介紹，但應(yīng)當(dāng)認(rèn)識(shí)到上述的描述不應(yīng)被認(rèn)為是對(duì)本發(fā)明的限制。在本領(lǐng)域技術(shù)人員閱讀了上述內(nèi)容后，對(duì)于本發(fā)明的多種修改和替代都將是顯而易見(jiàn)的。例如，上文描述的兩個(gè)芯片上各類(lèi)電極的分布位置及數(shù)量等僅作為一種示例，不應(yīng)當(dāng)構(gòu)成對(duì)本發(fā)明其他實(shí)施結(jié)構(gòu)的限定。除了上述將第二芯片的背面漏極與第一芯片的正面源極導(dǎo)電粘接以外，還可以根據(jù)實(shí)際的應(yīng)用需要，將其中的一種或多種電極相互絕緣地設(shè)置到第二芯片的背面，以使第二芯片的這些電極能夠與第一芯片正面上對(duì)應(yīng)的一種或多種電極直接導(dǎo)電粘接；而第一或第二芯片的正面上形成并植球的一種或多種電極，則能夠與外部電路板等實(shí)現(xiàn)電性連接。又例如，上文中電鍍或背面金屬化使用的材料，錫球的直徑及晶圓研磨后的厚度等也只是為了說(shuō)明高度關(guān)系提供的一種示例，可以根據(jù)實(shí)際的應(yīng)用情況選擇其他不同的參數(shù)或材料或者不進(jìn)行研磨。另外，為了制作形成第一或第二芯片的各類(lèi)電極，而在晶圓上覆蓋若干層薄膜的結(jié)構(gòu)并進(jìn)行相應(yīng)工藝處理的步驟等，在本文及附圖中沒(méi)有具體記載，這些都可以根據(jù)本領(lǐng)域的常規(guī)手段制作形成。而且，本發(fā)明所述方法中的各個(gè)步驟可以根據(jù)實(shí)際工藝制程來(lái)調(diào)整具體的順序，例如，步驟I中在第一晶圓上形成第一芯片的過(guò)程，與步驟2中制成獨(dú)立的第二芯片的過(guò)程，兩者可以是在同一時(shí)間由不同的設(shè)備同時(shí)制成的。因此，本發(fā)明的保護(hù)范圍應(yīng)由所附的權(quán)利要求來(lái)限定。
【權(quán)利要求】
1.一種晶圓級(jí)半導(dǎo)體器件的封裝方法，其特征在于，包含以下步驟: 步驟1，設(shè)置一個(gè)第一晶圓，在所述第一晶圓上形成有若干個(gè)第一芯片，所述第一芯片是一個(gè)MOSFET芯片，并且，在任意一個(gè)所述第一芯片的正面形成有若干個(gè)第一電極和若干個(gè)第二電極；所述第一芯片的若干個(gè)第一電極，包含該第一芯片的柵極、源極、漏極中的任意一種電極或任意幾種電極；所述第一芯片的若干個(gè)第二電極，包含該第一芯片的源極、漏極中的任意一種電極； 步驟2，設(shè)置一個(gè)第二晶圓，在所述第二晶圓上形成有若干個(gè)第二芯片，所述第二芯片是一個(gè)MOSFET芯片，并且,在任意一個(gè)第二芯片的正面形成有若干個(gè)第三電極，而在該第二芯片的背面形成有若干個(gè)第四電極；所述第二芯片的若干個(gè)第四電極，包含該第二芯片的源極、漏極中的任意一種電極；所述第四電極與第二電極是不同種類(lèi)的電極；對(duì)所述第二晶圓進(jìn)行切割，使得所有的第二芯片被分離成各個(gè)單顆的芯片； 步驟3，將每個(gè)單顆的第二芯片疊設(shè)并粘接到第一晶圓上對(duì)應(yīng)的一個(gè)第一芯片上，并且使得每個(gè)第二芯片背面的第四電極與第一芯片正面的第二電極通過(guò)導(dǎo)電粘接形成電性連接; 步驟4中，對(duì)粘接了第二芯片的第一晶圓進(jìn)行模壓封裝后，切割第一晶圓形成各個(gè)獨(dú)立的半導(dǎo)體器件，該半導(dǎo)體器件中第一芯片的背面能夠暴露設(shè)置。
2.如權(quán)利要求1所述的封裝方法，其特征在于， 步驟I中還包含在所述第一晶圓上植球，使每個(gè)所述第一芯片的第一電極上形成有錫球的過(guò)程，并且，第一電極上的錫球在回流焊后具有第一直徑； 步驟2中還包含在所述第二晶圓上植球，使每個(gè)所述第二芯片的第三電極上形成有錫球的過(guò)程，并且，第三電極上的 錫球在回流焊后具有第二直徑。
3.如權(quán)利要求2所述的封裝方法，其特征在于， 步驟3中粘接時(shí)所述第二芯片的厚度值，與第二芯片上錫球的第二直徑相加后的高度值，與第一芯片上錫球的第一直徑相等； 粘接時(shí)所述第二芯片的厚度是第二晶圓的原始厚度，或者是在步驟2中對(duì)第二晶圓背部進(jìn)行研磨后減薄的厚度。
4.如權(quán)利要求2或3所述的封裝方法，其特征在于， 所述步驟4進(jìn)一步包含以下過(guò)程: 在所述第一晶圓的正面覆蓋設(shè)定厚度的塑封體，使得該塑封體的厚度值小于第一芯片上錫球的第一直徑，并且該塑封體的厚度值小于粘接時(shí)第二芯片的厚度值與該第二芯片上的錫球第二直徑相加后的高度值，從而將第一、第二芯片的主體都包封在該塑封體內(nèi)，而同時(shí)使得第一、第二芯片上各個(gè)錫球的頂部暴露在該塑封體的頂面之外。
5.如權(quán)利要求2或3所述的封裝方法，其特征在于， 所述步驟4進(jìn)一步包含以下過(guò)程: 首先，在所述第一晶圓的正面覆蓋設(shè)定厚度的塑封體，使得該塑封體的厚度值大于第一芯片上錫球的第一直徑，并且該塑封體的厚度值大于粘接時(shí)第二芯片的厚度值與該第二芯片上錫球的第二直徑相加后的高度值，從而將第一、第二芯片的主體及第一、第二芯片上的錫球都包封在該塑封體內(nèi)； 其次，在第一晶圓的正面對(duì)塑封體和第一、第二芯片上的錫球進(jìn)行研磨，以使第一、第二芯片上錫球經(jīng)過(guò)研磨后在塑封體的頂面暴露，并且研磨后這些錫球的頂面不高于塑封體的頂面。
6.如權(quán)利要求1所述的封裝方法，其特征在于， 步驟I中所設(shè)置的第一晶圓的表面經(jīng)過(guò)Ni/Au電鍍處理； 步驟2中所設(shè)置的第二晶圓的表面也經(jīng)過(guò)Ni/Au電鍍處理。
7.如權(quán)利要求1所述的封裝方法，其特征在于， 步驟2中在切割前，還對(duì)所述第二晶圓的背面使用Ti/Ni/Ag或者Ti/Ni/Ag/Ni進(jìn)行背面金屬化處理。
8.如權(quán)利要求1所述的封裝方法，其特征在于， 步驟4中在切割前，還對(duì)所述第一晶圓的背面進(jìn)行背面金屬化處理，此時(shí)所述第一晶圓具有原始厚度或者是在背部研磨后具有減薄的厚度。
9.如權(quán)利要求8所述的封裝方法，其特征在于， 所述第一晶圓的背面金屬化處理使用Ti/Ni/Ag/Ni在背部研磨后進(jìn)行背面金屬化處理。
10.如權(quán)利要求1所述的封裝方法，其特征在于， 所述第一芯片正面的第一電極包含柵極和漏極，所述第一芯片正面的第二電極是源 極； 所述第二芯片正面的第三電極包含柵極和源極，所述第二芯片背面的第四電極是漏極，并且，所述第二芯片的漏極通過(guò)導(dǎo)電粘接與所述第一芯片的源極形成電性連接。
11.一種晶圓級(jí)半導(dǎo)體器件，其特征在于， 包含一個(gè)第一芯片，該第一芯片的正面形成有若干個(gè)第一電極和若干個(gè)第二電極；所述半導(dǎo)體器件還包含一個(gè)第二芯片，該第二芯片的正面形成有若干個(gè)第三電極，在該第二芯片的背面形成有若干個(gè)第四電極； 所述第二芯片疊設(shè)在所述第一芯片上，并使所述第二芯片背面的第四電極導(dǎo)電粘接在所述第一芯片正面的第二電極上，使第四電極和第二電極之間形成電性連接； 所述半導(dǎo)體器件的正面還形成有塑封體，而所述第一芯片的背面暴露在塑封體外設(shè)置。
12.如權(quán)利要求11所述的半導(dǎo)體器件，其特征在于， 所述第二芯片是是一個(gè)MOSFET芯片；所述第一芯片是一個(gè)MOSFET芯片。
13.如權(quán)利要求12所述的半導(dǎo)體器件，其特征在于， 所述第一芯片的第一電極上形成的錫球具有第一直徑； 所述第二芯片的第三電極上另外形成的錫球具有第二直徑。
14.如權(quán)利要求13所述的半導(dǎo)體器件，其特征在于， 所述第二芯片的厚度值，與第二芯片上錫球的第二直徑相加后的高度值，與第一芯片上錫球的第一直徑相等。
15.如權(quán)利要求13或14所述的半導(dǎo)體器件，其特征在于， 所述塑封體在第一晶圓上覆蓋的厚度值小于第一芯片上錫球的第一直徑，并且該塑封體的厚度值也小于第二芯片的厚度值與該第二芯片上的錫球第二直徑相加后的高度值，從而將第一、第二芯片的主體都包封在該塑封體內(nèi)，而同時(shí)使得第一、第二芯片上各個(gè)錫球的頂部暴露在該塑封體的頂面之外。
16.如權(quán)利要求13或14所述的半導(dǎo)體器件，其特征在于， 所述塑封體將第一、第二芯片的主體及第一、第二芯片上的錫球都包封在該塑封體內(nèi)，并且所述的錫球具有一個(gè)研磨平的頂面暴露在塑封體的頂面上與塑封體的頂面共面。
17.如權(quán)利要求12所述的半導(dǎo)體器件，其特征在于， 所述第一芯片和第二芯片分別包含在所述第一晶圓和第二晶圓的表面形成的Ni/Au材料的電鍍層。
18.如權(quán)利要求12所述的半導(dǎo)體器件，其特征在于， 所述第二芯片包含在所述第二晶圓的背面形成的Ti/Ni/Ag或者Ti/Ni/Ag/Ni材料的背面金屬層； 所述第一芯片包含在所述第一晶圓的背面形成的Ti/Ni/Ag/Ni材料的背面金屬層。
19.如權(quán)利要求11所述的半導(dǎo)體器件，其特征在于， 所述第一芯片的第一電極或第二電極，是該第一芯片的柵極、源極、漏極中的任意一種電極或任意幾種電極；第一電極與第二電極是相同種類(lèi)或不同種類(lèi)的電極； 所述第二芯片的第三電極或第四電極，是該第二芯片的柵極、源極、漏極中的任意一種電極或任意幾種電極；第三電極與第四電極是相同種類(lèi)或不同種類(lèi)的電極，并且所述第四電極與第二電極是不同種類(lèi) 的電極。
20.如權(quán)利要求11所述的半導(dǎo)體器件，其特征在于， 所述第一芯片正面的第一電極包含柵極和漏極，所述第一芯片正面的第二電極包含源極； 所述第二芯片正面的第三電極包含柵極和源極，所述第二芯片背面的第四電極包含漏極，并且，所述第二芯片的漏極通過(guò)導(dǎo)電粘接與所述第一芯片的源極形成電性連接。
21.如權(quán)利要求11所述的半導(dǎo)體器件，其特征在于， 所述第二芯片的面積小于所述第一芯片的面積。
【文檔編號(hào)】H01L21/48GK103545226SQ201210235258
【公開(kāi)日】2014年1月29日 申請(qǐng)日期:2012年7月9日 優(yōu)先權(quán)日:2012年7月9日
【發(fā)明者】龔玉平, 薛彥迅, 黃平 申請(qǐng)人:萬(wàn)國(guó)半導(dǎo)體(開(kāi)曼)股份有限公司