Cmos晶體管的制作方法
【專利摘要】一種CMOS晶體管的制作方法，包括：提供襯底，所述襯底包括與NMOS晶體管對應(yīng)的第一區(qū)域和PMOS晶體管對應(yīng)的第二區(qū)域；在所述第一區(qū)域上表面形成第一柵極結(jié)構(gòu)，且在所述第二區(qū)域上表面形成第二柵極結(jié)構(gòu)；在所述第一柵極結(jié)構(gòu)、第二柵極結(jié)構(gòu)和襯底上表面形成拉伸應(yīng)力層；在第二區(qū)域?qū)?yīng)的拉伸應(yīng)力層中進(jìn)行離子注入；進(jìn)行退火處理；刻蝕所述拉伸應(yīng)力層，刻蝕后的拉伸應(yīng)力層作為第一柵極結(jié)構(gòu)的側(cè)墻和第二柵極結(jié)構(gòu)的側(cè)墻。本發(fā)明工藝簡單，成本低，且可以提高NMOS晶體管的電子遷移率。
【專利說明】CMOS晶體管的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，尤其涉及的是一種CMOS晶體管的制作方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體制造技術(shù)的飛速發(fā)展,互補(bǔ)金屬氧化物半導(dǎo)體(Complementary MetalOxide Semiconductor，簡稱CMOS)晶體管的柵極變得越來越細(xì)且長度變得比以往更短。為了獲得更好的電學(xué)性能，通常需要通過控制載流子遷移率來提高半導(dǎo)體器件性能，具體可以采用應(yīng)變記憶技術(shù)(Stress Memorizaiton Technique,簡稱SMT)在晶體管的溝道區(qū)形成穩(wěn)定應(yīng)力，從而提高溝道中的載流子遷移率。所述應(yīng)力平行于溝道長度方向，可以為延伸應(yīng)力或壓縮應(yīng)力。通常拉伸應(yīng)力可以使得溝道區(qū)域中的原子排列更加疏松，從而提高電子的遷移率，適用于NMOS晶體管；而壓縮應(yīng)力使得溝道區(qū)域中的原子排布更加緊密，從而提高空穴的遷移率，適用于PMOS晶體管。
[0003]現(xiàn)有技術(shù)在制作完CMOS晶體管時，為了提高其中NMOS晶體管的溝道應(yīng)力，可以采取以下步驟:
[0004]在CMOS晶體管上形成拉伸應(yīng)力層；
[0005]在NMOS晶體管區(qū)域?qū)?yīng)的拉伸應(yīng)力層上表面形成光刻膠層；
[0006]去除PMOS晶體管區(qū)域?qū)?yīng)的拉伸應(yīng)力層；
[0007]去除所述光刻膠層；
[0008]進(jìn)行退火處理，使剩余的拉伸應(yīng)力層發(fā)揮提高電子遷移率的作用；
[0009]去除剩余的拉伸應(yīng)力層。
[0010]但是，現(xiàn)有技術(shù)存在以下缺陷:
[0011]I)所述拉伸應(yīng)力層需要先形成后又被分批去除，從而導(dǎo)致工藝比較復(fù)雜，生產(chǎn)成本較高；
[0012]2)所述拉伸應(yīng)力層需要同時形成在CMOS晶體管的柵極結(jié)構(gòu)和襯底上，由于此時已經(jīng)形成側(cè)墻，會導(dǎo)致NMOS晶體管的柵極結(jié)構(gòu)和PMOS晶體管的柵極結(jié)構(gòu)之間的距離很小，從而使得拉伸應(yīng)力層不能完全覆蓋柵極結(jié)構(gòu)之間的襯底上表面，存在空洞或空隙(Gap-fill)，最終影響NMOS晶體管的電子遷移率。

【發(fā)明內(nèi)容】

[0013]本發(fā)明解決的問題是提供一種CMOS晶體管的制作方法，工藝簡單，成本低，且可以提高NMOS晶體管的電子遷移率。
[0014]為解決上述問題，本發(fā)明提供了一種CMOS晶體管的制作方法，包括:
[0015]提供襯底，所述襯底包括與NMOS晶體管對應(yīng)的第一區(qū)域和PMOS晶體管對應(yīng)的第二區(qū)域；
[0016]在所述第一區(qū)域上表面形成第一柵極結(jié)構(gòu)，且在所述第二區(qū)域上表面形成第二柵極結(jié)構(gòu)；[0017]在所述第一柵極結(jié)構(gòu)、第二柵極結(jié)構(gòu)和襯底上表面形成拉伸應(yīng)力層；
[0018]在第二區(qū)域?qū)?yīng)的拉伸應(yīng)力層中進(jìn)行離子注入；
[0019]進(jìn)行退火處理；
[0020]刻蝕所述拉伸應(yīng)力層，刻蝕后的拉伸應(yīng)力層作為第一柵極結(jié)構(gòu)的側(cè)墻和第二柵極結(jié)構(gòu)的側(cè)墻。
[0021]與現(xiàn)有技術(shù)相比，本發(fā)明技術(shù)方案具有以下優(yōu)點:在形成側(cè)墻之前形成拉伸應(yīng)力層，從而可以保證形成的拉伸應(yīng)力層不會產(chǎn)生空洞或空隙缺陷；通過離子注入消除PMOS晶體管對應(yīng)的拉伸應(yīng)力層的拉伸應(yīng)力，且在退火處理后刻蝕所述拉伸應(yīng)力層，使刻蝕后的拉伸應(yīng)力層作為第一柵極結(jié)構(gòu)的側(cè)墻和第二柵極結(jié)構(gòu)的側(cè)墻，從而實現(xiàn)了應(yīng)變記憶技術(shù)和側(cè)墻工藝的結(jié)合，省卻了去除拉伸應(yīng)力層和沉積新的側(cè)墻材料層的步驟，最終在提高NMOS晶體管電子遷移率的同時，可以節(jié)省工藝步驟，降低生產(chǎn)成本。
【專利附圖】

【附圖說明】
[0022]圖1是本發(fā)明實施例中CMOS晶體管的制作方法的流程示意圖；
[0023]圖2至圖5是本發(fā)明實施例中CMOS晶體管的制作方法的示意圖。
【具體實施方式】
[0024]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的【具體實施方式】做詳細(xì)的說明。
[0025]在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實施，因此本發(fā)明不受下面公開的具體實施例的限制。
[0026]正如【背景技術(shù)】部分所述，現(xiàn)有技術(shù)在提高CMOS晶體管中NMOS晶體管的電子遷移率時，存在工藝復(fù)雜、生產(chǎn)成本高和拉伸應(yīng)力層填充存在空隙或空洞的問題。
[0027]針對上述缺陷，本發(fā)明提供了一種CMOS晶體管的制作方法，先在第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)上形成拉伸應(yīng)力層，由于此時尚未形成側(cè)墻，因此第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)之間的距離比較大，形成的拉伸應(yīng)力層不會產(chǎn)生空洞或空隙缺陷；接著通過離子注入消除PMOS晶體管對應(yīng)的拉伸應(yīng)力層的拉伸應(yīng)力，并通過退火處理使NMOS晶體管的拉伸應(yīng)力層發(fā)揮提高載流子遷移率的作用；然后刻蝕所述拉伸應(yīng)力層，使刻蝕后的拉伸應(yīng)力層作為第一柵極結(jié)構(gòu)的側(cè)墻和第二柵極結(jié)構(gòu)的側(cè)墻，從而通過結(jié)合側(cè)墻工藝和應(yīng)變記憶技術(shù)，無需去除拉伸應(yīng)力層的步驟，又省卻了沉積新的側(cè)墻材料層的步驟，最終在提高NMOS晶體管電子遷移率的同時，可以節(jié)省工藝步驟，降低生產(chǎn)成本。
[0028]下面結(jié)合附圖進(jìn)行詳細(xì)說明。
[0029]參考圖1所示，本實施例提供了一種CMOS晶體管的制作方法，包括:
[0030]步驟SI，提供襯底，所述襯底包括與NMOS晶體管對應(yīng)的第一區(qū)域和PMOS晶體管對應(yīng)的第二區(qū)域；
[0031]步驟S2，在所述第一區(qū)域上表面形成第一柵極結(jié)構(gòu)，且在所述第二區(qū)域上表面形成第二柵極結(jié)構(gòu)；
[0032]步驟S3，在所述第一柵極結(jié)構(gòu)、第二柵極結(jié)構(gòu)和襯底上表面形成拉伸應(yīng)力層；[0033]步驟S4，在第二區(qū)域?qū)?yīng)的拉伸應(yīng)力層中進(jìn)行離子注入；
[0034]步驟S5，進(jìn)行退火處理；
[0035]步驟S6，刻蝕所述拉伸應(yīng)力層，刻蝕后的拉伸應(yīng)力層作為第一柵極結(jié)構(gòu)的側(cè)墻和第二柵極結(jié)構(gòu)的側(cè)墻。
[0036]參考圖2所示，首先提供襯底，所述襯底包括與NMOS晶體管對應(yīng)的第一區(qū)域100和與PMOS晶體管對應(yīng)的第二區(qū)域200，所述第一區(qū)域100和第二區(qū)域200之間可以由淺溝槽隔離結(jié)構(gòu)(STI) 300進(jìn)行隔離。
[0037]接著，在所述第一區(qū)域100上表面形成第一柵極結(jié)構(gòu)，且在所述第二區(qū)域200上表面形成第二柵極結(jié)構(gòu)。
[0038]所述第一柵極結(jié)構(gòu)可以包括位于第一區(qū)域100上表面的第一柵介質(zhì)層110和位于第一柵介質(zhì)層110上表面的第一柵電極120。具體地，所述第一柵介質(zhì)層110的材料可以是氧化硅，第一柵電極120的材料可以是多晶硅，即第一柵極結(jié)構(gòu)為多晶硅柵；或者，所述第一柵介質(zhì)層110的材料為高介電常數(shù)材料，所述第一柵電極120的材料為金屬，即第一柵極結(jié)構(gòu)為金屬柵。
[0039]所述第二柵極結(jié)構(gòu)可以包括位于第二區(qū)域200上表面的第二柵介質(zhì)層210和位于第二柵介質(zhì)層210上表面的第二柵電極220。具體地，所述第二柵介質(zhì)層210的材料可以是氧化硅，第二柵電極220的材料可以是多晶硅，即第二柵極結(jié)構(gòu)為多晶硅柵；或者，所述第二柵介質(zhì)層210的材料為高介電常數(shù)材料，所述第二柵電極220的材料為金屬，即第二柵極結(jié)構(gòu)為金屬柵。
[0040]結(jié)合參考圖2所示，為了更好地保護(hù)第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)，本實施例還可以在第一柵電極120的上表面形成第一硬掩模層130，且在第二柵電極220的上表面形成第二硬掩模層230。
[0041]具體地，所述第一硬掩模層130和第二硬掩模層230可以為利用化學(xué)氣相沉積工藝形成的氮化硅層。
[0042]需要說明的是，本實施例可以省卻形成第一硬掩模層130和第二硬掩模層230的步驟，其不限制本發(fā)明的保護(hù)范圍。
[0043]結(jié)合參考圖2所示，本實施例還可以在第一柵極結(jié)構(gòu)和第一硬掩模層130的側(cè)面形成第一偏移間隙壁(offset spacer) 140,且在第二柵極結(jié)構(gòu)和第二硬掩模層230的側(cè)面形成第二偏移間隙壁240。
[0044]所述第一偏移間隙壁140或第二偏移間隙壁240的材料可以是氧化硅、氮化硅、氮氧化硅中一種或者它們?nèi)我獾慕M合，對于本領(lǐng)域的技術(shù)人員來說，偏移間隙壁的形成工藝是熟知的，故在此不再贅述。
[0045]需要說明的是，當(dāng)未形成第一硬掩模層130和第二硬掩模層230時，所述第一偏移間隙壁140僅位于第一柵極結(jié)構(gòu)的側(cè)面，第二偏移間隙壁240僅位于第二柵極結(jié)構(gòu)的側(cè)面。
[0046]本實施例在形成第一偏移間隙壁140之后，可以在第一偏移間隙壁140和第一柵極結(jié)構(gòu)兩側(cè)的襯底中進(jìn)行輕摻雜離子注入，形成第一輕摻雜區(qū)(圖中未示出)；且在形成第二偏移間隙壁240之后，在第二偏移間隙壁240和第二柵極結(jié)構(gòu)兩側(cè)的襯底中進(jìn)行輕摻雜離子注入，形成第二輕摻雜區(qū)(圖中未示出)。
[0047]所述第一輕摻雜區(qū)和第二輕摻雜區(qū)可以分別抑制NMOS晶體管和PMOS晶體管的熱載流子注入效應(yīng)。
[0048]需要說明的是，本實施例還可以省略形成第一偏移間隙壁140、第二偏移間隙壁240、第一輕摻雜區(qū)和第二輕摻雜區(qū)的步驟，其不限制本發(fā)明的保護(hù)范圍。
[0049]為了提高界面之間的粘附性，結(jié)合參考圖3所示，本實施例可以先在圖2所示的結(jié)構(gòu)上表面(即襯底上表面、第一偏移間隙壁140上表面、第一硬掩模層130上表面、第二偏移間隙壁240上表面和第二硬掩模層230上表面)形成隔離介質(zhì)層400。
[0050]所述隔離介質(zhì)層400的材料可以包括:氧化硅。
[0051]所述隔離介質(zhì)層400的厚度范圍可以包括:50A~100人?
[0052]需要說明的是，本實施例還可以省卻形成隔離介質(zhì)層400的步驟，其不影響本發(fā)明的保護(hù)范圍。
[0053]結(jié)合參考圖3所示，接著在隔離介質(zhì)層400的上表面形成拉伸應(yīng)力層500。
[0054]所述拉伸應(yīng)力層500的材料可以包括:氮化硅。所述拉伸應(yīng)力層500的厚度范圍可以包括:100A~250A::
[0055]所述拉伸應(yīng)力層500可以采用化學(xué)氣相沉積(CVD)方法形成，在此不再贅述。
[0056]由于此時還未形成第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)的側(cè)墻，因此，第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)之間的距離比較大，從而在形成隔離介質(zhì)層400和拉伸應(yīng)力層500時不會產(chǎn)生空洞或空隙缺陷。
[0057]接著，在所述拉伸應(yīng)力層500上表面形成光刻膠層，且通過光刻工藝去除與第二區(qū)域200對應(yīng)的光刻膠層。結(jié)合參考圖4所示，剩余的光刻膠層600僅覆蓋與第一區(qū)域100對應(yīng)的拉伸應(yīng)力層500。
[0058]接著，進(jìn)行離子注入。由于與第一區(qū)域100對應(yīng)的拉伸應(yīng)力層500被光刻膠層600覆蓋，因此，相當(dāng)于僅在第二區(qū)域200對應(yīng)的拉伸應(yīng)力層500中進(jìn)行離子注入。
[0059]本實施例中注入的離子可以包括:硼離子、鍺離子或其組合；離子劑量范圍可以包括:lE15/CnTlE16/Cm3 ;離子注入能量由拉伸應(yīng)力層500的厚度決定。
[0060]通過在第二區(qū)域200對應(yīng)的拉伸應(yīng)力層500中注入離子可以去除該部分拉伸應(yīng)力層500的拉伸應(yīng)力。
[0061]接著，去除所述光刻膠層600，并進(jìn)行退火處理。
[0062]通過所述退火處理，僅使與第一區(qū)域100對應(yīng)的拉伸應(yīng)力層500發(fā)揮提高載流子遷移率的作用，對其余拉伸應(yīng)力層500則沒有影響。
[0063]所述退火處理可以包括熱退火、尖峰退火和激光退火中的一種或任意組合。
[0064]具體地，所述熱退火的溫度范圍可以包括:600°C ^SOO0C ;所述尖峰退火的溫度范圍可以包括:800°c ^llOO0C ;所述激光退火的溫度范圍可以包括:1000°C~1300°C。
[0065]結(jié)合參考圖5所示，采用側(cè)墻工藝，依次刻蝕所述拉伸應(yīng)力層500和隔離介質(zhì)層400，使刻蝕后的拉伸應(yīng)力層510和隔離介質(zhì)層410共同作為第一柵極結(jié)構(gòu)的側(cè)墻，刻蝕后的拉伸應(yīng)力層520和隔離介質(zhì)層420共同作為第二柵極結(jié)構(gòu)的側(cè)墻。
[0066]本實施例充分結(jié)合側(cè)墻工藝和應(yīng)變記憶技術(shù)，在去除與第二區(qū)域200對應(yīng)的拉伸應(yīng)力層的拉伸應(yīng)力，且發(fā)揮與第一區(qū)域100對應(yīng)的拉伸應(yīng)力層的拉伸應(yīng)力后,將此時的拉伸應(yīng)力層作為側(cè)墻的材料層，從而既無需去除拉伸應(yīng)力層，又省卻了沉積新的側(cè)墻材料層，最終在提高NMOS晶體管電子遷移率的同時，實現(xiàn)了節(jié)省工藝、降低成本的目的。[0067]本實施例在形成所述側(cè)墻之后，還可以進(jìn)行重?fù)诫s離子注入，在第一柵極結(jié)構(gòu)及對應(yīng)的側(cè)墻兩側(cè)的襯底中進(jìn)行重?fù)诫s離子注入，形成第一源/漏區(qū)(圖中未示出);且在第二柵極結(jié)構(gòu)及對應(yīng)的側(cè)墻兩側(cè)的襯底中進(jìn)行重?fù)诫s離子注入，形成第二源/漏區(qū)(圖中未示出)，其對于本領(lǐng)域技術(shù)人員是熟知的，在此不再贅述。
[0068]雖然本發(fā)明已以較佳實施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種CMOS晶體管的制作方法，其特征在于，包括: 提供襯底，所述襯底包括與NMOS晶體管對應(yīng)的第一區(qū)域和PMOS晶體管對應(yīng)的第二區(qū)域； 在所述第一區(qū)域上表面形成第一柵極結(jié)構(gòu)，且在所述第二區(qū)域上表面形成第二柵極結(jié)構(gòu)； 在所述第一柵極結(jié)構(gòu)、第二柵極結(jié)構(gòu)和襯底上表面形成拉伸應(yīng)力層； 在第二區(qū)域?qū)?yīng)的拉伸應(yīng)力層中進(jìn)行離子注入； 進(jìn)行退火處理； 刻蝕所述拉伸應(yīng)力層，刻蝕后的拉伸應(yīng)力層作為第一柵極結(jié)構(gòu)的側(cè)墻和第二柵極結(jié)構(gòu)的側(cè)墻。
2.如權(quán)利要求1所述的CMOS晶體管的制作方法，其特征在于，還包括:在形成所述拉伸應(yīng)力層之前，在所述第一柵極結(jié)構(gòu)、第二柵極結(jié)構(gòu)和襯底上表面形成隔離介質(zhì)層。
3.如權(quán)利要求2所述的CMOS晶體管的制作方法，其特征在于，所述隔離介質(zhì)層的材料包括:氧化硅。
4.如權(quán)利要求2所述的CMOS晶體管的制作方法，其特征在于，所述隔離介質(zhì)層的厚度范圍包括:50A~100A。
5.如權(quán)利要求1所述的C MOS晶體管的制作方法，其特征在于，所述拉伸應(yīng)力層的材料包括:氮化硅。
6.如權(quán)利要求1所述的CMOS晶體管的制作方法，其特征在于，所述拉伸應(yīng)力層的厚度范圍包括UOOA~250A。
7.如權(quán)利要求1所述的CMOS晶體管的制作方法，其特征在于，所述退火處理包括熱退火、尖峰退火和激光退火中的一種或任意組合。
8.如權(quán)利要求7所述的CMOS晶體管的制作方法，其特征在于，所述熱退火的溫度范圍包括:600°C ~800°C。
9.如權(quán)利要求7所述的CMOS晶體管的制作方法，其特征在于，所述尖峰退火的溫度范圍包括:800°C ~1100°C。
10.如權(quán)利要求7所述的CMOS晶體管的制作方法，其特征在于，所述激光退火的溫度范圍包括=10000C ~1300。。。
11.如權(quán)利要求1所述的CMOS晶體管的制作方法，其特征在于，還包括:在形成所述拉伸應(yīng)力層之前，在所述第一柵極結(jié)構(gòu)的側(cè)面形成第一偏移間隙壁，且在所述第二柵極結(jié)構(gòu)的側(cè)面形成第二偏移間隙壁。
12.如權(quán)利要求11所述的CMOS晶體管的制作方法，其特征在于，還包括:在形成第一偏移間隙壁之后，在第一偏移間隙壁和第一柵極結(jié)構(gòu)兩側(cè)的襯底中進(jìn)行輕摻雜離子注入，形成第一輕摻雜區(qū)；且在形成第二偏移間隙壁之后，在第二偏移間隙壁和第二柵極結(jié)構(gòu)兩側(cè)的襯底中進(jìn)行輕摻雜離子注入，形成第二輕摻雜區(qū)。
13.如權(quán)利要求1所述的CMOS晶體管的制作方法，其特征在于，還包括:在形成所述拉伸應(yīng)力層之前，在所述第一柵極結(jié)構(gòu)的上表面形成第一硬掩模層；且在所述第二柵極結(jié)構(gòu)的上表面形成第二硬掩模層。
14.如權(quán)利要求1所述的CMOS晶體管的制作方法，其特征在于，所述第一柵極結(jié)構(gòu)或所述第二柵極結(jié)構(gòu)從下至上依次包括柵介質(zhì)層和柵電極。
15.如權(quán)利要求14所述的CMOS晶體管的制作方法，其特征在于，所述柵介質(zhì)層的材料為氧化硅，所述柵電極的材料為多晶硅；或者，所述柵介質(zhì)層的材料為高介電常數(shù)材料，所述柵電極的材料為金屬。
16.如權(quán)利要求1所述的CMOS晶體管的制作方法，其特征在于，在第二區(qū)域?qū)?yīng)的拉伸應(yīng)力層中注入的離子包括:硼離子或鍺離子。
17.如權(quán)利要求16所述的CMOS晶體管的制作方法，其特征在于，在第二區(qū)域?qū)?yīng)的拉伸應(yīng)力層中注入的離子劑量范圍包括:lE15/cm3~lE16/cm3。
18.如權(quán)利要求1所述的CMOS晶體管的制作方法，其特征在于，還包括:在形成所述側(cè)墻之后，進(jìn)行重?fù)诫s離子注入，在第一柵極結(jié)構(gòu)及對應(yīng)的側(cè)墻兩側(cè)的襯底中進(jìn)行重?fù)诫s離子注入，形成第一源/漏區(qū)；且在第二柵極結(jié)構(gòu)及對應(yīng)的側(cè)墻兩側(cè)的襯底中進(jìn)行重?fù)诫s離子注入，形成第二源/漏 區(qū)。
【文檔編號】H01L21/8238GK103545257SQ201210241827
【公開日】2014年1月29日 申請日期:2012年7月12日 優(yōu)先權(quán)日:2012年7月12日
【發(fā)明者】李鳳蓮, 倪景華 申請人:中芯國際集成電路制造(上海)有限公司