專利名稱：一種具有ESD保護功能的nLDMOS器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電子技術(shù)領(lǐng)域,涉及半導體集成電路芯片的靜電釋放(ElectrostaticDischarge，簡稱為ESD)保護電路技術(shù)，尤指一種用于ESD防護的n溝道橫向雙擴散MOSFET(n-channel Lateral Double-diffusion M0SFET,簡稱為 nLDMOS)結(jié)構(gòu)。
背景技術(shù)：
靜電放電是集成電路器件或芯片在制造、生產(chǎn)、組裝、測試及運送等過程中產(chǎn)生的一種常見現(xiàn)象。靜電放電會造成芯片性能退化或直接損毀，據(jù)統(tǒng)計，芯片 損毀中ESD損毀所占比例聞達30%。因此，提聞集成電路的抗ESD能力具有非常重要的現(xiàn)實意義。引起ESD失效的本質(zhì)可以是高功率，也可以是大電場。前者引起的是半導體或者金屬互聯(lián)線的熱損毀；后者引起的是集成電路電介質(zhì)薄膜或厚氧化層的擊穿或損壞。相應(yīng)地，ESD保護必須利用低阻通道安全泄放ESD大電流，避免半導體或金屬互聯(lián)線損毀；ESD大電壓脈沖必須鉗位到安全范圍，避免電介質(zhì)損壞。具體到高壓MOS器件，必須做到一、盡可能減小器件內(nèi)部的導通電阻，增強器件的ESD電流泄放能力；二、準確設(shè)計器件的ESD窗口，達到有效的ESD保護，即觸發(fā)電壓不能低于內(nèi)部電路的工作電壓，同時不能高于內(nèi)部電路中器件的擊穿電壓；三、仔細設(shè)計器件內(nèi)部的雜質(zhì)分布，優(yōu)化器件中的電場分布，即盡可能使ESD應(yīng)力下漂移區(qū)的最大電場遠離表面，避免氧化層損傷誘發(fā)軟失效漏電流。和低壓MOS器件不同，由于耐壓的限制，普通高壓MOS器件會存在一漂移區(qū)Ndrift(如圖I所示)，此漂移區(qū)摻雜濃度較低，長度比較長。但由于LDMOS是表面型器件，在ESD應(yīng)力下，器件通常會發(fā)生Kirk效應(yīng)，大電場和大電流通常會在厚氧化層與有源區(qū)交界的鳥嘴區(qū)集中，尖峰功率密度過大，產(chǎn)生的大量熱量容易使器件燒毀。因此如何在不降低ESD器件擊穿電壓的前提下提升器件的抗靜電能力，是高壓集成電路抗靜電設(shè)計的難點所在。
發(fā)明內(nèi)容
本發(fā)明所解決的技術(shù)問題是提供一種具有ESD保護功能的nLDMOS器件，能夠在不增加制造成本的條件下降低ESD應(yīng)力下的尖峰功率密度，避免電流集中于器件表面，提高器件ESD保護能力。本發(fā)明詳細技術(shù)方案為一種具有ESD保護功能的nLDMOS器件，如圖2所示，包括N型或P型半導體襯底Sub,位于N型或P型半導體襯底Sub表面的P型半導體基區(qū)Pbody，位于N型或P型半導體襯底Sub表面的N型半導體漂移區(qū)Ndrift。P型半導體基區(qū)Pbody與N型半導體漂移區(qū)Ndrift相互接觸或彼此分離。P型半導體基區(qū)Pbody遠離N型半導體漂移區(qū)Ndrift的表面具有源極P+接觸區(qū)和源極N+接觸區(qū)，源極P+接觸區(qū)和源極N+接觸區(qū)通過金屬連接并引出作為器件的源極Source。N型半導體漂移區(qū)Ndrift遠離P型半導體基區(qū)Pbody的表面具有漏極N+接觸區(qū)，漏極N+接觸區(qū)通過金屬引出作為器件的漏極Drain。N型半導體漂移區(qū)Ndrift中間部分的表面具有場氧化層Oxide, P型半導體基區(qū)Pbody與N型半導體漂移區(qū)Ndrift相互靠近部分的表面以及場氧化層Oxide的表面具有柵氧化層，柵氧化層表面是多晶硅柵區(qū)，多晶硅柵區(qū)通過通過金屬引出作為器件的柵極Gate。在漏極N+接觸區(qū)下方的N型半導體漂移區(qū)Ndrift內(nèi)部還具有一個低壓P阱區(qū)LVPW和一個低壓N阱區(qū)LVNW ;所述低壓P阱區(qū)LVPW和低壓N阱區(qū)LVNW相互接觸或彼此分離。所述低壓P阱區(qū)LVPW和低壓N阱區(qū)LVNW正是本發(fā)明與普通LDMOS的不同之處，且可以是制作低壓器件的N阱和P阱，也可以是低壓器件N阱和P阱的類似結(jié)構(gòu)。上述方案的一些變形方案有(—)、如圖3所不，與圖2所不不同的是,襯底Sub表面具有一層深N型半導體擴散區(qū)DNW，P型半導體基區(qū)Pbody和N型半導體漂移區(qū)Ndrift是做在該深N型半導體擴散區(qū)DNW表面；且P型半導體基區(qū)Pbody和N型半導體漂移區(qū)Ndrift彼此分離，氧化層Oxide覆蓋N型半導體漂移區(qū)Ndrift靠近P型半導體基區(qū)Pbody部分的表面并覆蓋部分深N型半導體擴散區(qū)DNW的表面。
(二)、如圖4所示,與圖2所示不同的是襯底Sub表面具有一 N型外延層Nepi, P型半導體基區(qū)Pbody和N型半導體漂移區(qū)Ndrift做在該N型外延層^pi表面，所述N型外延層-Pi與襯底Sub之間還具有一 N+埋層NBL ；P型半導體基區(qū)Pbody和N型半導體漂移區(qū)Ndrift彼此分離，氧化層Oxide覆蓋N型半導體漂移區(qū)Ndrift靠近P型半導體基區(qū)Pbody部分的表面并覆蓋部分N型外延層N印i表面。本發(fā)明提供的具有ESD保護功能的nLDMOS器件，通過在常規(guī)nLDMOS器件的漂移區(qū)和漏極接觸區(qū)之間引入制作低壓器件的P阱與N阱，在不顯著增加成本的基礎(chǔ)上迫使ESD電流流經(jīng)器件更深區(qū)域，降低ESD應(yīng)力下的尖峰功率密度，避免電流集中于器件表面，在大幅改善漏端鳥嘴處的可靠性基礎(chǔ)上，改善了器件的散熱均勻性，從而提高了器件ESD保護能力。同時，本發(fā)明與Bipolar CMOS DMOS工藝兼容，不會顯著增加器件成本。
圖I為現(xiàn)有普通nLDMOS器件結(jié)構(gòu)示意圖。圖2為本發(fā)明提供的具有ESD保護功能的nLDMOS器件結(jié)構(gòu)示意圖之一。圖3為本發(fā)明提供的具有ESD保護功能的nLDMOS器件結(jié)構(gòu)示意圖之二。圖4為本發(fā)明提供的具有ESD保護功能的nLDMOS器件結(jié)構(gòu)示意圖之三。圖5為本發(fā)明提供的第三種nLDMOS器件在正向ESD應(yīng)力下的導通原理示意圖。圖6為本發(fā)明提供的第三種nLDMOS在負向ESD應(yīng)力下的導通原理示意圖。圖7為本發(fā)明提供的第三種nLDMOS和漏端無LVPW的現(xiàn)有LDMOS抗ESD能力的TLP測試結(jié)果。
具體實施例方式為了使本發(fā)明所要解決的技術(shù)問題、技術(shù)方案及積極效果更加清楚明白，以下結(jié)合附圖對本發(fā)明進行進一步詳細說明。
具體實施方式
一一種具有ESD保護功能的nLDMOS器件，如圖2所示，包括N型或P型半導體襯底Sub,位于N型或P型半導體襯底Sub表面的P型半導體基區(qū)Pbody，位于N型或P型半導體襯底Sub表面的N型半導體漂移區(qū)Ndrift。P型半導體基區(qū)Pbody與N型半導體漂移區(qū)Ndrift相互接觸或彼此分離。P型半導體基區(qū)Pbody遠離N型半導體漂移區(qū)Ndrift的表面具有源極P+接觸區(qū)和源極N+接觸區(qū)，源極P+接觸區(qū)和源極N+接觸區(qū)通過金屬連接并引出作為器件的源極Source。N型半導體漂移區(qū)Ndrift遠離P型半導體基區(qū)Pbody的表面具有漏極N+接觸區(qū)，漏極N+接觸區(qū)通過金屬引出作為器件的漏極Drain。N型半導體漂移區(qū)Ndrift中間部分的表面具有場氧化層Oxide, P型半導體基區(qū)Pbody與N型半導體漂移區(qū)Ndrift相互靠近部分的表面以及場氧化層Oxide的表面具有柵氧化層，柵氧化層表面是多晶硅柵區(qū)，多晶硅柵區(qū)通過通過金屬引出作為器件的柵極Gate。在漏極N+接觸區(qū)下方的N型半導體漂移區(qū)Ndrift內(nèi)部還具有一個低壓P阱區(qū)LVPW和一個低壓N阱區(qū)LVNW ;所述低壓P阱區(qū)LVPW和低壓N阱區(qū)LVNW相互接觸或彼此分離。
具體實施方式
二如圖3所示，在圖2所示結(jié)構(gòu)基礎(chǔ)上，襯底Sub表面具有一層深N型半導體擴散區(qū)DNW, P型半導體基區(qū)Pbody和N型半導體漂移區(qū)Ndrift是做在該深N型半導體擴散區(qū)DNW表面；且P型半導體基區(qū)Pbody和N型半導體漂移區(qū)Ndrift彼此分離，氧化層Oxide覆蓋 N型半導體漂移區(qū)Ndrift靠近P型半導體基區(qū)Pbody部分的表面并覆蓋部分深N型半導體擴散區(qū)DNW的表面。
具體實施方式
三如圖4所示,在圖2所示結(jié)構(gòu)基礎(chǔ)上,襯底Sub表面具有一 N型外延層Nepi, P型半導體基區(qū)Pbody和N型半導體漂移區(qū)Ndrift做在該N型外延層^pi表面，所述N型外延層-Pi與襯底Sub之間還具有一 N+埋層NBL ；P型半導體基區(qū)Pbody和N型半導體漂移區(qū)Ndrift彼此分離，氧化層Oxide覆蓋N型半導體漂移區(qū)Ndrift靠近P型半導體基區(qū)Pbody部分的表面并覆蓋部分N型外延層N印i表面。圖5是本發(fā)明第三種結(jié)構(gòu)(具體實施方式
三)在實際應(yīng)用中的一種實施例，圖中LDMOS柵極和源極接地，漏極連接到需要保護的I/O端口或VDD電源軌。當正向ESD電壓脈沖出現(xiàn)在漏端時，首先會發(fā)生Pbody/Nepi結(jié)的雪崩擊穿，雪崩產(chǎn)生的空穴電流流經(jīng)寄生電阻R被源極P+接觸區(qū)收集使Pbody電勢升高，最終使Pbody/N+結(jié)正偏，從而寄生BJT管Q開啟泄放ESD電流。寄生管Q集電極的電流路徑如圖5中Pathl和Path2，但是由于漏端增加了 LVPW和LVNW，器件表面擊穿電壓高于體內(nèi)擊穿電壓，電流被迫流入體內(nèi)且主要通過Path2泄放。當負向ESD電壓脈沖出現(xiàn)在漏端時，寄生Pbody/^pi會正向?qū)ㄐ狗臙SD電流，電流路徑如圖6所示。圖7為本發(fā)明第三種結(jié)構(gòu)與漏端僅有LVNW，無LVPW的現(xiàn)有nLDMOS在相同寬度(總寬度為300 iim)時的實際測試圖。ESD能力如圖7所示，漏端僅有LVNW而沒有LVPW的現(xiàn)有器件，失效電流僅為I. OA ;漏端有LVPW和LVNW的本發(fā)明器件，失效電流能達到3. 2A，ESD能力提升220%。綜上所述，本發(fā)明提供的具有ESD保護功能的nLDMOS器件，通過在常規(guī)nLDMOS器件的漂移區(qū)和漏極接觸區(qū)之間引入制作低壓器件的P阱與N阱，在不顯著增加成本的基礎(chǔ)上迫使ESD電流流經(jīng)器件更深區(qū)域，降低ESD應(yīng)力下的尖峰功率密度，避免電流集中于器件表面，在大幅改善漏端鳥嘴處的可靠性基礎(chǔ)上，改善了器件的散熱均勻性，從而提高了器件ESD保護能力。
權(quán)利要求
1.一種具有ESD保護功能的nLDMOS器件，包括N型或P型半導體襯底Sub，位于N型或p型半導體襯底Sub表面的P型半導體基區(qū)Pbody，位于N型或P型半導體襯底Sub表面的N型半導體漂移區(qū)Ndrift ；P型半導體基區(qū)Pbody與N型半導體漂移區(qū)Ndrift相互接觸或彼此分離；P型半導體基區(qū)Pbody遠離N型半導體漂移區(qū)Ndrift的表面具有源極P+接觸區(qū)和源極N+接觸區(qū)，源極P+接觸區(qū)和源極N+接觸區(qū)通過金屬連接并引出作為器件的源極Source ；N型半導體漂移區(qū)Ndrift遠離P型半導體基區(qū)Pbody的表面具有漏極N+接觸區(qū)，漏極N+接觸區(qū)通過金屬引出作為器件的漏極Drain ;N型半導體漂移區(qū)Ndrift中間部分的表面具有場氧化層Oxide，P型半導體基區(qū)Pbody與N型半導體漂移區(qū)Ndrift相互靠近部分的表面以及場氧化層Oxide的表面具有柵氧化層，柵氧化層表面是多晶硅柵區(qū)，多晶硅柵區(qū)通過通過金屬引出作為器件的柵極Gate ； 其特征在于，在漏極N+接觸區(qū)下方的N型半導體漂移區(qū)Ndrift內(nèi)部還具有一個低壓P阱區(qū)LVPW和一個低壓N阱區(qū)LVNW ;所述低壓P阱區(qū)LVPW和低壓N阱區(qū)LVNW相互接觸或彼此分尚。
2.根據(jù)權(quán)利要求I所述的具有ESD保護功能的nLDMOS器件，其特征在于所述nLDMOS器件的襯底Sub表面具有一層深N型半導體擴散區(qū)DNW，P型半導體基區(qū)Pbody和N型半導體漂移區(qū)Ndrift做在所述深N型半導體擴散區(qū)DNW表面；且P型半導體基區(qū)Pbody和N型半導體漂移區(qū)Ndrift彼此分離，氧化層Oxide覆蓋N型半導體漂移區(qū)Ndrift靠近P型半導體基區(qū)Pbody部分的表面并覆蓋部分深N型半導體擴散區(qū)DNW的表面。
3.根據(jù)權(quán)利要求I所述的具有ESD保護功能的nLDMOS器件，其特征在于所述nLDMOS器件的襯底Sub表面具有一 N型外延層N印i，P型半導體基區(qū)Pbody和N型半導體漂移區(qū)Ndrift做在該N型外延層Nepi表面,所述N型外延層Nepi與襯底Sub之間還具有一 N+埋層NBL ；P型半導體基區(qū)Pbody和N型半導體漂移區(qū)Ndrift彼此分離，氧化層Oxide覆蓋N型半導體漂移區(qū)Ndrift靠近P型半導體基區(qū)Pbody部分的表面并覆蓋部分N型外延層Nepi表面。
全文摘要
一種具有ESD保護功能的nLDMOS器件，屬于電子技術(shù)領(lǐng)域。本發(fā)明在常規(guī)nLDMOS器件的漂移區(qū)和漏極接觸區(qū)之間引入制作低壓器件的P阱與N阱，迫使ESD電流流經(jīng)器件更深區(qū)域，降低ESD應(yīng)力下的尖峰功率密度，避免電流集中于器件表面，在大幅改善漏端鳥嘴處的可靠性基礎(chǔ)上，改善了器件的散熱均勻性，從而提高了器件ESD保護能力。本發(fā)明與Bipolar CMOS DMOS工藝兼容，不會不顯著增加器件成本。
文檔編號H01L29/78GK102790087SQ20121024877
公開日2012年11月21日 申請日期2012年7月18日 優(yōu)先權(quán)日2012年7月18日
發(fā)明者何川, 吳道訓, 張波, 樊航, 蔣苓利 申請人:電子科技大學