專利名稱：耗盡型功率半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種耗盡型功率半導(dǎo)體器件及其制造方法。
背景技術(shù)：
MOSFET晶體管、IGBT晶體管等功率半導(dǎo)體器件因其具有高耐壓、大電流、低導(dǎo)通電阻等優(yōu)點被廣泛應(yīng)用于中、高功率領(lǐng)域。耗盡型功率半導(dǎo)體器件(例如M0SFET、IGBT等)為常開器件，使用時其柵極G、源極S (或發(fā)射極E)端接零電位器件導(dǎo)通，導(dǎo)通后源極S (或發(fā)射極E)端電位升高(VS(E) >0)，使得柵極和源極(或發(fā)射極)之間的電壓VGS(E)〈0。當VGS (E)(對MOSFET而言是S，對IGBT而言是EXVth時，器件自動關(guān)斷，因而簡化了柵驅(qū)動，可有效減小系統(tǒng)功耗，被廣泛應(yīng)用于固態(tài)繼電器、線性放大器、逆變器、恒流源、電源電路中。 現(xiàn)有技術(shù)中，傳統(tǒng)耗盡型功率半導(dǎo)體器件要么閾值電壓可控性差、設(shè)計靈活度??；要么工藝制程復(fù)雜；要么制備需要額外增加掩膜版，增加芯片成本；要么器件可靠性降低，閾值電壓漂移嚴重。專利號為5，021，356的美國專利文獻中公開了一種耗盡型器件的形成方法，其對多晶硅柵進行P型離子輕摻雜(P-)，研制出閾值電壓在+0. 25V左右的耗盡型P溝道MOSFET晶體管。但是，該方法主要通過對多晶硅的選擇性摻雜達到閾值電壓調(diào)節(jié)的目的，因此閾值電壓設(shè)計靈活度小。專利號為4，786，611的美國專利文獻通過難溶金屬硅化物對多晶硅柵的擴散摻雜來達到閾值電壓調(diào)節(jié)的目的，但該方法的工藝制程比較復(fù)雜，閾值電壓的可控性差。專利號為3，667，115的美國專利文獻通過在溝道區(qū)生長氧化層，利用氧化層的吸“硼”排“磷”特性使溝道反型，制造出耗盡型MOSFET晶體管，但反型程度有限且難以控制，閾值電壓可控性差，設(shè)計靈活度小。專利號為5，907，777的美國專利文獻通過對柵介質(zhì)進行可動離子摻雜制造出耗盡型M0SFET，但器件可靠性低、閾值電壓漂移大?，F(xiàn)有技術(shù)中還有一種方法是通過對溝道區(qū)進行反型離子注入研制出耗盡型晶體管，由于其僅對溝道區(qū)進行選擇性反型離子注入，因此需要額外增加掩膜版，增加了成本。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種耗盡型功率半導(dǎo)體器件及其制造方法，工藝制程簡單、成本低、閾值電壓可控性好。為解決上述技術(shù)問題，本發(fā)明提供了一種耗盡型功率半導(dǎo)體器件，包括半導(dǎo)體襯底；位于所述半導(dǎo)體襯底上的第一摻雜類型的外延層；形成于所述外延層內(nèi)的第二摻雜類型的阱區(qū)，所述第二摻雜類型與所述第一摻雜類型相反，所述阱區(qū)的表面具有第一摻雜類型的反型層；依次位于所述外延層上的柵介質(zhì)層和柵電極，所述阱區(qū)橫向延伸至所述柵電極下方的距離為o. 75XXj+b，其中Xj為所述阱區(qū)的結(jié)深，-2um^ b ^ 5um0可選地，所述b的取值范圍為0iim彡b彡liim?？蛇x地，所述阱區(qū)橫向延伸至所述柵電極下方的距離為I. 5 u nT5. 5 u m?？蛇x地，所述阱區(qū)橫向延伸至所述柵電極下方的距離為2. 25 u nT4. 75 U m?？蛇x地，所述耗盡型功率半導(dǎo)體器件的閾值電壓Vth的取值范圍為-10V ( Vth ( IOVo可選地，所述耗盡型功率半導(dǎo)體器件為n溝道器件，其閾值電壓Vth的取值范圍為_5V ( Vth ( 0V。
可選地，所述耗盡型功率半導(dǎo)體器件為p溝道器件，其閾值電壓Vth的取值范圍為OV ( Vth ( 5V。可選地，所述耗盡型功率半導(dǎo)體器件為VDMOS器件，所述半導(dǎo)體襯底為第一摻雜類型的，所述柵介質(zhì)層和柵電極覆蓋相鄰阱區(qū)之間的外延層，所述柵電極兩側(cè)的阱區(qū)中還形成有第一摻雜類型的源區(qū)。可選地，所述半導(dǎo)體襯底包括核心區(qū)域和位于所述核心區(qū)域周邊的終端區(qū)域，所述終端區(qū)域的外延層中形成有第二摻雜類型的耐壓環(huán)；所述終端區(qū)域的外延層表面上形成有場氧化層；所述耐壓環(huán)上方、相鄰場氧化層之間填充有氧化層；所述場氧化層、氧化層上覆蓋有介質(zhì)層，所述介質(zhì)層中形成有通孔，金屬場板通過該通孔與所述耐壓環(huán)相連?？蛇x地，所述介質(zhì)層中形成有一個或多個串聯(lián)的保護齊納二極管，其陰極與所述柵電極電性連接，其陽極與所述源區(qū)電性連接?？蛇x地，所述耗盡型功率半導(dǎo)體器件為IGBT器件，所述半導(dǎo)體襯底為第一摻雜類型的，所述半導(dǎo)體襯底面還形成有第二摻雜類型的集電區(qū)，所述柵介質(zhì)層和柵電極覆蓋相鄰阱區(qū)之間的外延層，所述柵電極兩側(cè)的阱區(qū)中還形成有第一摻雜類型的發(fā)射區(qū)。可選地，所述耗盡型功率半導(dǎo)體器件為LDMOS器件，所述半導(dǎo)體襯底為第二摻雜類型的，所述阱區(qū)中形成有第一摻雜類型的源區(qū)，所述外延層內(nèi)還形成有與所述阱區(qū)并列的第一摻雜類型的漏區(qū)，所述漏區(qū)和阱區(qū)之間的外延層上還形成有場氧化層，所述柵介質(zhì)層和柵電極覆蓋所述場氧化層和源區(qū)之間的外延層?？蛇x地，所述耗盡型功率半導(dǎo)體器件為LIGBT器件，所述半導(dǎo)體襯底為第二摻雜類型的，所述半導(dǎo)體襯底的上表面形成有第一摻雜類型的埋層，所述外延層位于所述埋層上，所述阱區(qū)中形成有第一摻雜類型的發(fā)射區(qū)，所述外延層中還形成有與所述阱區(qū)并列的第一摻雜類型的集電端阱區(qū)，所述集電端阱區(qū)中形成有第二摻雜類型的集電區(qū)，所述集電區(qū)和阱區(qū)之間的外延層上還形成有場氧化層，所述柵介質(zhì)層和柵電極覆蓋所述場氧化層和發(fā)射區(qū)之間的外延層。本發(fā)明還提供了一種耗盡型功率半導(dǎo)體器件的制造方法，包括提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底上形成第一摻雜類型的外延層；使用阱區(qū)注入掩膜版對所述外延層進行離子注入，注入的離子類型為與所述第一摻雜類型相反的第二摻雜類型，以在所述外延層中形成第二摻雜類型的阱區(qū)；對所述外延層進行離子注入，注入的離子類型為第一摻雜類型，以在所述阱區(qū)的表面形成具有第一摻雜類型的反型層；
在所述外延層的表面依次形成柵介質(zhì)層和柵電極層；使用柵電極刻蝕掩膜版對所述柵電極層進行刻蝕以形成柵電極，所述阱區(qū)注入掩膜版與所述柵電極的刻蝕掩膜版之間具有偏離值b?？蛇x地，所述偏離值b的取值范圍為-2 ii m彡b彡5 ii m。可選地，所述偏離值b的取值范圍為0 ii m彡b彡I ii m。可選地，形成所述反型層的離子注入中所采用的掩膜版為有源區(qū)掩膜版?？蛇x地，形成所述反型層的離子注入的劑量為lel2飛el3Cm_2?？蛇x地，形成所述反型層的離子注入的劑量為5el2 le13Cm_2。可選地，形成所述阱區(qū)的離子注入的劑量為5e12 3el4Cm_2?！た蛇x地，形成所述阱區(qū)的離子注入的劑量為2e13 7el3Cm_2?？蛇x地，所述耗盡型功率半導(dǎo)體器件為VDMOS器件，所述半導(dǎo)體襯底為第一摻雜類型的，所述柵介質(zhì)層和柵電極覆蓋相鄰阱區(qū)之間的外延層，所述制造方法還包括對所述柵電極兩側(cè)的阱區(qū)進行離子注入，注入的離子類型為第一摻雜類型，以在所述阱區(qū)中形成源區(qū)?？蛇x地，所述耗盡型功率半導(dǎo)體器件為IGBT器件，所述半導(dǎo)體襯底為第一摻雜類型的，所述半導(dǎo)體襯底面還形成有第二摻雜類型的集電區(qū)，所述柵介質(zhì)層和柵電極覆蓋相鄰阱區(qū)之間的外延層，所述制造方法還包括對所述柵電極兩側(cè)的阱區(qū)進行離子注入，注入的離子類型為第一摻雜類型，以在所述阱區(qū)中形成發(fā)射區(qū)。可選地，所述耗盡型功率半導(dǎo)體器件為LDMOS器件，所述半導(dǎo)體襯底為第二摻雜類型的，所述制造方法還包括在所述外延層的表面形成場氧化層；對所述外延層進行離子注入，注入離子類型為第一摻雜類型，以在所述阱區(qū)中形成第一摻雜類型的源區(qū)，在所述阱區(qū)外的外延層中形成與所述阱區(qū)并列的第一摻雜類型的漏區(qū)，所述場氧化層位于所述漏區(qū)和阱區(qū)之間，所述柵介質(zhì)層和柵電極覆蓋所述場氧化層和源區(qū)之間的外延層。可選地，所述耗盡型功率半導(dǎo)體器件為LIGBT器件，所述半導(dǎo)體襯底為第二摻雜類型的，所述半導(dǎo)體襯底的上表面形成有第一摻雜類型的埋層，所述外延層位于所述埋層上，所述制造方法還包括在所述外延層的表面形成場氧化層；對所述外延層進行離子注入，以在所述阱區(qū)中形成第一摻雜類型的發(fā)射區(qū)，在所述阱區(qū)外的外延層中形成與所述阱區(qū)并列的第一摻雜類型的集電端阱區(qū)，在所述集電端阱區(qū)中形成第二摻雜類型的集電區(qū)，所述場氧化層位于所述集電區(qū)和阱區(qū)之間，所述柵介質(zhì)層和柵電極覆蓋所述場氧化層和發(fā)射區(qū)之間的外延層。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點本發(fā)明實施例的耗盡型功率半導(dǎo)體器件及其制造方法中，阱區(qū)的表面具有與阱區(qū)摻雜類型相反的反型層，而且阱區(qū)的注入掩膜版與所述柵電極的刻蝕掩膜版之間具有偏離值b，從而能夠通過調(diào)節(jié)該偏離值b來精細化調(diào)整溝道長度，進而更加有效地調(diào)節(jié)閾值電壓，提高了設(shè)計的靈活度。本發(fā)明實施例的技術(shù)方案工藝制程簡單，可與增強型功率半導(dǎo)體器件工藝兼容，能夠適用于多種器件類型，例如MOSFET器件、IGBT器件等。本發(fā)明實施例的技術(shù)方案中，形成反型層的離子注入過程可以采用先前形成有源區(qū)所采用的掩膜版，無需額外增加掩膜版，有利于降低成本。


圖I是本發(fā)明實施例的耗盡型功率半導(dǎo)體器件的制造方法的流程示意圖；圖2至圖5是本發(fā)明實施例的耗盡型VDMOS器件的制造方法中各步驟對應(yīng)的器件剖面結(jié)構(gòu)示意圖；圖6是本發(fā)明實施例的IGBT器件的剖面結(jié)構(gòu)示意圖；圖7是本發(fā)明實施例的LDMOS器件的剖面結(jié)構(gòu)示意圖；圖8是本發(fā)明實施例的LIGBT器件的剖面結(jié)構(gòu)示意圖；圖9是本發(fā)明實施例的另一種VDMOS器件的剖面結(jié)構(gòu)示意圖；
圖10是圖9所述的VDMOS器件的元胞版圖；圖11是圖9所述的VDMOS器件的擊穿曲線；圖12是圖9所述的VDMOS器件的電流分布圖；圖13是圖9所述的VDMOS器件在偏移值b=0時的溝道成型特寫圖；圖14是圖9所述的VDMOS器件在偏移值b=l. 6um時的溝道成型特寫圖；圖15是圖9所述的VDMOS器件的雜質(zhì)分布曲線；圖16是圖9所述的VDMOS器件的閾值電壓曲線。
具體實施例方式下面結(jié)合具體實施例和附圖對本發(fā)明作進一步說明，但不應(yīng)以此限制本發(fā)明的保護范圍。圖I示出了本實施例的耗盡型功率半導(dǎo)體器件制造方法的流程示意圖，包括以下步驟步驟SI I，提供半導(dǎo)體襯底；步驟S12，在所述半導(dǎo)體襯底上形成第一摻雜類型的外延層；步驟S13，使用阱區(qū)注入掩膜版對所述外延層進行離子注入，注入的離子類型為與所述第一摻雜類型相反的第二摻雜類型，以在所述外延層中形成第二摻雜類型的阱區(qū)；步驟S14，對所述外延層進行離子注入，注入的離子類型為第一摻雜類型，以在所述阱區(qū)的表面形成具有第一摻雜類型的反型層；步驟S15，在所述外延層的表面依次形成柵介質(zhì)層和柵電極層；步驟S16，使用柵電極刻蝕掩膜版對所述柵電極層進行刻蝕以形成柵電極，所述阱區(qū)注入掩膜版與所述柵電極的刻蝕掩膜版之間具有偏離值b。下面結(jié)合圖2至圖5對VDMOS器件制造方法中的各個步驟進行詳細說明。需要說明的是，作為一個非限制性的例子，在本文中第一摻雜類型為n型，第二摻雜類型為p型。但是本領(lǐng)域技術(shù)人員應(yīng)當理解，在實際應(yīng)用中，第一摻雜類型也可以是P型，相應(yīng)地，第二摻雜類型為n型。首先參考圖2，首先提供半導(dǎo)體襯底11，其可以是硅襯底、硅鍺襯底等半導(dǎo)體制造領(lǐng)域中常用的襯底。本實施例中，半導(dǎo)體襯底11為n+摻雜的硅襯底。之后在半導(dǎo)體襯底11的上表面生長n-摻雜的外延層12。并在外延層12的表面生長場氧化層(未示出)，并通過光刻和刻蝕定義出有源區(qū)(圖2中所示出的外延層區(qū)域都是有源區(qū))。此外，還可以在外延層12的有源區(qū)部分的表面形成氧化層100。外延層12可以是常規(guī)外延生長所形成的摻雜的半導(dǎo)體層，也可以采用p/n交替的超級結(jié)(SJ，SuperJunction)結(jié)構(gòu)，用來降低導(dǎo)通電阻，進一步提高器件性能。之后采用阱區(qū)注入掩膜版101對外延層12進行光刻、離子注入，從而在外延層12中形成P型阱區(qū)13。本實施例中注入離子可以是硼離子或者其他p型離子，注入離子的劑量為5el2 3el4cm_2，優(yōu)選為2el3 7el3cm_2，其具體取值可以根據(jù)器件的閾值電壓來確定。接下來參考圖3，對外延層12進行離子注入，注入離子類型與阱區(qū)3的摻雜類型相反且與外延層12的摻雜類型相同，從而在阱區(qū)13的表面形成n型摻雜的反型層14A。本實施例中，形成反型層14A的離子注入過程中所采用的掩膜版102可以是有源區(qū)掩膜版，從而無需額外增加掩膜版。本實施例中，本步驟注入的離子類型為n型，離子注入的劑量為lel2 5el3cm 2，優(yōu)選為 5el2 lel3cm 2。采用有源區(qū)掩膜版注入之后，阱區(qū)13以外的外延層12表面區(qū)域的摻雜濃度得到 加強，形成摻雜濃度高于外延層12的積累層14B。之后可以將外延層12表面的氧化層100去除。經(jīng)過離子注入之后，積累層14B的摻雜濃度得到加強，使得積累層14B與外延層12之間具有較大的濃度梯度，例如在一具體實施例中，積累層14B的濃度為lE17cm_3，而外延層濃度為lE14cm_3，二者相差3個數(shù)量級。接下來參考圖4,在外延層12的表面依次形成柵介質(zhì)層15和柵電極層16,之后使用柵電極刻蝕掩膜版103對柵電極層16和柵介質(zhì)層15進行刻蝕，從而形成柵電極G以及位于其下的柵介質(zhì)層15。其中，柵電極G以及位于其下的柵介質(zhì)層15覆蓋相鄰阱區(qū)13之間的外延層12。本實施例中,柵介質(zhì)層15的材料為氧化娃,柵電極層16的材料為多晶娃或摻雜的多晶硅。其中，阱區(qū)注入掩膜版101與柵電極刻蝕掩膜版103之間具有偏離值b。具體而言，阱區(qū)注入掩膜版101所定義的窗口邊界與柵電極刻蝕掩膜版103所定義的窗口邊界之間并非是對齊的，而是具有偏離值b。偏離值b的取值范圍為_2iim < b < 5iim，優(yōu)選為Oum^b^ lum,偏離值b的具體取值可以根據(jù)器件的閾值電壓來確定。由于阱區(qū)注入掩膜版101與柵電極刻蝕掩膜版103之間具有偏離值b，因而可以通過調(diào)節(jié)偏離值b來調(diào)節(jié)阱區(qū)13延伸至柵電極G下方的距離，從而精細化調(diào)整溝道長度，進而更加有效地調(diào)節(jié)閾值電壓，提高了設(shè)計的靈活度，能夠滿足各種應(yīng)用需求?，F(xiàn)有技術(shù)通常是使用柵電極刻蝕掩膜版103刻蝕形成柵電極G之后，以柵電極G為掩膜進行自對準離子注入來形成阱區(qū)13，因而阱區(qū)13延伸至柵電極G下方的距離取決于離子注入工藝以及隨后的退火工藝，根據(jù)經(jīng)驗公式，阱區(qū)13橫向延伸至柵電極G下方的距離為0. 75XXj，其中Xj為阱區(qū)的結(jié)深。但是，在本實施例中，阱區(qū)13是使用阱區(qū)注入掩膜版101來形成的，其與柵電極刻蝕掩膜版103之間具有偏離值b，因而阱區(qū)13橫向延伸至柵電極G下方的距離為0. 75XXj+b，根據(jù)偏離值b的取值不同，其可以大于或小于傳統(tǒng)的0. 75 X Xj。例如，現(xiàn)有技術(shù)中，阱區(qū)13橫向延伸至柵電極G下方的距離范圍為0. 75XXj=l. 5iinT4. 5iim，較好范圍為2. 25 y m 3. 75 u m0而本實施例中，偏離值b的取值為優(yōu)選為OiimSbS Ium,相應(yīng)的，講區(qū)13延伸至柵電極G下方的距離為 0. 75XXj+b=l. 5iinT5. 5iim，較好范圍為 2. 25 y m 4. 75 u m0之后參考圖5，對柵電極G兩側(cè)的阱區(qū)13進行離子注入，注入的離子類型為n型，從而在阱區(qū)13中形成源區(qū)17，該離子注入過程可以是以柵電極G為掩膜的自對準注入。此夕卜，還可以在阱區(qū)13中通過離子注入形成與阱區(qū)13摻雜類型相同的阱區(qū)接觸區(qū)18。接下來可以在整個表面淀積介質(zhì)層19，并對該介質(zhì)層19進行刻蝕以形成接觸孔，暴露出柵電極G和源區(qū)17，之后可以在接觸孔中填充金屬(例如通過濺射的方式形成鋁)從而形成源電極
S。接下來還可以在半導(dǎo)體襯底11的底面上形成漏電極1D。至此，本實施例的VDMOS器件已經(jīng)形成，其結(jié)構(gòu)如圖5所示，主要包括n+摻雜的半導(dǎo)體襯底11 ;位于半導(dǎo)體襯底11上的n-摻雜的外延層12 ;位于外延層12內(nèi)的p摻雜的阱區(qū)13，阱區(qū)13的表面具有n型摻雜的反型層14A ;講區(qū)13以外的外延層12的表面具有濃度加深的積累層14B ;柵介質(zhì)層15和柵電極G，覆蓋相鄰阱區(qū)13之間的外延層12 ;n+摻雜的源區(qū)17及p+摻雜的接觸區(qū)18，位于柵電極G兩側(cè)的阱區(qū)13中。其中，阱區(qū)13的注入掩膜版101與柵電極刻蝕掩膜版103之間具有偏離值b。其中，阱區(qū)13橫向延伸至柵電極 G下方的距離為0. 75XXj+b，其中Xj為所述阱區(qū)的結(jié)深，例如可以是^!!!!!^!!!!!，較好為 2. 25 u nT4. 75 u m, b 的取值范圍為較好為0 u m < b < I u m。(摻雜濃度的高低說明如下n+>n>n_, p+>p>p_,下同)圖6示出了本實施例提供的IGBT器件的剖面圖，包括n+摻雜的半導(dǎo)體襯底61 ；位于半導(dǎo)體襯底61上的n-摻雜的外延層62 ;位于外延層62中的p摻雜的阱區(qū)63 ;阱區(qū)63的表面具有n型摻雜的反型層64A ;阱區(qū)63以外的外延層62的表面具有濃度加深的積累層64B ;阱區(qū)63中形成有n+摻雜的發(fā)射區(qū)67以及p+摻雜的接觸區(qū)68 ;堆疊的柵介質(zhì)層65和柵電極G覆蓋相鄰阱區(qū)63之間的外延層62，發(fā)射區(qū)67位于柵電極G的兩側(cè)；與發(fā)射區(qū)67電性連接的發(fā)射極E ;圍繞發(fā)射極E的介質(zhì)層69 ;形成于半導(dǎo)體襯底61底面上的p型摻雜的集電區(qū)610A ;與集電區(qū)610A電學(xué)接觸的集電極C。其中，阱區(qū)63形成過程中所采用的掩膜版為阱區(qū)注入掩膜版601，反型層64A形成過程中所采用的掩膜版為有源區(qū)掩膜版602，柵電極G形成過程中所采用的掩膜版為柵電極刻蝕掩膜版603。其中，阱區(qū)63橫向延伸至柵電極G下方的距離為0. 75XXj+b，其中Xj為所述阱區(qū)的結(jié)深，例如可以是I. 5iinT5. 5iim，較好為 2. 25 u nT4. 75 u m, b 的取值范圍為m,較好為lum。圖6所示的IGBT器件的形成方法與前述VDMOS器件的形成方法類似，區(qū)別主要是將源區(qū)的形成過程替換為發(fā)射區(qū)67的形成過程，以及在半導(dǎo)體襯底61的底面形成p型摻雜的集電區(qū)610A，集電區(qū)610A可以在半導(dǎo)體襯底61的底面減薄之后通過背面的離子注入來形成。與VDMOS器件形成過程相同地，阱區(qū)注入掩膜版601與柵電極刻蝕掩膜版603之間具有偏離值b。圖7示出了本實施例提供的LDMOS器件的剖面結(jié)構(gòu)示意圖，包括p+摻雜的半導(dǎo)體襯底71 ;位于半導(dǎo)體襯底71上的n-摻雜的外延層72 ;形成于外延層72上的場氧化層72A’，場氧化層12k’覆蓋區(qū)域以外的區(qū)域為有源區(qū)2A ;位于外延層72中的p摻雜的阱區(qū)73 ;位于外延層72中的n摻雜的漏端緩沖區(qū)73A ;阱區(qū)73的表面具有n型摻雜的反型層74A ;阱區(qū)73以外的外延層72以及漏端阱區(qū)73A的表面具有濃度加深的積累層74B ;阱區(qū)73中形成有n+摻雜的源區(qū)77以及p+摻雜的接觸區(qū)78 ;漏端阱區(qū)73A中形成有n+摻雜的漏區(qū)77A，漏區(qū)77A可以和源區(qū)77在同一離子注入過程中一起形成；堆疊的柵介質(zhì)層75和柵電極G覆蓋場氧化層12k，與源區(qū)77之間的外延層72 ;與源區(qū)77電性連接的源電極S ；圍繞源電極S的介質(zhì)層79 ;與漏區(qū)77A電性接觸的漏電極D ;形成于半導(dǎo)體襯底71底面上的襯底電極Sub。其中，阱區(qū)73形成過程中所采用的掩膜版為阱區(qū)注入掩膜版701，反型層74A形成過程中所采用的掩膜版為有源區(qū)掩膜版702，柵電極G形成過程中所采用的掩膜版為柵電極刻蝕掩膜版703。其中，阱區(qū)73橫向延伸至柵電極G下方的距離為0.75XXj+b，其中Xj為所述阱區(qū)的結(jié)深，例如可以是I. 5iinT5. 5iim，較好為2. 25 u m^4. 75 u m, b的取值范圍為較好為lum。圖7所示的LDMOS器件的形成方法與前述VDMOS器件的形成方法類似，區(qū)別主要是漏區(qū)77A與阱區(qū)73是并列形成在外延層72中的，而非形成在半導(dǎo)體襯底71的背面；另夕卜，所形成的場氧化層72A’位于漏區(qū)77A和阱區(qū)73之間，柵介質(zhì)層75和柵電極G覆蓋場氧化層72A’和源區(qū)77之間的外延層72。與VDMOS器件形成過程相同地，阱區(qū)注入掩膜版701與柵電極刻蝕掩膜版703之間具有偏離值b。圖8示出了本實施例提供的LIGBT器件的剖面結(jié)構(gòu)示意圖，包括p+摻雜的半導(dǎo) 體襯底81，其表面上形成有n+摻雜的埋層81A，埋層81A可以通過對半導(dǎo)體襯底81進行離子注入來形成；位于埋層81A上的n-摻雜的外延層82 ;形成于外延層82上的場氧化層82A’，場氧化層82A’覆蓋區(qū)域以外的區(qū)域為有源區(qū)2A ;位于外延層82中的p摻雜的阱區(qū)83 ;位于外延層82中的n摻雜的集電端阱區(qū)83A ;阱區(qū)83的表面具有n型摻雜的反型層84A ;講區(qū)83以外的外延層82以及集電端阱區(qū)83A的表面具有濃度加深的積累層84B ;講區(qū)83中形成有n+摻雜的發(fā)射區(qū)87以及p+摻雜的接觸區(qū)88 ;集電端阱區(qū)83A中形成有p+摻雜的集電區(qū)88A ;堆疊的柵介質(zhì)層85和柵電極G覆蓋場氧化層82A’與發(fā)射區(qū)87之間的外延層82 ;與發(fā)射區(qū)87電性連接的發(fā)射極E ;圍繞發(fā)射極E的介質(zhì)層89 ;與集電區(qū)88A電性接觸的集電極C ;形成于半導(dǎo)體襯底81底面上的襯底電極Sub。其中，阱區(qū)83形成過程中所采用的掩膜版為阱區(qū)注入掩膜版801，反型層84A形成過程中所采用的掩膜版為有源區(qū)掩膜版802，柵電極G形成過程中所采用的掩膜版為柵電極刻蝕掩膜版803。其中，阱區(qū)83橫向延伸至柵電極G下方的距離為0. 75XXj+b，其中Xj為所述阱區(qū)的結(jié)深，例如可以是I. 5iinT5. 5iim，較好為2. 25 u m"4. 75 u m, b的取值范圍為_2 y m彡b彡5iim，較好為0 u m ^ b ^ Iy m。圖8所示的LIGBT器件的形成方法與前述IGBT器件的形成方法類似，區(qū)別主要是集電區(qū)88A與阱區(qū)83是并列形成在外延層82中的，而非形成在半導(dǎo)體襯底81的背面，另外半導(dǎo)體襯底81的表面上形成有埋層81A。與上述幾種器件形成過程相同地，阱區(qū)注入掩膜版801與柵電極刻蝕掩膜版803之間具有偏離值b。以上所形成的各種耗盡型器件中，閾值電壓Vth的取值范圍為_10V ( Vth ( IOV ；較佳范圍為-5V <VTH< 5V，可以根據(jù)不同需求選擇。另外需要說明的是，對于n溝道器件，其閾值電壓Vth的取值范圍較佳為_5V ( Vth ( OV ;對于p溝道器件，其閾值電壓Vth的取值范圍較佳為0V ( Vth ( 5V。圖9示出了本實施例的另一種VDMOS器件的剖面結(jié)構(gòu)圖，與圖5所示的VDMOS器件基本類似，其中圖5僅示出了器件的核心(cell)區(qū)域2A，圖9還示出了核心區(qū)域2A周邊的終端區(qū)域(termination zone)2B。核心區(qū)域2A的具體結(jié)構(gòu)及形成方法請參見圖5及相關(guān)描述，其中相同的標號在圖9中仍然適用，這里不再贅述。
在終端區(qū)域2B中，外延層12中形成有多個p型摻雜的耐壓環(huán)13B ;外延層12的表面上形成有場氧化層12A’ ；耐壓環(huán)13B上方、相鄰場氧化層12A’之間可以填充有氧化層19A ;介質(zhì)層19覆蓋整個器件的表面；介質(zhì)層19中可以形成有通孔，金屬場板10通過該通孔與耐壓環(huán)13B相連。此外，柵電極G和源電極S之間還可以形成有ESD保護結(jié)構(gòu)，例如相互間隔的多個n型摻雜的多晶硅層16A和p型摻雜的多晶硅層16B形成串聯(lián)的保護齊納(Zener)管,其中個n型摻雜的多晶娃層16A與柵電極G電性連接，p型摻雜的多晶娃層16B與源電極S電性連接。本實施例中采用保護二極管來增強ESD能力，核心區(qū)域2A采用了條狀、圓形陣列版圖(如圖10所示)，另外終端區(qū)域2B采用金屬場板10和耐壓環(huán)13B結(jié)合的方式來提高擊穿電壓，使其擊穿電壓可以達到655V (如圖11所示)。當然，在其他實施例中，還可以采用場板(FP,Field Plate)、線性變摻雜(VLD,Variation of Lateral Doping)、場限環(huán)(FLR, Field Limiting Ring)等其他本領(lǐng)域技術(shù)人員公知的終端技術(shù)來提高耐壓。圖12是圖9所述的VDMOS器件在VGS=0V，VDS=25V時的電流分布圖，由圖可知，VGS=OV器件即可導(dǎo)通，驗證了“耗盡”特性。圖13是圖9所述的VDMOS器件在偏移值b=0(此時溝道長度LI I. 8 ii m)時的溝道成型特寫圖，圖14是圖9所述的VDMOS器件在偏移值b=l. 6 u m(此時溝道長度L2 ^ 3. 2 ii m)時的溝道成型特寫圖。圖15是圖9所述的VDMOS·器件的雜質(zhì)分布曲線，圖16是圖9所述的VDMOS器件的閾值電壓曲線，由于濃度對溝道深度的積分即是總的溝道耗盡電荷量(Q)，在其他相同條件下，Q值決定了閾值電壓VTH，Q值越大Vth越??；隨b值增大,Vth也逐漸增大，當b值增大到一定程度時,VTH>0，器件由耗盡型變?yōu)樵鰪娦?。綜上，本實施例的技術(shù)方案中，阱區(qū)注入掩膜版與柵電極刻蝕掩膜版之間具有偏離值b，通過該偏離值b可以精細化調(diào)節(jié)器件的溝道長度，進而有效地調(diào)節(jié)器件的閾值電壓，提高了設(shè)計靈活度。本實施例所提供的耗盡型功率半導(dǎo)體器件可以用于固態(tài)繼電器、線性放大器、逆變器、恒流源、電源電路等應(yīng)用中。本發(fā)明雖然以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動和修改，因此本發(fā)明的保護范圍應(yīng)當以本發(fā)明權(quán)利要求所界定的范圍為準。
權(quán)利要求
1.一種耗盡型功率半導(dǎo)體器件，其特征在于，包括 半導(dǎo)體襯底； 位于所述半導(dǎo)體襯底上的第一摻雜類型的外延層； 形成于所述外延層內(nèi)的第二摻雜類型的阱區(qū)，所述第二摻雜類型與所述第一摻雜類型相反，所述阱區(qū)的表面具有第一摻雜類型的反型層； 依次位于所述外延層上的柵介質(zhì)層和柵電極，所述阱區(qū)橫向延伸至所述柵電極下方的距離為0. 75XXj+b，其中Xj為所述阱區(qū)的結(jié)深，-2um^b^5um0
2.根據(jù)權(quán)利要求I所述的耗盡型功率半導(dǎo)體器件，其特征在于，所述b的取值范圍為0 u m ^ b ^ Iy m。
3.根據(jù)權(quán)利要求I所述的耗盡型功率半導(dǎo)體器件，其特征在于，所述阱區(qū)橫向延伸至 所述柵電極下方的距離為I. 5 u nT5. 5 u m。
4.根據(jù)權(quán)利要求I所述的耗盡型功率半導(dǎo)體器件，其特征在于，所述阱區(qū)橫向延伸至所述柵電極下方的距離為2. 25 u nT4. 75 u m。
5.根據(jù)權(quán)利要求I所述的耗盡型功率半導(dǎo)體器件，其特征在于，所述耗盡型功率半導(dǎo)體器件的閾值電壓Vth的取值范圍為_10V ( Vth ( IOV0
6.根據(jù)權(quán)利要求I所述的耗盡型功率半導(dǎo)體器件，其特征在于，所述耗盡型功率半導(dǎo)體器件為n溝道器件，其閾值電壓Vth的取值范圍為_5V ( Vth ( 0V。
7.根據(jù)權(quán)利要求I所述的耗盡型功率半導(dǎo)體器件，其特征在于，所述耗盡型功率半導(dǎo)體器件為P溝道器件，其閾值電壓Vth的取值范圍為0V ( Vth ( 5V。
8.根據(jù)權(quán)利要求I所述的耗盡型功率半導(dǎo)體器件，其特征在于，所述耗盡型功率半導(dǎo)體器件為VDMOS器件，所述半導(dǎo)體襯底為第一摻雜類型的，所述柵介質(zhì)層和柵電極覆蓋相鄰阱區(qū)之間的外延層，所述柵電極兩側(cè)的阱區(qū)中還形成有第一摻雜類型的源區(qū)。
9.根據(jù)權(quán)利要求7所述的耗盡型功率半導(dǎo)體器件，其特征在于，所述半導(dǎo)體襯底包括核心區(qū)域和位于所述核心區(qū)域周邊的終端區(qū)域，所述終端區(qū)域的外延層中形成有第二摻雜類型的耐壓環(huán)；所述終端區(qū)域的外延層表面上形成有場氧化層；所述耐壓環(huán)上方、相鄰場氧化層之間填充有氧化層；所述場氧化層、氧化層上覆蓋有介質(zhì)層，所述介質(zhì)層中形成有通孔，金屬場板通過該通孔與所述耐壓環(huán)相連。
10.根據(jù)權(quán)利要求8所述的耗盡型功率半導(dǎo)體器件，其特征在于，所述介質(zhì)層中形成有一個或多個串聯(lián)的保護齊納二極管，其陰極與所述柵電極電性連接，其陽極與所述源區(qū)電性連接。
11.根據(jù)權(quán)利要求I所述的耗盡型功率半導(dǎo)體器件，其特征在于，所述耗盡型功率半導(dǎo)體器件為IGBT器件，所述半導(dǎo)體襯底為第一摻雜類型的，所述半導(dǎo)體襯底面還形成有第二摻雜類型的集電區(qū)，所述柵介質(zhì)層和柵電極覆蓋相鄰阱區(qū)之間的外延層，所述柵電極兩側(cè)的阱區(qū)中還形成有第一摻雜類型的發(fā)射區(qū)。
12.根據(jù)權(quán)利要求I所述的耗盡型功率半導(dǎo)體器件，其特征在于，所述耗盡型功率半導(dǎo)體器件為LDMOS器件，所述半導(dǎo)體襯底為第二摻雜類型的，所述阱區(qū)中形成有第一摻雜類型的源區(qū)，所述外延層內(nèi)還形成有與所述阱區(qū)并列的第一摻雜類型的漏區(qū)，所述漏區(qū)和阱區(qū)之間的外延層上還形成有場氧化層，所述柵介質(zhì)層和柵電極覆蓋所述場氧化層和源區(qū)之間的外延層。
13.根據(jù)權(quán)利要求I所述的耗盡型功率半導(dǎo)體器件，其特征在于，所述耗盡型功率半導(dǎo)體器件為LIGBT器件，所述半導(dǎo)體襯底為第二摻雜類型的，所述半導(dǎo)體襯底的上表面形成有第一摻雜類型的埋層，所述外延層位于所述埋層上，所述阱區(qū)中形成有第一摻雜類型的發(fā)射區(qū)，所述外延層中還形成有與所述阱區(qū)并列的第一摻雜類型的集電端阱區(qū)，所述集電端阱區(qū)中形成有第二摻雜類型的集電區(qū)，所述集電區(qū)和阱區(qū)之間的外延層上還形成有場氧化層，所述柵介質(zhì)層和柵電極覆蓋所述場氧化層和發(fā)射區(qū)之間的外延層。
14.一種耗盡型功率半導(dǎo)體器件的制造方法，其特征在于，包括 提供半導(dǎo)體襯底； 在所述半導(dǎo)體襯底上形成第一摻雜類型的外延層； 使用阱區(qū)注入掩膜版對所述外延層進行離子注入，注入的離子類型為與所述第一摻雜類型相反的第二摻雜類型，以在所述外延層中形成第二摻雜類型的阱區(qū)； 對所述外延層進行離子注入，注入的離子類型為第一摻雜類型，以在所述阱區(qū)的表面形成具有第一摻雜類型的反型層； 在所述外延層的表面依次形成柵介質(zhì)層和柵電極層； 使用柵電極刻蝕掩膜版對所述柵電極層進行刻蝕以形成柵電極，所述阱區(qū)注入掩膜版與所述柵電極的刻蝕掩膜版之間具有偏離值b。
15.根據(jù)權(quán)利要求14所述的耗盡型功率半導(dǎo)體器件的制造方法，其特征在于，所述偏離值b的取值范圍為-2 ii m彡b彡5 ii m。
16.根據(jù)權(quán)利要求14所述的耗盡型功率半導(dǎo)體器件的制造方法，其特征在于，所述偏離值b的取值范圍為0 ii m彡b彡I u mo
17.根據(jù)權(quán)利要求14所述的耗盡型功率半導(dǎo)體器件的制造方法，其特征在于，形成所述反型層的離子注入中所采用的掩膜版為有源區(qū)掩膜版。
18.根據(jù)權(quán)利要求14所述的耗盡型功率半導(dǎo)體器件的制造方法，其特征在于，形成所述反型層的離子注入的劑量為lel2飛e13Cnf2。
19.根據(jù)權(quán)利要求14所述的耗盡型功率半導(dǎo)體器件的制造方法，其特征在于，形成所述反型層的離子注入的劑量為5el2 le13Cm_2。
20.根據(jù)權(quán)利要求14所述的耗盡型功率半導(dǎo)體器件的制造方法，其特征在于，形成所述阱區(qū)的離子注入的劑量為5e12 3el4Cm_2。
21.根據(jù)權(quán)利要求14所述的耗盡型功率半導(dǎo)體器件的制造方法，其特征在于，形成所述阱區(qū)的離子注入的劑量為2e13 7el3Cm_2。
22.根據(jù)權(quán)利要求14所述的耗盡型功率半導(dǎo)體器件的制造方法，其特征在于，所述耗盡型功率半導(dǎo)體器件為VDMOS器件，所述半導(dǎo)體襯底為第一摻雜類型的，所述柵介質(zhì)層和柵電極覆蓋相鄰阱區(qū)之間的外延層，所述制造方法還包括對所述柵電極兩側(cè)的阱區(qū)進行離子注入，注入的離子類型為第一摻雜類型，以在所述阱區(qū)中形成源區(qū)。
23.根據(jù)權(quán)利要求14所述的耗盡型功率半導(dǎo)體器件的制造方法，其特征在于，所述耗盡型功率半導(dǎo)體器件為IGBT器件，所述半導(dǎo)體襯底為第一摻雜類型的，所述半導(dǎo)體襯底面還形成有第二摻雜類型的集電區(qū)，所述柵介質(zhì)層和柵電極覆蓋相鄰阱區(qū)之間的外延層，所述制造方法還包括對所述柵電極兩側(cè)的阱區(qū)進行離子注入，注入的離子類型為第一摻雜類型，以在所述阱區(qū)中形成發(fā)射區(qū)。
24.根據(jù)權(quán)利要求14所述的耗盡型功率半導(dǎo)體器件的制造方法，其特征在于，所述耗盡型功率半導(dǎo)體器件為LDMOS器件，所述半導(dǎo)體襯底為第二摻雜類型的，所述制造方法還包括在所述外延層的表面形成場氧化層；對所述外延層進行離子注入，注入離子類型為第一摻雜類型，以在所述阱區(qū)中形成第一摻雜類型的源區(qū)，在所述阱區(qū)外的外延層中形成與所述阱區(qū)并列的第一摻雜類型的漏區(qū)，所述場氧化層位于所述漏區(qū)和阱區(qū)之間，所述柵介質(zhì)層和柵電極覆蓋所述場氧化層和源區(qū)之間的外延層。
25.根據(jù)權(quán)利要求14所述的耗盡型功率半導(dǎo)體器件的制造方法，其特征在于，所述耗盡型功率半導(dǎo)體器件為LIGBT器件，所述半導(dǎo)體襯底為第 二摻雜類型的，所述半導(dǎo)體襯底的上表面形成有第一摻雜類型的埋層，所述外延層位于所述埋層上，所述制造方法還包括在所述外延層的表面形成場氧化層；對所述外延層進行離子注入，以在所述阱區(qū)中形成第一摻雜類型的發(fā)射區(qū)，在所述阱區(qū)外的外延層中形成與所述阱區(qū)并列的第一摻雜類型的集電端阱區(qū)，在所述集電端阱區(qū)中形成第二摻雜類型的集電區(qū)，所述場氧化層位于所述集電區(qū)和阱區(qū)之間，所述柵介質(zhì)層和柵電極覆蓋所述場氧化層和發(fā)射區(qū)之間的外延層。
全文摘要
本發(fā)明提供了一種耗盡型功率半導(dǎo)體器件及其形成方法，所述器件包括半導(dǎo)體襯底；位于所述半導(dǎo)體襯底上的第一摻雜類型的外延層；形成于所述外延層內(nèi)的第二摻雜類型的阱區(qū)，所述第二摻雜類型與所述第一摻雜類型相反，所述阱區(qū)的表面具有第一摻雜類型的反型層；依次位于所述外延層上的柵介質(zhì)層和柵電極，所述阱區(qū)橫向延伸至所述柵電極下方的距離為0.75×Xj+b，其中Xj為所述阱區(qū)的結(jié)深，-2μm≤b≤5μm。本發(fā)明工藝制程簡單、成本低、閾值電壓可控性好。
文檔編號H01L21/265GK102751332SQ201210253510
公開日2012年10月24日 申請日期2012年7月20日 優(yōu)先權(quán)日2012年7月20日
發(fā)明者葉俊, 張邵華, 李敏 申請人:杭州士蘭微電子股份有限公司