專利名稱：一種利用離子注入及定點吸附工藝制備半導體材料的方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導體領(lǐng)域，特別是涉及一種利用離子注入及定點吸附工藝制備半導 體材料的方法。
背景技術(shù)：
根據(jù)國際半導體產(chǎn)業(yè)發(fā)展藍圖(ITRS2009)的規(guī)劃，集成電路已經(jīng)逐步從微電子時代發(fā)展到了微納米電子時代，現(xiàn)有的體硅材料和工藝正接近它們的物理極限，遇到了嚴峻的挑戰(zhàn)。SOI已成為深亞微米的低壓、低功耗集成電路的主流技術(shù)。SOI(Silicon-On-Insulator,絕緣襯底上的娃)技術(shù)是在頂層娃和背襯底之間引入了一層埋氧化層。通過在絕緣體上形成半導體薄膜，SOI材料具有了體硅所無法比擬的優(yōu)點可以實現(xiàn)集成電路中元器件的介質(zhì)隔離，徹底消除了體硅CMOS電路中的寄生閂鎖效應；采用這種材料制成的集成電路還具有寄生電容小、集成密度高、速度快、工藝簡單、短溝道效應小及特別適用于低壓低功耗電路等優(yōu)勢。。從材料角度來說，我們需要從傳統(tǒng)的單晶硅材料拓展到新一代硅基材料。SiGe材料由于其高遷移率和可以作為其他材料的虛擬襯底而受到廣泛關(guān)注，目前制備低缺陷密度、高弛豫度的鍺硅主要采用鍺濃度梯度遞增生長方法。但是通常幾個微米的生長厚度，不但增加了生產(chǎn)成本，而且由于鍺硅較差的熱導性影響器件性能。通過離子注入技術(shù)可以制備高弛豫度、低缺陷密度的SiGe層。一般通過離子注入技術(shù)制備SiGe的工藝是直接在Si襯底上生長SiGe層，然后通過離子注入及退火工藝使所述SiGe層產(chǎn)生應變弛豫。但是，由于離子注入的深度對SiGe的弛豫度有較大的影響，只有在合理的注入深度范圍內(nèi)才能在保證低缺陷密度下得到高弛豫度的SiGe層，故對注入工藝的精度非常高，上述制備方法往往難以實現(xiàn)低缺陷密度、高弛豫度的SiGe的制備，而且也大大的增大了制備的難度和工藝成本。因此，提供一種能降低工藝難度且穩(wěn)定制備低缺陷密度、高弛豫度的SiGe材料的方法實屬必要。

發(fā)明內(nèi)容
鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種利用離子注入及定點吸附工藝制備半導體材料的方法，用于解決現(xiàn)有技術(shù)中通過離子注入工藝制備弛豫SiGe材料工藝不穩(wěn)定而難以實現(xiàn)低缺陷密度、高弛豫度的SiGe的制備的問題。為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種利用離子注入及定點吸附工藝制備半導體材料的方法，至少包括以下步驟I)提供第一 Si襯底，于所述Si襯底表面交替形成SixGei_x層及Si層，形成至少具有一個周期的SixGe1VSi超晶格結(jié)構(gòu)，其中，0 ( x<l ；2)于所述SixGei_x/Si超晶格結(jié)構(gòu)表面形成Si緩沖層，于所述Si緩沖層表面形成應變SizGei_z層，所述應變SizGei_z層的厚度小于其臨界厚度，其中0 < z〈l ;
3)從所述應變SizGel-z層表面將H、He、Si、Ge、C或B離子注入至所述第一 Si襯底中，然后對上述結(jié)構(gòu)進行快速退火，使所述應變SizGe1=層產(chǎn)生弛豫，以獲得弛豫SizGe1=層。作為本發(fā)明的利用離子注入及定點吸附工藝制備半導體材料的方法的一個優(yōu)選方案，所述方法還包括步驟4)提供表面具有氧化層的第二 Si襯底，并鍵合所述氧化層及所述弛豫SizGei_z層；5)去除所述第一 Si襯底、SixGe1VSi超晶格結(jié)構(gòu)及Si緩沖層，以完成絕緣體上弛豫娃鍺材料的制備。在上述方案的步驟5)中，先采用智能剝離技術(shù)從所述第一 Si襯底中剝離所述第一 Si襯底，然后采用選擇性腐蝕法或者化學機械拋光法去除剩余的第一 Si襯底、SixGeh/Si超晶格結(jié)構(gòu)及Si緩沖層，以完成絕緣體上弛豫硅鍺材料的制備。作為本發(fā)明的利用離子注入及定點吸附工藝制備半導體材料的方法的一個優(yōu)選方案，所述方法還包括步驟4)于所述弛豫SizGe1=層表面形成應變Si層，且所述應變Si 層的厚度小于其臨界厚度；5)提供表面具有氧化層的第二 Si襯底，并鍵合所述氧化層及所述應變Si層；6)去除所述第一 Si襯底、SixGei_x/Si超晶格結(jié)構(gòu)、Si緩沖層及弛豫SizGei_z層，以完成絕緣體上應變硅材料的制備。在上述方案的步驟6)中，先采用智能剝離技術(shù)從所述第一 Si襯底中剝離所述第一 Si襯底，然后采用選擇性腐蝕法或者化學機械拋光法去除剩余的第一 Si襯底、SixGeh/Si超晶格結(jié)構(gòu)、Si緩沖層及弛豫SizGei_z層，以完成絕緣體上應變硅材料的制備。在本發(fā)明的利用離子注入及定點吸附工藝制備半導體材料的方法中，所述步驟3)在快速退火過程中，所述SixGei_x/Si超晶格結(jié)構(gòu)吸附注入至所述第一 Si襯底中的H、He、Si、Ge、C或B離子以使所述SixGei_x/Si超晶格結(jié)構(gòu)中形成多個缺陷層，該些缺陷層誘導形成逐漸延伸直所述應變SizGel-z層表面的大量穿透位錯，通過快速退火過，所述應變SizGel-z層中的大量穿透位錯移動并發(fā)生湮滅，最終使所述應變SizGel-z層產(chǎn)生弛豫。在本發(fā)明的利用離子注入及定點吸附工藝制備半導體材料的方法中，所述快速退火的退火溫度為60(Tl00(TC，退火時間為I lOmin。在本發(fā)明的利用離子注入及定點吸附工藝制備半導體材料的方法中，所述超晶格中的SixGei_x層及Si層的厚度均為I 10nm。在本發(fā)明的利用離子注入及定點吸附工藝制備半導體材料的方法中，所述快速退火的退火溫度為60(Tl00(TC，退火時間為I lOmin。如上所述，本發(fā)明的利用離子注入及定點吸附工藝制備半導體材料的方法，具有以下有益效果先在Si襯底上外延至少一個周期的SixGei_x/Si (0 ( X<1)超晶格結(jié)構(gòu)，然后于超晶格上依次形成Si緩沖層及SizGe1=層，接著將H或He等離子注入至Si襯底并進行快速退火處理，使所述超晶格結(jié)構(gòu)吸附上述離子，最終得到低缺陷密度、高弛豫度的SizGei_z層。鍵合另一具有氧化層的Si襯底，并通過智能剝離可以制備低缺陷密度、高弛豫度的SGOI ;在得到的弛豫SizGe1=層上外延小于臨界厚度的應變硅，通過智能剝離的方法可以制備高應變度、低缺陷密度的絕緣體上的應變硅。本發(fā)明通過超晶格吸附離子增加了離子注入制備弛豫SiGe材料的穩(wěn)定性，獲得了低缺陷密度、高弛豫度的SiGe材料，降低了工藝難度，適用于工業(yè)生產(chǎn)。


圖廣圖3顯示為本發(fā)明利用離子注入及定點吸附工藝制備半導體材料的方法實施例I步驟I)所呈現(xiàn)的結(jié)構(gòu)示意圖。5顯示為本發(fā)明利用離子注入及定點吸附工藝制備半導體材料的方法實施例I步驟2)所呈現(xiàn)的結(jié)構(gòu)示意圖。7顯示為本發(fā)明利用離子注入及定點吸附工藝制備半導體材料的方法實施例I步驟3)所呈現(xiàn)的結(jié)構(gòu)示意圖。圖8顯示為本發(fā)明利用離子注入及定點吸附工藝制備半導體材料的方法實施例I步驟4)所呈現(xiàn)的結(jié)構(gòu)示意圖。圖9顯示為本發(fā)明利用離子注入及定點吸附工藝制備半導體材料的方法實施例I 步驟5)所呈現(xiàn)的結(jié)構(gòu)示意圖。圖10 圖16顯示為本發(fā)明利用離子注入及定點吸附工藝制備半導體材料的方法實施例2步驟I) 步驟3)所呈現(xiàn)的結(jié)構(gòu)示意圖。圖17顯示為本發(fā)明利用離子注入及定點吸附工藝制備半導體材料的方法實施例2步驟4)所呈現(xiàn)的結(jié)構(gòu)示意圖。圖18顯示為本發(fā)明利用離子注入及定點吸附工藝制備半導體材料的方法實施例2步驟5)所呈現(xiàn)的結(jié)構(gòu)示意圖。圖19顯示為本發(fā)明利用離子注入及定點吸附工藝制備半導體材料的方法實施例2步驟6)所呈現(xiàn)的結(jié)構(gòu)示意圖。元件標號說明10 第一 Si 襯底11 SixGe1VSi 超晶格結(jié)構(gòu)111 SixGeh 層112 Si 層13 Si 緩沖層14 應變 SizGe1^ 層15 弛豫 SizGe1^ 層16 氧化層17 第二 Si 襯底18 應變 Si 層
具體實施例方式以下通過特定的具體實例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的具體實施方式
加以實施或應用，本說明書中的各項細節(jié)也可以基于不同觀點與應用，在沒有背離本發(fā)明的精神下進行各種修飾或改變。請參閱圖f圖19。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復雜。實施例I如圖f圖9 所示，本實施例提供一種利用離子注入及定點吸附工藝制備半導體材料的方法，至少包括以下步驟如圖廣圖2所示，首先進行步驟1)，提供第一 Si襯底10，于所述Si襯底表面交替形成SixGei_x層111及Si層112，形成至少具有一個周期的SixGei_x/Si超晶格結(jié)構(gòu)11，其中，0 ( x〈l。所述SixGe^層lll、Si層112的厚度均為I ！0nm。在本實施例中，采用化學氣相沉積法于所述第一 Si襯底10表面形成三個周期的SixGei_x/Si，其中，X按照形成的先后次序依次為0.9、0.8、0. 7，所述SixGei_x層111及Si層112的厚度均為8nm。當然，在其的實施例中，所述SixGei_x/Si超晶格結(jié)構(gòu)11的周期數(shù)可以為一個或者多個，各周期SixGei_x中X的取值可以相同或者不同，可以逐漸增大、逐漸減小或者任意排列。所述SixGei_x層111及Si層112的厚度也可以為其它的厚度甚至超出f IOnm的范圍，只要不影響本發(fā)明的實施的任意組合都應該落入本發(fā)明的可實施范圍。如圖:T圖5所示，然后進行步驟2)，于所述SixGei_x/Si超晶格結(jié)構(gòu)11表面形成形成Si緩沖層13，于所述Si緩沖層13表面形成應變SizGe1=層14，所述應變SizGe1=層14的厚度小于其臨界厚度，其中0 < z〈l。本實施例采用化學氣相沉積法于所述SixGei_x/Si超晶格結(jié)構(gòu)11表面形成Si緩沖層13，于所述Si緩沖層13表面形成應變SizGe1=層14，所述應變SizGe1=層14的厚度小于其臨界厚度，0 < z〈l。所述Si緩沖層13的作用是，通過調(diào)節(jié)該Si緩沖層13的厚度，可以調(diào)控因離子注入而吸附在超晶格中的離子對后續(xù)工藝中SizGe1=層14在弛豫過程的作用。需要進一步說明的是，所述SizGe1=層14的厚度為接近各自的臨界厚度以下，一般來說，晶體薄膜只要生長在與其晶格不匹配(晶格常數(shù)或者熱膨脹系數(shù)不同)的襯底上面時，如果保持外延薄膜面內(nèi)晶格參數(shù)與襯底的相同，其中就一定存在應變；隨著生長薄膜厚度的增大，外延薄膜中積累的應力也增大，當達到一定的程度就會在界面處產(chǎn)生失配位錯，從而使得頂層SiGe層產(chǎn)生穿透位錯，使得外延層晶體質(zhì)量惡化。因此，為了保存外延薄膜中的應變，不致因產(chǎn)生位錯而得到釋放，薄膜的厚度就應當小于某一個臨界值，這個臨界值就是臨界厚度。外延薄膜的組分不同，下面的襯底種類不同，薄膜的應變也都將相應有所不同，從而其臨界厚度也就不一樣。材料臨界厚度的確定屬于本領(lǐng)域技術(shù)人員的公知常識，在這不做詳盡的介紹。如圖6 圖7所示，接著進行步驟3)從所述應變SizGe1=層14表面將H、He、Si、Ge、C或B離子注入至所述第一 Si襯底10中，然后對上述結(jié)構(gòu)進行快速退火，使所述應變SizGei_z層14產(chǎn)生應變弛豫，以獲得弛豫SizGei_z層15。根據(jù)器件的結(jié)構(gòu)選擇離子注入的能量和劑量，從所述應變SizGe1=層14表面將H、He、Si、Ge、C或B離子注入至所述第一 Si襯底10中，在本實施例中，注入的離子選擇為H離子。然后對上述結(jié)構(gòu)進行快速退火，所述快速退火的退火溫度為600 1000°C，退火時間為flOmin，在本實施例中，退火溫度為800°C，退火時間為3min，使所述應變SizGei_z層14產(chǎn)生應變弛豫，以獲得弛豫SizGei_z層15。關(guān)于上述過程的具體的原理是，在快速退火過程中，所述SixGei_x/Si超晶格結(jié)構(gòu)11吸附注入至所述第一 Si襯底10中的H、He、Si、Ge、C或B離子形成吸附界面，起始的界面一般位于所述第一 Si襯底10及所述SixGe1^Si超晶格結(jié)構(gòu)11的交界處，所述SixGe^ySi超晶格結(jié)構(gòu)11與所述第一 Si襯底10由于離子的注入以及后續(xù)的快速熱退火產(chǎn)生缺陷層，這些缺陷層誘導產(chǎn)生大量穿透位錯，這些穿透位錯延伸到SizGe1=層直至表面，在退火過程中，由于位錯的移動，兩個矢向相反的穿透位錯結(jié)合相互抵消產(chǎn)生湮滅而達到穿透位錯大量減少的結(jié)果，最終使SizGe1=層14產(chǎn)生應變弛豫，獲得低缺陷密度、高弛豫度的SizGe1=層14。如圖8所示，然后進行步驟4)，提供表面具有氧化層16的第二 Si襯底17，并鍵合所述氧化層16及所述弛豫SizGe1=層15。所述氧化層16為SiO2層，然后采用鍵合技術(shù)鍵合所述SiO2層及所述弛豫SizGe1=層15。如圖9所示，最后進行步驟5)，去除所述第一 Si襯底10、SixGe1VSi超晶格結(jié)構(gòu)11及Si緩沖層13，以完成絕緣體上弛豫硅鍺材料的制備。 先采用智能剝離技術(shù)從所述第一 Si襯底10中剝離所述第一 Si襯底10，然后采用選擇性腐蝕法或者化學機械拋光法去除剩余的第一 Si襯底10、SixGe1VSi超晶格結(jié)構(gòu)11及Si緩沖層13，以完成絕緣體上弛豫硅鍺材料的制備。所述智能剝離技術(shù)的工藝是，先通過H離子注入于所述第一 Si襯底10中形成H離子注入層，然后通過退火工藝使所述H離子注入層中的H離子聚集膨脹形成氣泡，最終使所述第一 Si襯底10剝離。在本實施例中，在所述智能剝離工藝完成后，采用選擇性腐蝕工藝或者化學機械拋光法依次去除剩余的所述第一 Si襯底10、SixGe1VSi超晶格結(jié)構(gòu)11及Si緩沖層13。當然，在其它的實施例中，也可以先采用智能剝離技術(shù)剝離所述第一Si襯底10后采用研磨或拋光技術(shù)去除剩余的所述第一 Si襯底10、SixGe1VSi超晶格結(jié)構(gòu)11及Si緩沖層13。也可以直接采用研磨工藝去除所述的第一 Si襯底10、SixGei_x/Si超晶格結(jié)構(gòu)11及Si緩沖層13，并采用拋光工藝對所述弛豫SizGe1=層15進行拋光處理，以完成絕緣體上弛豫硅鍺材料的制備。實施例2如圖1(T圖19所示，本實施例提供一種利用離子注入及定點吸附工藝制備半導體材料的方法，如圖1(T16所示，其步驟I) 步驟3)如實施例I中的步驟I) 步驟3)，本實施例的后續(xù)步驟為如圖17所示，接著進行步驟4)，于所述弛豫SizGe1=層15表面形成應變Si層18，且所述應變Si層18的厚度小于其臨界厚度。采用化學氣相沉積法形成所述應變Si層18，由于所述弛豫SizGe1=層15具有低缺陷密度，高弛豫度的特點，故在其上生長的Si層具有高應變度且低缺陷密度的特點。如圖18所示，接著進行步驟5)，提供表面具有氧化層16的第二 Si襯底17，并鍵合所述氧化層16及所述應變Si層18。所述氧化層16為SiO2層，然后采用鍵合技術(shù)鍵合所述SiO2層與所述應變Si層18。如圖19所示，最后進行步驟6)，去除所述第一 Si襯底10、SixGei_x/Si超晶格結(jié)構(gòu)11、Si緩沖層13及弛豫SizGeh層15，以完成絕緣體上應變硅材料的制備。具體地，先采用智能剝離技術(shù)從所述第一 Si襯底10中剝離所述第一 Si襯底10，然后采用選擇性腐蝕法或者化學機械拋光法去除剩余的第一 Si襯底10、SixGe1VSi超晶格結(jié)構(gòu)11、Si緩沖層13及弛豫SizGei_z層15，以完成絕緣體上應變硅材料的制備。綜上所述，本發(fā)明的利用離子注入及定點吸附工藝制備半導體材料的方法，先在Si襯底上外延至少一個周期的SixGei_x/Si (0 ( x〈l)超晶格結(jié)構(gòu)，然后于超晶格上依次形成Si緩沖層及SizGe1=層，接著將H或He等離子注入至Si襯底并進行快速退火處理，使所述超晶格結(jié)構(gòu)吸附上述離子，最終得到低缺陷密度、高弛豫度的SizGe1=層。鍵合另一具有氧化層的Si襯底，并通過智能剝離可以制備低缺陷密度、高弛豫度的SGOI ;在得到的弛豫SizGe1=層上外延小于臨界厚度的應變硅，通過智能剝離的方法可以制備高應變度、低缺陷密度的絕緣體上的應變硅。本發(fā)明通過超晶格吸附離子增加了離子注入制備弛豫SiGe材料的穩(wěn)定性，獲得了低缺陷密度、高弛豫度的SiGe材料，降低了工藝難度，適用于工業(yè)生產(chǎn)。所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點而具高度產(chǎn)業(yè)利用價值。
上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術(shù)領(lǐng)域中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應由本發(fā)明的權(quán)利要求所涵蓋。
權(quán)利要求
1.一種利用離子注入及定點吸附工藝制備半導體材料的方法，其特征在于，至少包括以下步驟 1)提供第一Si襯底，于所述Si襯底表面交替形成SixGeh層及Si層，形成至少具有一個周期的SixGeJSi超晶格結(jié)構(gòu)，其中，O ( x<l ； 2)于所述SixGei_x/Si超晶格結(jié)構(gòu)表面形成Si緩沖層，于所述Si緩沖層表面形成應變SizGe1=層，所述應變SizGe1=層的厚度小于其臨界厚度，其中O < z〈l ; 3)從所述應變SizGel-z層表面將H、He、Si、Ge、C或B離子注入至所述第一Si襯底中，然后對上述結(jié)構(gòu)進行快速退火，使所述應變SizGe1=層產(chǎn)生弛豫，以獲得弛豫SizGe1=層。
2.根據(jù)權(quán)利要求I所述的利用離子注入及定點吸附工藝制備半導體材料的方法，其特征在于所述方法還包括步驟 4)提供表面具有氧化層的第二Si襯底，并鍵合所述氧化層及所述弛豫SizGe1=層； 5)去除所述第一Si襯底、SixGe1^Si超晶格結(jié)構(gòu)及Si緩沖層，以完成絕緣體上弛豫硅鍺材料的制備。
3.根據(jù)權(quán)利要求2所述的利用離子注入及定點吸附工藝制備半導體材料的方法，其特征在于所述步驟5)中，先采用智能剝離技術(shù)從所述第一 Si襯底中剝離所述第一 Si襯底，然后采用選擇性腐蝕法或者化學機械拋光法去除剩余的第一 Si襯底、SixGei_x/Si超晶格結(jié)構(gòu)及Si緩沖層，以完成絕緣體上弛豫硅鍺材料的制備。
4.根據(jù)權(quán)利要求I所述的利用離子注入及定點吸附工藝制備半導體材料的方法，其特征在于所述方法還包括步驟 4)于所述弛豫SizGe1=層表面形成應變Si層，且所述應變Si層的厚度小于其臨界厚度； 5)提供表面具有氧化層的第二Si襯底，并鍵合所述氧化層及所述應變Si層； 6)去除所述第一Si襯底、SixGeJSi超晶格結(jié)構(gòu)、Si緩沖層及弛豫SizGei_z層，以完成絕緣體上應變娃材料的制備。
5.根據(jù)權(quán)利要求4所述的利用離子注入及定點吸附工藝制備半導體材料的方法，其特征在于所述步驟6)中，先采用智能剝離技術(shù)從所述第一 Si襯底中剝離所述第一 Si襯底，然后采用選擇性腐蝕法或者化學機械拋光法去除剩余的第一 Si襯底、SixGei_x/Si超晶格結(jié)構(gòu)、Si緩沖層及弛豫SizGe1=層，以完成絕緣體上應變硅材料的制備。
6.根據(jù)權(quán)利要求f5任意一項所述的利用離子注入及定點吸附工藝制備半導體材料的方法，其特征在于所述步驟3)在快速退火過程中，所述SixGei_x/Si超晶格結(jié)構(gòu)吸附注入至所述第一 Si襯底中的H、He、Si、Ge、C或B離子以使所述SixGei_x/Si超晶格結(jié)構(gòu)中形成多個缺陷層，該些缺陷層誘導形成逐漸延伸至所述應變SizGe1=層表面的大量穿透位錯，通過快速退火過程，所述應變SizGe1=層中的大量穿透位錯移動并發(fā)生湮滅，最終使所述應變SizGe1=層產(chǎn)生弛豫。
7.根據(jù)權(quán)利要求f5任意一項所述的利用離子注入及定點吸附工藝制備半導體材料的方法，其特征在于所述快速退火的退火溫度為600 1000°C，退火時間為f lOmin。
8.根據(jù)權(quán)利要求f5任意一項所述的利用離子注入及定點吸附工藝制備半導體材料的方法，其特征在于所述SixGei_x層及Si層的厚度均為f 10nm。
全文摘要
本發(fā)明提供一種利用離子注入及定點吸附工藝制備半導體材料的方法，先在Si襯底上外延至少一個周期的SixGe1-x/Si(0≤x<1)超晶格結(jié)構(gòu)，然后于超晶格結(jié)構(gòu)上依次生長Si緩沖層及SizGe1-z層，接著將H或He等離子注入至Si襯底并進行快速退火處理，使所述超晶格結(jié)構(gòu)吸附上述離子，最終得到低缺陷密度、高弛豫度的SizGe1-z層。與具有氧化層的Si襯底鍵合，并通過智能剝離可以制備低缺陷密度、高弛豫度的SGOI；在得到的弛豫SizGe1-z層上外延小于臨界厚度的應變硅，通過智能剝離的方法可以制備高應變度、低缺陷密度的絕緣體上的應變硅(sSOI)。本發(fā)明通過超晶格吸附離子增加了離子注入制備弛豫SiGe材料的穩(wěn)定性，獲得了低缺陷密度、高弛豫度的SiGe材料，降低了工藝難度，適用于工業(yè)生產(chǎn)。
文檔編號H01L21/324GK102737963SQ20121025401
公開日2012年10月17日 申請日期2012年7月20日 優(yōu)先權(quán)日2012年7月20日
發(fā)明者張苗, 母志強, 狄增峰, 王曦, 薛忠營, 陳達 申請人:中國科學院上海微系統(tǒng)與信息技術(shù)研究所