一種用于晶圓可接受度測試的焊墊的制作方法
【專利摘要】本發(fā)明提供一種用于晶圓可接受度測試的焊墊，其特征在于，所述焊墊由多個金屬線圖案和多個介電材料圖案構(gòu)成，其中，所述多個介電材料圖案中的每一個圖案位于所述多個金屬線圖案中的兩個鄰近的圖案之間；所述多個金屬線圖案的寬度在0.1微米以下；當(dāng)所述測試進(jìn)行時，構(gòu)成所述多個介電材料圖案的介電材料對測試探針的針頭接觸所述焊墊時產(chǎn)生的過驅(qū)動壓力起到緩沖作用。所述多個金屬線圖案由不規(guī)則排列的圖形或者規(guī)則排列的圖形構(gòu)成。根據(jù)本發(fā)明，可以避免WAT測試時產(chǎn)生的缺陷顆粒由劃片區(qū)進(jìn)入芯片區(qū)所造成的圖案橋接短路良率損失。
【專利說明】—種用于晶圓可接受度測試的焊墊
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體器件的測試，具體而言涉及一種用于晶圓可接受度測試(WaferAcceptance Test)的焊墊。
【背景技術(shù)】
[0002]在半導(dǎo)體制程中，為確保晶圓在某個程度上的品質(zhì)與穩(wěn)定性，需要對晶圓進(jìn)行WAT測試。由于對晶圓上的集成電路(IC)進(jìn)行CP (Chip Probe)測試相當(dāng)?shù)睾臅r且具有破壞性，因此，WAT測試的主要目的是通過測試晶片的電性參數(shù)來檢驗晶圓在制造的過程中是否有異常以確保晶圓上的芯片正常，從而避免低良率的出現(xiàn)。WAT測試的另一個重要目的是通過測試晶片的電性參數(shù)來反映生產(chǎn)線上的問題，例如判斷互連金屬是否存在斷線、橋接等方面的問題。對CP測試而言，其所測試的內(nèi)容為集成電路的性能，即使知道出現(xiàn)故障的原因，也很難判斷究竟是半導(dǎo)體制程的哪一個步驟導(dǎo)致所述故障的。而在WAT測試中，可以通過測試晶圓中不同的待測圖案(Test Pattern)來立即反映生產(chǎn)線上哪些或者某一步驟存在問題。
[0003]在CP測試之后，經(jīng)常出現(xiàn)下述情況:芯片中出現(xiàn)性能異常的位置與WAT測試所選取的測試點位是相同的。通過掃描電子顯微鏡的切片結(jié)果發(fā)現(xiàn)，導(dǎo)致上述情況的原因是:在進(jìn)行WAT測試時，出現(xiàn)的缺陷顆粒導(dǎo)致芯片中的待測圖案之間發(fā)生橋接，進(jìn)而造成芯片的失效。
[0004]因此，需要提出一種方法，以解決上述WAT測試之后對CP測試造成影響的問題。
【發(fā)明內(nèi)容】

[0005]針對現(xiàn)有技術(shù)的不足，本發(fā)明提供一種用于晶圓可接受度測試的焊墊，其特征在于，所述焊墊由多個金屬線圖案和多個介電材料圖案構(gòu)成，其中，所述多個介電材料圖案中的每一個圖案位于所述多個金屬線圖案中的兩個鄰近的圖案之間；所述多個金屬線圖案的寬度在0.1微米以下；當(dāng)所述測試進(jìn)行時，構(gòu)成所述多個介電材料圖案的介電材料對測試探針的針頭接觸所述焊墊時產(chǎn)生的過驅(qū)動壓力起到緩沖作用。
[0006]進(jìn)一步，所述多個金屬線圖案由不規(guī)則排列的圖形構(gòu)成。
[0007]進(jìn)一步，所述圖形為閉合的矩形或者圓環(huán)。
[0008]進(jìn)一步，所述多個金屬線圖案由規(guī)則排列的圖形構(gòu)成。
[0009]進(jìn)一步，所述圖形呈點狀分布。
[0010]進(jìn)一步，所述圖形呈縱橫交叉的格柵狀分布。
[0011]進(jìn)一步，所述多個金屬線圖案的材料包括銅或鋁。
[0012]進(jìn)一步，所述多個介電材料圖案的材料包括等離子增強(qiáng)正硅酸乙酯、含氮的碳化硅、碳氧化硅、摻氟的硅酸鹽玻璃、摻磷的硅酸鹽玻璃或者氮化硅。
[0013]進(jìn)一步，所述焊墊位于所述晶圓中的任一待測圖案的兩端。
[0014]根據(jù)本發(fā)明，可以避免WAT測試時產(chǎn)生的缺陷顆粒由劃片區(qū)進(jìn)入芯片區(qū)所造成的圖案橋接短路良率損失。
【專利附圖】

【附圖說明】
[0015]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。
[0016]附圖中:
[0017]圖1為選取晶圓中的圖案進(jìn)行WAT測試的示意性簡圖；
[0018]圖2為WAT測試時產(chǎn)生的缺陷顆粒導(dǎo)致晶圓中的芯片上的圖案發(fā)生橋接的示意性簡圖；
[0019]圖3為本發(fā)明提出的用于WAT測試的焊墊的示意性簡圖。
【具體實施方式】
[0020]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細(xì)節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0021]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便闡釋本發(fā)明提出的用于WAT測試的焊墊。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實施方式。
[0022]應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0023]晶圓可接受度測試(Wafer Acceptance Test)是在CP良率測試之前進(jìn)行的芯片電性參數(shù)測試，以判斷芯片器件及互連等電性參數(shù)是否在允收的范圍內(nèi)。WAT測試分為FinalWAT和Inter-metal WAT，前者是在所有制程結(jié)束之后進(jìn)行的，后者是在完成一部分制程之后實施的，例如，對于大馬士革工藝而言，是在研磨互連金屬之后進(jìn)行Inter-metal WAT測試的，對于非大馬士革工藝而言，是在蝕刻互連金屬之后進(jìn)行Inter-metal WAT測試的。實施WAT測試的目的是及時發(fā)現(xiàn)制程是否存在異常情況。
[0024]在對晶圓中的芯片實施CP測試之后，經(jīng)常會發(fā)現(xiàn)芯片出現(xiàn)性能異常的點位(晶圓中良率不好的點位)的分布具有一定的規(guī)律，即上述點位的分布與實施Inter-metal WAT測試時選取的測試點位的分布是相符的。
[0025]下面結(jié)合圖1和圖2來闡述出現(xiàn)上述情況的原因:
[0026]如圖1所述，在實施WAT測試時，在晶圓100中的待測圖案101的兩端分別有一個用于實施所述測試的焊墊102。如果晶圓100中需要進(jìn)行WAT測試的待測圖案101有N個，則需要用于實施所述測試的焊墊102N+1個。
[0027]如圖2所述，當(dāng)開始實施WAT測試時，測試探針接觸所述焊墊102的表面，為了保證所述探針的針頭與所述焊墊102的表面有良好的接觸，在二者之間會產(chǎn)生一過驅(qū)動壓力(Overdrive Force)。在所述過驅(qū)動壓力的作用下,所述探針的針頭會破壞所述焊墊102的表面，從而產(chǎn)生粒徑在10微米以上的缺陷顆粒，所述缺陷顆粒的典型形狀為圓片狀或者長棒狀。所述測試結(jié)束之后，在對所述焊墊102進(jìn)行表面處理的過程中，由于所述缺陷顆粒的粒徑較大，實施所述表面處理所采用的氣流(例如氮?dú)?或者清洗液(例如去離子水)很難將所述缺陷顆粒完全帶走，從而導(dǎo)致部分所述缺陷顆粒進(jìn)入所述晶圓100中的芯片。如果所述缺陷顆粒落入所述芯片中的兩個待測圖案101之間，則會導(dǎo)致橋接現(xiàn)象的出現(xiàn)，即造成所述芯片的電路發(fā)生短路，進(jìn)而造成芯片的失效，即導(dǎo)致隨后進(jìn)行的CP測試的良率的下降。
[0028]為了避免上述情況的發(fā)生，本發(fā)明提出一種用于WAT測試的襯墊。
[0029]下面結(jié)合圖3來詳細(xì)描述本發(fā)明所提出的用于WAT測試的襯墊:
[0030]如圖3所述，在對晶圓100中的待測圖案101實施WAT測試時，位于所述待測圖案101兩端的焊墊102由多個金屬線圖案和多個介電材料圖案構(gòu)成，其中，所述多個介電材料圖案中的每一個圖案位于用黑色標(biāo)示的所述多個金屬線圖案中的鄰近的兩個圖案之間，所述多個金屬線圖案可以由規(guī)則排列的圖形構(gòu)成，也可以由不規(guī)則排列的圖形構(gòu)成。在本實施例中，對于圖案103和圖案104而言，其中用黑色標(biāo)示的所述多個金屬線圖案由不規(guī)則排列的圖形構(gòu)成，所述圖形為閉合的矩形或者圓環(huán)；對于圖案105和圖案106而言，其中用黑色標(biāo)示的所述多個金屬線圖案由規(guī)則排列的圖形構(gòu)成，所述圖形呈點狀分布或者呈縱橫交叉的格柵狀分布。在本實施例中，如圖3所示，只例舉了構(gòu)成所述焊墊102的四種圖案，本領(lǐng)域技術(shù)人員可以知曉的是，可以根據(jù)器件設(shè)計的需要采用其它圖案構(gòu)成所述焊墊102，這些變型均應(yīng)落入本發(fā)明所要保護(hù)的范圍之內(nèi)。不論所述焊墊102由何種圖案構(gòu)成，所述圖案中的所述多個金屬線圖案的寬度遵循器件的設(shè)計規(guī)則，所述寬度在0.1微米以下。所述多個金屬線圖案的材料包括銅、鋁等金屬材料。所述多個介電材料圖案的材料包括等離子增強(qiáng)正硅酸乙酯(PETEOS )、含氮的碳化硅(NDC)、碳氧化硅(BD )、摻氟的硅酸鹽玻璃(FSG)、摻磷的硅酸鹽玻璃(PSG)、氮化硅(SiN)等。
[0031]在實施WAT測試時，所述多個介電材料圖案可以對測試探針的針頭接觸所述焊墊102時產(chǎn)生的過驅(qū)動壓力起到緩沖作用，即使產(chǎn)生了缺陷顆粒，所述缺陷顆粒的粒徑也在
0.1微米以下，所述測試結(jié)束之后進(jìn)行的表面處理可以完全去除這些缺陷顆粒，由此，所述晶圓100中的芯片不會受到所述缺陷顆粒的影響，測試芯片電路性能的CP測試也可以正常進(jìn)行。
[0032]本發(fā)明已經(jīng)通過上述實施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。
【權(quán)利要求】
1.一種用于晶圓可接受度測試的焊墊，其特征在于，所述焊墊由多個金屬線圖案和多個介電材料圖案構(gòu)成，其中，所述多個介電材料圖案中的每一個圖案位于所述多個金屬線圖案中的兩個鄰近的圖案之間；所述多個金屬線圖案的寬度在0.1微米以下；當(dāng)所述測試進(jìn)行時，構(gòu)成所述多個介電材料圖案的介電材料對測試探針的針頭接觸所述焊墊時產(chǎn)生的過驅(qū)動壓力起到緩沖作用。
2.根據(jù)權(quán)利要求1所述的焊墊，其特征在于，所述多個金屬線圖案由不規(guī)則排列的圖形構(gòu)成。
3.根據(jù)權(quán)利要求2所述的焊墊，其特征在于，所述圖形為閉合的矩形或者圓環(huán)。
4.根據(jù)權(quán)利要求1所述的焊墊，其特征在于，所述多個金屬線圖案由規(guī)則排列的圖形構(gòu)成。
5.根據(jù)權(quán)利要求4所述的焊墊，其特征在于，所述圖形呈點狀分布。
6.根據(jù)權(quán)利要求4所述的焊墊，其特征在于，所述圖形呈縱橫交叉的格柵狀分布。
7.根據(jù)權(quán)利要求1所述的焊墊，其特征在于，所述多個金屬線圖案的材料包括銅或鋁。
8.根據(jù)權(quán)利要求1所述的焊墊，其特征在于，所述多個介電材料圖案的材料包括等離子增強(qiáng)正硅酸乙酯、含氮的碳化硅、碳氧化硅、摻氟的硅酸鹽玻璃、摻磷的硅酸鹽玻璃或者氮化硅。
9.根據(jù)權(quán)利要求1所述的焊墊，其特征在于，所述焊墊位于所述晶圓中的任一待測圖案的兩端。
【文檔編號】H01L21/66GK103579033SQ201210261931
【公開日】2014年2月12日 申請日期:2012年7月26日 優(yōu)先權(quán)日:2012年7月26日
【發(fā)明者】李志國 申請人:中芯國際集成電路制造(上海)有限公司