具有自對準(zhǔn)接觸孔與硅化物的器件及其制造方法
【專利摘要】本申請公開了一種具有自對準(zhǔn)接觸孔與硅化物的器件，自對準(zhǔn)接觸孔的底部直接與硅接觸，常規(guī)接觸孔底部直接與硅化物接觸。其制造方法為：在硅片上劃分出采用自對準(zhǔn)接觸孔刻蝕工藝的第一區(qū)域和不采用自對準(zhǔn)接觸孔刻蝕工藝的第二區(qū)域。在硅片上淀積用于形成硅化物的金屬之前，先在第一區(qū)域之上完整覆蓋介質(zhì)保護(hù)層。然后形成硅化物。接著去除殘留的金屬、以及第一區(qū)域的介質(zhì)保護(hù)層。最后淀積金屬前介質(zhì)，并在第一區(qū)域以自對準(zhǔn)刻蝕工藝、在第二區(qū)域以常規(guī)刻蝕工藝分別形成接觸孔。本申請兼顧了自對準(zhǔn)接觸孔與硅化物兩者的優(yōu)勢，又避免了兩者所各自存在的缺陷。
【專利說明】具有自對準(zhǔn)接觸孔與硅化物的器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本申請涉及一種半導(dǎo)體制造工藝，特別是涉及一種自對準(zhǔn)接觸孔刻蝕(selfaligned contact etch)與娃化物(silicide)的集成制造工藝。
【背景技術(shù)】
[0002]半導(dǎo)體制造工藝中，前道工序(Front-End-Of-Line, FE0L)通常指元器件(device)的制造工藝，后道工序(Back-End-Of-Line，BEOL)通常指金屬互連工藝。
[0003]后道工序是在已形成元器件的半導(dǎo)體材料上進(jìn)行多層金屬的布線。在已形成器件結(jié)構(gòu)的硅片上先淀積金屬前介質(zhì)(PMD，也稱ILD-1、第一層層間介質(zhì))，再在其中刻蝕出通孔(也稱接觸孔)，接著在通孔中形成金屬電極連接下方的半導(dǎo)體材料和上方的金屬布線。
[0004]請參閱圖1a和圖lb，襯底10中具有隔離結(jié)構(gòu)11，兩個(gè)隔離結(jié)構(gòu)11之間的襯底10定義為有源區(qū)。有源區(qū)之上具有柵極12a，其頂部具有介質(zhì)13a，其兩側(cè)具有介質(zhì)14a。在襯底10、隔離結(jié)構(gòu)11、柵極頂部介質(zhì)13a和柵極側(cè)墻介質(zhì)14a之上具有金屬前介質(zhì)17，其中具有底部在有源區(qū)的硅表面的接觸孔18。為簡化描述，柵氧化層、LDD (輕摻雜漏注入)區(qū)、源漏注入?yún)^(qū)等常規(guī)結(jié)構(gòu)均省略不表。
[0005]其中，接觸孔18的刻蝕有兩種工藝。第一種是常規(guī)刻蝕工藝，如圖1a所示。先以光刻膠20形成光刻圖形，再以光刻膠圖形作為掩蔽層對金屬前介質(zhì)17進(jìn)行刻蝕，從而形成接觸孔18。第二種是自對準(zhǔn)刻蝕工藝，如圖1b所示。柵極頂部介質(zhì)13a和柵極側(cè)墻介質(zhì)14a均為氮化硅，金屬前介質(zhì)17為氧化硅，采用對氧化硅和氮化硅具有高選擇比的刻蝕工藝對金屬前介質(zhì)17進(jìn)行刻蝕，從而形成接觸孔18。
[0006]常規(guī)刻蝕工藝可以使接觸孔18的位置精準(zhǔn)，并且對柵極頂部介質(zhì)13a、柵極側(cè)墻介質(zhì)14a、金屬前介質(zhì)17在材料選擇上沒有限定。此外柵極頂部介質(zhì)13a這一結(jié)構(gòu)也可省略掉。
[0007]自對準(zhǔn)刻蝕工藝所形成的接觸孔18稱為自對準(zhǔn)接觸孔，其位置沒有常規(guī)刻蝕工藝那么精準(zhǔn)，但即使位置偏差，接觸孔18的底部也只會(huì)落在柵極頂部介質(zhì)13a、柵極側(cè)墻介質(zhì)14a或隔離結(jié)構(gòu)11之上，對半導(dǎo)體器件的性能沒有影響。其對柵極頂部介質(zhì)13a、柵極側(cè)墻介質(zhì)14a、金屬前介質(zhì)17在材料選擇上具有限定。由于自對準(zhǔn)刻蝕工藝比常規(guī)刻蝕工藝更能減小接觸孔18與柵極12a之間的距離，從而有助于減小器件面積，因而得到了廣泛應(yīng)用。
[0008]硅化物是難熔金屬與硅在高溫下反應(yīng)形成的金屬化合物，可用于降低接觸電阻、提高器件和芯片的速度。硅化物通常形成在有源區(qū)暴露的硅表面、多晶硅柵極暴露的頂部。硅化物與自對準(zhǔn)接觸孔刻蝕工藝無法共存，這是由于自對準(zhǔn)接觸孔的底部可能會(huì)落在柵極側(cè)墻介質(zhì)上，而該柵極側(cè)墻介質(zhì)的寬度可能會(huì)在刻蝕過程中變薄。如果兩者共存，則可能會(huì)導(dǎo)致柵極頂部的硅化物與有源區(qū)之上的通孔電極之間產(chǎn)生漏電。
[0009]目前的半導(dǎo)體制造中，如果硅片完全不采用自對準(zhǔn)接觸孔刻蝕工藝，那么通常在整個(gè)硅片表面暴露的硅材料上均形成硅化物。如果硅片有任何區(qū)域采用自對準(zhǔn)接觸孔刻蝕工藝，則為避免漏電，整個(gè)硅片表面都不形成硅化物。這使得接觸孔電極與其下方的半導(dǎo)體的接觸電阻無法降低，芯片的速度的提升受到限制。

【發(fā)明內(nèi)容】

[0010]本申請所要解決的技術(shù)問題是提供一種具有自對準(zhǔn)接觸孔與硅化物的器件，既發(fā)揮自對準(zhǔn)接觸孔刻蝕可以減小器件面積的優(yōu)勢，又發(fā)揮硅化物可以降低接觸電阻的優(yōu)勢。為此，本申請還要提供自對準(zhǔn)接觸孔刻蝕工藝與硅化物制造工藝的集成制造方法。
[0011 ] 為解決上述技術(shù)問題，本申請具有自對準(zhǔn)接觸孔與硅化物的器件為:以自對準(zhǔn)刻蝕工藝所形成的自對準(zhǔn)接觸孔的底部直接與硅接觸，以常規(guī)刻蝕工藝所形成的接觸孔底部直接與硅化物接觸，并通過所述硅化物與硅接觸。
[0012]本申請自對準(zhǔn)接觸孔刻蝕與硅化物的集成制造方法為:
[0013]首先在硅片上劃分出采用自對準(zhǔn)接觸孔刻蝕工藝的第一區(qū)域和不采用自對準(zhǔn)接觸孔刻蝕工藝的第二區(qū)域；
[0014]其次在硅片上淀積用于形成硅化物的金屬之前，先在第一區(qū)域之上完整覆蓋介質(zhì)保護(hù)層；
[0015]然后在整個(gè)硅片上或僅在第二區(qū)域上淀積用于形成硅化物的金屬；
[0016]接著進(jìn)行高溫退火工藝，使得第二區(qū)域中暴露的硅與金屬反應(yīng)形成硅化物；
[0017]接著去除整個(gè)硅片上殘留的用于形成硅化物的金屬、以及第一區(qū)域的介質(zhì)保護(hù)層；
[0018]最后淀積金屬前介質(zhì)，并在第一區(qū)域以自對準(zhǔn)刻蝕工藝、在第二區(qū)域以常規(guī)刻蝕工藝分別形成接觸孔。
[0019]本申請具有自對準(zhǔn)接觸孔與硅化物的器件及其制造方法，兼顧了自對準(zhǔn)接觸孔與硅化物兩者的優(yōu)勢，又避免了兩者所各自存在的缺陷。為使器件面積盡可能小，采用自對準(zhǔn)接觸孔刻蝕工藝；又為避免漏電，自對準(zhǔn)接觸孔的底部沒有硅化物，直接與硅接觸。為使器件速度盡可能快，采用硅化物工藝；又為避免漏電，硅化物上方的接觸孔采用常規(guī)刻蝕工藝。
【專利附圖】

【附圖說明】
[0020]圖1a是非自對準(zhǔn)接觸孔刻蝕工藝的示意圖；
[0021]圖1b是自對準(zhǔn)接觸孔刻蝕工藝的示意圖；
[0022]圖2是本申請自對準(zhǔn)接觸孔刻蝕和硅化物的集成制造方法的流程圖；
[0023]圖3a?圖3f是eFlash器件采用本申請自對準(zhǔn)接觸孔刻蝕和硅化物的集成制造方法的各步驟示意圖；
[0024]圖4是eFlash器件的自對準(zhǔn)接觸孔與硅化物共存的示意圖。
[0025]圖中附圖標(biāo)記說明:
[0026]10為襯底；11為隔離結(jié)構(gòu)；12為多晶硅；12a為多晶硅柵極；13第一介質(zhì)(柵極頂部介質(zhì)材料)；13a為柵極頂部介質(zhì)；14為第二介質(zhì)(柵極側(cè)墻介質(zhì)材料)；14a為柵極側(cè)墻介質(zhì)；15為第三介質(zhì)(金屬阻擋材料);16為娃化物；17為金屬前介質(zhì)(第一層層間介質(zhì));18為接觸孔；18a為接觸孔電極；20為光刻膠?！揪唧w實(shí)施方式】
[0027]請參閱圖2，本申請自對準(zhǔn)接觸孔刻蝕和硅化物的集成制造方法為:
[0028]首先，在硅片上劃分出采用自對準(zhǔn)接觸孔刻蝕工藝的第一區(qū)域和不采用自對準(zhǔn)接觸孔刻蝕工藝的第二區(qū)域。一塊硅片(wafer)上具有多塊芯片(cell)，實(shí)際上是對每塊芯片都劃分出第一區(qū)域和第二區(qū)域。優(yōu)選地，第一區(qū)域和第二區(qū)域的邊界均為隔離結(jié)構(gòu)。
[0029]其次，在硅片上淀積用于形成硅化物的金屬之前，先在第一區(qū)域之上完整覆蓋介質(zhì)保護(hù)層。
[0030]然后，在整個(gè)硅片上或僅在第二區(qū)域上淀積用于形成硅化物的金屬，例如鈷(Co)、鑰(Mo)、鎳(Ni)、鉬(Pt)、鉈(Ta)、鈦(Ti)、鎢(W)等。
[0031]接著，進(jìn)行高溫退火工藝，使得第二區(qū)域中暴露的硅與金屬反應(yīng)形成硅化物。第二區(qū)域中除暴露的硅之外的部分(通常為介質(zhì)材料)不與金屬發(fā)生反應(yīng)。第一區(qū)域由于被完整覆蓋介質(zhì)保護(hù)層，也不與金屬發(fā)生反應(yīng)。
[0032]接著，去除整個(gè)硅片上殘留的用于形成硅化物的金屬、以及第一區(qū)域的介質(zhì)保護(hù)層。
[0033]接著，淀積金屬前介質(zhì)，并在第一區(qū)域以自對準(zhǔn)刻蝕工藝形成自對準(zhǔn)接觸孔，在第二區(qū)域以常規(guī)刻蝕工藝(光刻和刻蝕)形成接觸孔。第一區(qū)域中的接觸孔底部為硅。第二區(qū)域中的接觸孔底部為硅化物。
[0034]最后，在這些接觸孔中填充金屬形成接觸孔電極，例如采用鎢塞工藝。
[0035]傳統(tǒng)的半導(dǎo)體制造工藝中，即使硅片上有很小的一塊區(qū)域采用自對準(zhǔn)接觸孔刻蝕工藝，也使得整個(gè)硅片的全部區(qū)域都不能采用硅化物工藝，這使得接觸孔電極與下方的硅的接觸電阻較大，從而限制了器件的速度。
[0036]本申請創(chuàng)新地將整個(gè)硅片根據(jù)是否采用自對準(zhǔn)接觸孔刻蝕工藝進(jìn)行分區(qū)。對于第一區(qū)域，為確保不產(chǎn)生漏電，而不采用硅化物工藝。對第二區(qū)域，則全部采用硅化物工藝。這使得整個(gè)硅片既避免了漏電風(fēng)險(xiǎn)，又能最大限度地減小接觸孔電極與下方的硅的接觸電阻，從而最大限度地提升器件速度。
[0037]自對準(zhǔn)接觸孔刻蝕工藝的優(yōu)勢是其可以幫助節(jié)省器件面積。但是在一塊芯片里，并不是所有區(qū)域都需要運(yùn)用最小的設(shè)計(jì)規(guī)則。請參閱圖4,以eFlash (Embedded Flash,嵌入式閃存)器件為例，只有Flash區(qū)域需要運(yùn)用最小設(shè)計(jì)規(guī)則，優(yōu)選采用自對準(zhǔn)接觸孔刻蝕工藝。而外圍區(qū)域只需要運(yùn)用通常的設(shè)計(jì)規(guī)則即可，可采用自對準(zhǔn)接觸孔刻蝕工藝，也可采用常規(guī)接觸孔刻蝕工藝。此外，外圍電路的電阻一電容延遲(RC delay)效應(yīng)是影響半導(dǎo)體器件速度的主要因素之一。因此在外圍區(qū)域采用硅化物工藝可以減小接觸孔電極的接觸電阻，并降低外圍電路的RC delay效應(yīng)。
[0038]下面就以eFlash器件為例，介紹其采用本申請所述的自對準(zhǔn)接觸孔刻蝕工藝與硅化物的集成制造方法。為簡化描述，柵氧化層、LDD區(qū)、源漏注入?yún)^(qū)等常規(guī)結(jié)構(gòu)均省略不表。
[0039]第I步，請參閱圖3a，先在半導(dǎo)體襯底10靠近表面處以局部氧化(LOCOS)工藝或淺槽隔離(STI)工藝形成介質(zhì)材料的隔離結(jié)構(gòu)11，再在襯底10上淀積柵極材料12和第一介質(zhì)13。所述襯底10例如為硅；隔離結(jié)構(gòu)11可以是氧化硅、氮化硅、氮氧化硅或其結(jié)合；柵極材料12優(yōu)選為多晶娃；第一介質(zhì)13優(yōu)選為氮化娃。
[0040]第2步，請參閱圖3b，在硅片上(更具體地是在每塊eFlash器件芯片的制造區(qū)域內(nèi))劃分出第一區(qū)域和第二區(qū)域，劃分標(biāo)準(zhǔn)為是否采用自對準(zhǔn)接觸孔刻蝕工藝。由于采用自對準(zhǔn)接觸孔刻蝕工藝主要為了減小器件尺寸，因此劃分標(biāo)準(zhǔn)實(shí)際上為是否需要取得最小的特征尺寸。如需采用自對準(zhǔn)接觸孔刻蝕工藝，即需要取得最小的特征尺寸，則屬于第一區(qū)域；否則就屬于第二區(qū)域。對eFlash器件而言，F(xiàn)lash區(qū)域?yàn)榈谝粎^(qū)域，外圍區(qū)域?yàn)榈诙^(qū)域，各區(qū)域的邊界均為隔離結(jié)構(gòu)11。
[0041]采用光刻和刻蝕工藝，對第一區(qū)域僅保留柵極位置的第一介質(zhì)13作為柵極頂部阻擋層13a。對第二區(qū)域，可以完全去除第一介質(zhì)13。這是由于第一介質(zhì)13就是用于自對準(zhǔn)接觸孔刻蝕工藝而設(shè)計(jì)的，第二區(qū)域既然不采用該工藝，當(dāng)然可全部取出第一介質(zhì)13?？蛇x地，也可對第二區(qū)域僅保留柵極位置的第一介質(zhì)13作為柵極頂部阻擋層13a。
[0042]第3步，請參閱圖3c，采用光刻和刻蝕工藝，對硅片上的柵極材料12進(jìn)行刻蝕以形成柵極12a。其中第一區(qū)域的刻蝕也可采用自對準(zhǔn)刻蝕工藝，由柵極頂部阻擋層13a作為自對準(zhǔn)刻蝕的掩蔽層。
[0043]第4步，請參閱圖3d，在硅片上淀積第二介質(zhì)14并對其進(jìn)行反刻，從而在各凸起結(jié)構(gòu)的兩側(cè)形成側(cè)墻14a。第二介質(zhì)14優(yōu)選為氮化硅。柵極12頂部的第一介質(zhì)13a和兩側(cè)的第二介質(zhì)14a由于為同種材料而成為一體。
[0044]第5步，請參閱圖3e，在硅片上淀積第三介質(zhì)15，并采用光刻和刻蝕工藝完全去除第二區(qū)域中的第三介質(zhì)15。第一區(qū)域中的第三介質(zhì)15被保留下來，作為金屬阻擋層。第三介質(zhì)15優(yōu)選為氧化硅，也可以是氮化硅、氮氧化硅等。
[0045]第6步，請參閱圖3f，在硅片上淀積用于形成硅化物的金屬。接著進(jìn)行高溫退火工藝，例如快速熱退火(RTA)工藝。在硅片上暴露出硅的區(qū)域一第二區(qū)域中暴露在外的硅襯底10和多晶硅柵極12a暴露在外的頂部，金屬與硅進(jìn)行反應(yīng)形成硅化物16。第二區(qū)域中未暴露硅的區(qū)域，以及整個(gè)第一區(qū)域由于沒有暴露的硅，因而所淀積的金屬不參與反應(yīng)。隨后采用濕法腐蝕工藝去除掉未參與反應(yīng)的金屬和第一區(qū)域中的第三介質(zhì)15，濕法腐蝕工藝通過對藥液的選擇可實(shí)現(xiàn)較高的選擇比。
[0046]通過以上步驟，成功地實(shí)現(xiàn)了在eFlash器件中自對準(zhǔn)接觸孔刻蝕工藝和硅化物的集成與兼容。
[0047]第7步，請參閱圖4，在硅片上淀積金屬前介質(zhì)17，并在第一區(qū)域采用自對準(zhǔn)接觸孔刻蝕工藝形成接觸孔18a，其底部為硅10，也可能部分落在柵極側(cè)墻介質(zhì)14a、隔離結(jié)構(gòu)11上。在第二區(qū)域采用常規(guī)刻蝕工藝形成接觸孔18a，其底部為硅化物16。接著在接觸孔18a中填充金屬形成接觸孔電極18，例如采用鎢塞工藝。第一區(qū)域中的接觸孔電極18，為防止漏電，其底部沒有硅化物。第二區(qū)域中的接觸孔電極18，為減小接觸電阻，其底部具有硅化物。
[0048]以上僅為本申請的優(yōu)選實(shí)施例，并不用于限定本申請。對于本領(lǐng)域的技術(shù)人員來說，本申請可以有各種更改和變化。凡在本申請的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本申請的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種具有自對準(zhǔn)接觸孔與硅化物的器件，其特征是，所述半導(dǎo)體器件中，以自對準(zhǔn)接觸孔刻蝕工藝所形成的自對準(zhǔn)接觸孔的底部直接與硅接觸；以常規(guī)接觸孔刻蝕工藝所形成的接觸孔底部直接與硅化物接觸，并通過所述硅化物與硅接觸。
2.一種自對準(zhǔn)接觸孔刻蝕與硅化物的集成制造方法，其特征是， 首先在硅片上劃分出采用自對準(zhǔn)接觸孔刻蝕工藝的第一區(qū)域和不采用自對準(zhǔn)接觸孔刻蝕工藝的第二區(qū)域； 其次在硅片上淀積用于形成硅化物的金屬之前，先在第一區(qū)域之上完整覆蓋介質(zhì)保護(hù)層； 然后在整個(gè)硅片上或僅在第二區(qū)域上淀積用于形成硅化物的金屬； 接著進(jìn)行高溫退火工藝，使得第二區(qū)域中暴露的硅與金屬反應(yīng)形成硅化物； 接著去除整個(gè)硅片上殘留的用于形成硅化物的金屬、以及第一區(qū)域的介質(zhì)保護(hù)層；最后淀積金屬前介質(zhì)，并在第一區(qū)域以自對準(zhǔn)刻蝕工藝、在第二區(qū)域以常規(guī)刻蝕工藝分別形成接觸孔。
3.根據(jù)權(quán)利要求2所述的自對準(zhǔn)接觸孔刻蝕與硅化物的集成制造方法，其特征是，所述第一區(qū)域的第二區(qū)域的邊界均為隔離結(jié)構(gòu)。
4.根據(jù)權(quán)利要求2所述的自對準(zhǔn)接觸孔刻蝕與硅化物的集成制造方法，其特征是，所述介質(zhì)保護(hù)層為氧化硅、氮化硅、氮氧化硅或其任意組合。
5.根據(jù)權(quán)利要求2所述的自對準(zhǔn)接觸孔刻蝕與硅化物的集成制造方法，其特征是，所述用于形成硅化物的金屬包括鈷、鑰、鎳、鉬、鉈、鈦、鎢。
6.根據(jù)權(quán)利要求2所述的自對準(zhǔn)接觸孔刻蝕與硅化物的集成制造方法，其特征是，所述高溫退火工藝包括快速熱退火工藝。
7.根據(jù)權(quán)利要求2所述的自對準(zhǔn)接觸孔刻蝕與硅化物的集成制造方法，其特征是，所述去除金屬及介質(zhì)保護(hù)層的工藝為濕法腐蝕。
【文檔編號(hào)】H01L21/28GK103579312SQ201210262516
【公開日】2014年2月12日 申請日期:2012年7月27日 優(yōu)先權(quán)日:2012年7月27日
【發(fā)明者】譚穎 申請人:上海華虹Nec電子有限公司