半導(dǎo)體結(jié)構(gòu)及其制造方法與操作方法
【專利摘要】本發(fā)明公開了一種半導(dǎo)體結(jié)構(gòu)及其制造方法與操作方法。半導(dǎo)體結(jié)構(gòu)包括一襯底、一主體結(jié)構(gòu)、一第一介電層、一第一條狀導(dǎo)電塊和一第二條狀導(dǎo)電塊、一第二介電層以及一導(dǎo)電結(jié)構(gòu)。主體結(jié)構(gòu)形成于襯底上，第一介電層形成于襯底上并圍繞主體結(jié)構(gòu)的兩側(cè)壁和頂部。第一條狀導(dǎo)電塊和第二條狀導(dǎo)電塊分別形成于第一介電層的兩側(cè)壁上。第二介電層形成于第一介電層、第一條狀導(dǎo)電塊及第二條狀導(dǎo)電塊上，導(dǎo)電結(jié)構(gòu)形成于第二介電層上。
【專利說明】半導(dǎo)體結(jié)構(gòu)及其制造方法與操作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種半導(dǎo)體結(jié)構(gòu)及其制造方法與操作方法，且特別是有關(guān)于一種用于存儲裝置的半導(dǎo)體結(jié)構(gòu)及其制造方法與操作方法。
【背景技術(shù)】
[0002]近年來半導(dǎo)體元件的結(jié)構(gòu)不斷地改變，且元件的存儲器儲存容量也不斷增加。存儲裝置是使用于許多產(chǎn)品之中，例如MP3播放器、數(shù)字相機、計算機檔案等等的儲存元件中。隨著應(yīng)用的增加，對于存儲裝置的需求也趨向較小的尺寸、較大的存儲容量。然而，隨著存儲裝置的尺寸減小，容易造成電子儲存空間減小，以及存儲單元的可靠性降低。
[0003]因此，設(shè)計者們無不致力于開發(fā)研究具有減小尺寸的存儲裝置，并且提高存儲裝置的存儲容量及可靠性。

【發(fā)明內(nèi)容】

[0004]本發(fā)明是有關(guān)于一種半導(dǎo)體結(jié)構(gòu)及其制造方法與操作方法，可應(yīng)用于存儲裝置。半導(dǎo)體結(jié)構(gòu)的第一條狀導(dǎo)電塊和第二條狀導(dǎo)電塊分別形成于一個主體結(jié)構(gòu)的兩側(cè)壁上，可有效增加水平方向的單位面積中的記憶存儲量，維持足夠記憶存儲量尚能有效達到存儲裝置的尺寸微縮，并且提高對存儲裝置的操作控制及運作可靠性。
[0005]根據(jù)本發(fā)明的一方面，是提出一種半導(dǎo)體結(jié)構(gòu)，半導(dǎo)體結(jié)構(gòu)包括一襯底、一主體結(jié)構(gòu)、一第一介電層、一第一條狀導(dǎo)電塊和一第二條狀導(dǎo)電塊、一第二介電層以及一導(dǎo)電結(jié)構(gòu)；主體結(jié)構(gòu)形成于襯底上,第一介電層形成于襯底上并圍繞主體結(jié)構(gòu)的兩側(cè)壁和頂部；第一條狀導(dǎo)電塊和第二條狀導(dǎo)電塊，分別形成于第一介電層的兩側(cè)壁上；第二介電層形成于第一介電層、第一條狀導(dǎo)電塊及第二條狀導(dǎo)電塊上，導(dǎo)電結(jié)構(gòu)形成于第二介電層上。
[0006]根據(jù)本發(fā)明的另一方面，是提出一種半導(dǎo)體結(jié)構(gòu)的制造方法，半導(dǎo)體結(jié)構(gòu)的制造方法包括以下步驟:形成一主體結(jié)構(gòu)于一襯底上；形成一第一介電層于襯底上，第一介電層圍繞主體結(jié)構(gòu)的兩側(cè)壁和頂部；分別形成一第一條狀導(dǎo)電塊和一第二條狀導(dǎo)電塊于第一介電層的兩側(cè)壁上；形成一第二介電層于第一介電層、第一條狀導(dǎo)電塊及第二條狀導(dǎo)電塊上；以及形成一導(dǎo)電結(jié)構(gòu)于第二介電層上。
[0007]根據(jù)本發(fā)明的再一方面，是提出一種半導(dǎo)體結(jié)構(gòu)的操作方法，半導(dǎo)體結(jié)構(gòu)的操作方法包括以下步驟:提供一半導(dǎo)體結(jié)構(gòu)，其中半導(dǎo)體結(jié)構(gòu)包括一襯底、多個主體結(jié)構(gòu)、多個第一介電層、多個第一條狀導(dǎo)電塊和多個第二條狀導(dǎo)電塊、多個第二介電層以及多個導(dǎo)電結(jié)構(gòu)；以及選擇第一條狀導(dǎo)電塊和第二條狀導(dǎo)電塊至少之一開啟；主體結(jié)構(gòu)形成于襯底上，第一介電層形成于襯底上并圍繞各主體結(jié)構(gòu)的兩側(cè)壁和頂部，第一條狀導(dǎo)電塊和第二條狀導(dǎo)電塊分別形成于第一介電層的兩側(cè)壁上，第二介電層形成于第一介電層、第一條狀導(dǎo)電塊及第二條狀導(dǎo)電塊上，導(dǎo)電結(jié)構(gòu)形成于第二介電層上。
[0008]為了對本發(fā)明的上述及其他方面有更佳的了解，下文特舉實施例，并配合所附圖式，作詳細說明如下:【專利附圖】

【附圖說明】
[0009]圖1繪示依照本發(fā)明的一實施例的半導(dǎo)體結(jié)構(gòu)的俯視示意圖。
[0010]圖2A~圖2B繪示沿圖1的剖面線2-2’的剖面示意圖。
[0011]圖3A~圖3B繪示沿圖1的剖面線3-3’的剖面示意圖。
[0012] 圖4至圖14繪示依照本發(fā)明的一實施例的一種半導(dǎo)體結(jié)構(gòu)的制造方法示意圖。
[0013]【主要元件符號說明】
[0014]10:半導(dǎo)體結(jié)構(gòu)
[0015]100、100’:存儲結(jié)構(gòu)
[0016]110:襯底
[0017]IlOa:表面
[0018]111:襯底
[0019]113、820、820’:氧化物材料層
[0020]115:導(dǎo)電元件材料層
[0021]120:主體結(jié)構(gòu)
[0022]120a、130a、210a、220a、230a:側(cè)壁
[0023]120b、130b、210b、220b:頂部
[0024]130:第一介電層
[0025]141:第一條狀導(dǎo)電塊
[0026]143:第二條狀導(dǎo)電塊
[0027]150:第二介電層
[0028]160:導(dǎo)電結(jié)構(gòu)
[0029]170:氧化物層
[0030]180:導(dǎo)電元件層
[0031]191:第一串行選擇線
[0032]193:第二串行選擇線
[0033]195:源極元件
[0034]197:接地選擇線
[0035]200,200>:接觸結(jié)構(gòu)
[0036]210:接觸主體結(jié)構(gòu)
[0037]220:導(dǎo)電元件
[0038]23O:介電層
[0039]240:導(dǎo)電層
[0040]241:第一導(dǎo)電層
[0041]243:第二導(dǎo)電層
[0042]250:絕緣層
[0043]2-2，、3-3，、7A-7A，、7B-7B，、8A-8A，、8B-8B，、9A-9A，、9B-9B，、10A-10A，、10B-10B，、IIA-11A，、IIB-1 IB、12A-12A，、12B-12B，、13A-13A，、13B-13B，:剖面線
[0044]700:掩模層[0045]710:有機介電層
[0046]810:導(dǎo)電材料層
[0047]BLl ?BL4:位線
[0048]C:存儲單元
[0049]H、Tl:高度
[0050]PR:光刻膠層
[0051]W:寬度
【具體實施方式】
[0052]在本
【發(fā)明內(nèi)容】
的實施例中，是提出一種半導(dǎo)體結(jié)構(gòu)及其制造方法與操作方法。半導(dǎo)體結(jié)構(gòu)的第一條狀導(dǎo)電塊和第二條狀導(dǎo)電塊分別形成于一個主體結(jié)構(gòu)的兩側(cè)壁上，可有效增加水平方向的單位面積中的記憶存儲量，維持足夠記憶存儲量尚能有效達到存儲裝置的尺寸微縮，并且提高對存儲裝置的操作控制及運作可靠性。然而，實施例所提出的細部結(jié)構(gòu)、工藝步驟及操作步驟僅為舉例說明的用，并非對本發(fā)明欲保護的范圍做限縮。該多個步驟僅為舉例說明的用，并非用以限縮本發(fā)明。具有通常知識者當可依據(jù)實際實施態(tài)樣的需要對該多個步驟加以修飾或變化。
[0053]圖1繪示依照本發(fā)明的一實施例的半導(dǎo)體結(jié)構(gòu)的俯視示意圖。圖2A?圖2B繪示沿圖1的剖面線2-2’的剖面示意圖。圖3A?圖3B繪示沿圖1的剖面線3_3’的剖面示意圖。需注意的是，圖1中部分元件的圖式是已省略或簡化以利清楚說明實施例的內(nèi)容。
[0054]請同時參照圖1和圖2A。半導(dǎo)體結(jié)構(gòu)10包括襯底110、主體結(jié)構(gòu)120、第一介電層130、第一條狀導(dǎo)電塊141、第二條狀導(dǎo)電塊143、第二介電層150及導(dǎo)電結(jié)構(gòu)160。主體結(jié)構(gòu)120形成于襯底110上，第一介電層130形成于襯底110上并圍繞主體結(jié)構(gòu)120的兩側(cè)壁120a和頂部120b。第一條狀導(dǎo)電塊141和第二條狀導(dǎo)電塊143分別形成于第一介電層130的兩側(cè)壁130a上。第二介電層150形成于第一介電層130、第一條狀導(dǎo)電塊141及第二條狀導(dǎo)電塊143上。導(dǎo)電結(jié)構(gòu)160形成于第二介電層150上。實施例中，襯底110、主體結(jié)構(gòu)120、第一條狀導(dǎo)電塊141、第二條狀導(dǎo)電塊143及導(dǎo)電結(jié)構(gòu)160的材質(zhì)包括含硅材料，例如是多晶硅，然實際應(yīng)用時，該多個材質(zhì)亦視應(yīng)用狀況作適當選擇，并不以前述材料為限。
[0055]一實施例中，以半導(dǎo)體結(jié)構(gòu)10為一存儲裝置為例，如圖2A所示，主體結(jié)構(gòu)120、第一介電層130、第一條狀導(dǎo)電塊141、第二條狀導(dǎo)電塊143、第二介電層150及導(dǎo)電結(jié)構(gòu)160構(gòu)成存儲結(jié)構(gòu)100。第一條狀導(dǎo)電塊141和第二條狀導(dǎo)電塊143例如是通道(channel)元件，導(dǎo)電結(jié)構(gòu)160例如是字線(word line)結(jié)構(gòu)層。
[0056]存儲裝置的記憶存儲量決定于存儲單元的數(shù)量、密度、及存儲單元中的通道元件的面積。實施例中，一個存儲結(jié)構(gòu)100可以具有多個存儲單元C，舉例來說，如圖2A所示，一個存儲結(jié)構(gòu)100具有兩個存儲單元C (虛線方框圈起的部分)。各個存儲單元C具有一個通道元件，也就是第一條狀導(dǎo)電塊141或第二條狀導(dǎo)電塊143。實施例中，第一條狀導(dǎo)電塊141和第二條狀導(dǎo)電塊143具有高度H及寬度W，且高度H大于寬度W，而形成垂直設(shè)置且水平方向(平行于襯底110的表面IlOa的方向)超薄的通道元件設(shè)計。一實施例中，寬度W小于或等于10納米(nm)。另一實施例中，寬度W小于或等于6納米。一實施例中，高度H是介于15納米至60納米之間。[0057]此種垂直設(shè)置且水平方向超薄的通道元件設(shè)計，使得第一條狀導(dǎo)電塊141和第二條狀導(dǎo)電塊143的高度H主要決定了可存儲電子的空間，換句話說，也就決定了存儲單元C的尺寸。由于記憶存儲量正比于可存儲電子的空間，第一條狀導(dǎo)電塊141和第二條狀導(dǎo)電塊143利用較大的高度H換取較多的存儲電子的空間，相對地寬度W則可縮減，便可有效增加水平方向的單位面積中的記憶存儲量。如此一來，可以提高對存儲裝置的操作控制及運作可靠性。并且，因為寬度W遠小于高度H，存儲單元C于水平方向的尺寸大幅減小，可以同時維持足夠記憶存儲量且有效達到存儲裝置的尺寸微縮。
[0058]此外，如圖2A所示，主體結(jié)構(gòu)120的兩側(cè)均設(shè)置有第一條狀導(dǎo)電塊141或第二條狀導(dǎo)電塊143，使得一個存儲結(jié)構(gòu)100具有兩個存儲單元C，提高了存儲裝置中存儲單元的數(shù)量及密度，進而提高記憶存儲量。
[0059]一實施例中，襯底110例如是多晶娃襯底或娃絕緣體(silicon on insulator,SOI)襯底，襯底110例如具有高摻雜濃度，以避免產(chǎn)生不希望產(chǎn)生的電容效應(yīng)。一實施例中，襯底110與主體結(jié)構(gòu)120例如是一體成型，可以在一次工藝中形成。實施例中，一體成型的襯底110與主體結(jié)構(gòu)120例如是由硅絕緣體(SOI)襯底形成，如此一來，可以輕易地經(jīng)由襯底110對主體結(jié)構(gòu)120施加一個偏壓，例如是使主體結(jié)構(gòu)120接地。
[0060]一實施例中，主體結(jié)構(gòu)120的材質(zhì)例如包括導(dǎo)電材料，將設(shè)置在主體結(jié)構(gòu)120兩側(cè)的第一條狀導(dǎo)電塊141和第二條狀導(dǎo)電塊143間隔開來，可以減少第一條狀導(dǎo)電塊141和第二條狀導(dǎo)電塊143之間的電性干擾。
[0061]一實施例中，第一介電層130例如是一介電材料層，可具有低介電系數(shù)。實施例中，第二介電層150可具有多層結(jié)構(gòu)，例如是ONO復(fù)合層或0Ν0Ν0復(fù)合層或BE-SONOS復(fù)合層，或是包括例如由氧化硅與氮化硅交錯堆棧形成的ONO結(jié)構(gòu)。第二介電層150亦可為單一材料層，包括氮化硅或氧化硅例如二氧化硅、氮氧化硅。第二介電層150用來捕捉(trapping)電子。
[0062]一實施例中，如圖2A所示，導(dǎo)電結(jié)構(gòu)160亦形成于相鄰的兩個存儲結(jié)構(gòu)100之間，將相鄰的兩個存儲結(jié)構(gòu)100中的兩個第二條狀導(dǎo)電塊143 (或兩個第一條狀導(dǎo)電塊141)間隔開來。如此一來，可以減少相鄰的兩個存儲結(jié)構(gòu)100中的兩個第二條狀導(dǎo)電塊143之間的電性干擾(或者是兩個第一條狀導(dǎo)電塊141之間的電性干擾)。
[0063]如圖2A所示，一實施例中，半導(dǎo)體結(jié)構(gòu)10可包括氧化物層170。存儲結(jié)構(gòu)100中，氧化物層170形成于主體結(jié)構(gòu)120的頂部120b。
[0064]如圖2B所示，另一實施例中，半導(dǎo)體結(jié)構(gòu)10可包括氧化物層170及導(dǎo)電元件層180。存儲結(jié)構(gòu)100’中，氧化物層170形成于主體結(jié)構(gòu)120的頂部120b，導(dǎo)電元件層180形成于氧化物層170上。
[0065]如圖1所示，一實施例中，半導(dǎo)體結(jié)構(gòu)10可包括第一串行選擇線191及第二串行選擇線193，第一串行選擇線191及第二串行選擇線193可形成于襯底110上。實施例中，第一串行選擇線191與第一條狀導(dǎo)電塊141是電性連接，第二串行選擇線193與第二條狀導(dǎo)電塊143是電性連接。
[0066]如圖1所示，一實施例中，半導(dǎo)體結(jié)構(gòu)10可包括源極元件195，源極元件195可形成于襯底110上。實施例中，源極元件195與第一條狀導(dǎo)電塊141及第二條狀導(dǎo)電塊143是電性連接。[0067]請同時參照圖1和圖3A。一實施例中，半導(dǎo)體結(jié)構(gòu)10可包括接觸結(jié)構(gòu)200。接觸結(jié)構(gòu)200可形成于襯底110上，接觸結(jié)構(gòu)200與第一條狀導(dǎo)電塊141及第二條狀導(dǎo)電塊143是電性連接。
[0068]實施例中，如圖1和圖3A所示，接觸結(jié)構(gòu)200包括接觸主體結(jié)構(gòu)210、導(dǎo)電元件220、介電層230以及導(dǎo)電層240。實施例中，接觸主體結(jié)構(gòu)210形成于襯底110上，導(dǎo)電元件220形成于接觸主體結(jié)構(gòu)210上，介電層230形成于接觸主體結(jié)構(gòu)210的兩側(cè)壁210a上。導(dǎo)電層240形成于介電層230上，導(dǎo)電層240與導(dǎo)電元件220是電性連接，導(dǎo)電層240與第一條狀導(dǎo)電塊141及第二條狀導(dǎo)電塊143是電性連接。
[0069]實施例中，如圖3A所示，導(dǎo)電層240包括第一導(dǎo)電層241及第二導(dǎo)電層243，第一導(dǎo)電層241與第二導(dǎo)電層243分別形成于介電層230的兩側(cè)壁230a上。
[0070]實施例中，如圖1和圖3A所示，第一導(dǎo)電層241與第一條狀導(dǎo)電塊141是電性連接，第二導(dǎo)電層243與第二條狀導(dǎo)電塊141是電性連接。
[0071]如圖3A所示，一實施例中，半導(dǎo)體結(jié)構(gòu)10可包括氧化物層170。接觸結(jié)構(gòu)200中，氧化物層170形成于接觸主體結(jié)構(gòu)210上。
[0072]如圖3B所示，另一實施例中，半導(dǎo)體結(jié)構(gòu)10可包括氧化物層170及絕緣層250。接觸結(jié)構(gòu)200’中，氧化物層170形成于接觸主體結(jié)構(gòu)210上，絕緣層250形成于導(dǎo)電層240上。
[0073]一實施例中，如圖1所示，半導(dǎo)體結(jié)構(gòu)10可包括多個接觸結(jié)構(gòu)200、多個第一串行選擇線191、多個第二串行選擇線193、多個源極元件195以及多個存儲結(jié)構(gòu)100。接觸結(jié)構(gòu)200、源極元件195及兩者之間的多個存儲結(jié)構(gòu)100經(jīng)由第一條狀導(dǎo)電塊141和第二條狀導(dǎo)電塊143電性連接。平行于多個接觸結(jié)構(gòu)200設(shè)置的多個存儲結(jié)構(gòu)100經(jīng)由導(dǎo)電結(jié)構(gòu)160電性連接。
[0074]一實施例中，以半導(dǎo)體結(jié)構(gòu)10為一存儲裝置為例，如圖1和圖3A所示，導(dǎo)電元件220例如是位接觸點(bit line contact, BL contact)。半導(dǎo)體結(jié)構(gòu)10更包括多個位線(bit line)BLl?BL4，第一條狀導(dǎo)電塊141和第二條狀導(dǎo)電塊143將多個存儲結(jié)構(gòu)100電性連接起來例如視作區(qū)域位線(local BL)，第一條狀導(dǎo)電塊141和第二條狀導(dǎo)電塊143經(jīng)由導(dǎo)電元件220電性連接至一個位線。
[0075]以下是提出實施例的一種半導(dǎo)體結(jié)構(gòu)的制造方法，然該多個步驟僅為舉例說明的用，并非用以限縮本發(fā)明。具有通常知識者當可依據(jù)實際實施態(tài)樣的需要對該多個步驟加以修飾或變化。請參照圖4至圖14。圖4至圖14繪示依照本發(fā)明的一實施例的一種半導(dǎo)體結(jié)構(gòu)的制造方法示意圖。
[0076]請參照圖4?5圖，形成主體結(jié)構(gòu)120于襯底110上。實施例中，形成主體結(jié)構(gòu)120于襯底110上的制造方法例如:提供襯底111，以及刻蝕襯底111以形成主體結(jié)構(gòu)120及襯底110，襯底110與主體結(jié)構(gòu)120是一體成型的。
[0077]實施例中，亦形成接觸主體結(jié)構(gòu)210于襯底110上。一實施例中，刻蝕襯底111以形成接觸主體結(jié)構(gòu)210，形成接觸主體結(jié)構(gòu)210于襯底110上的步驟與形成主體結(jié)構(gòu)120于襯底110上的步驟是同時進行。襯底110、接觸主體結(jié)構(gòu)210、及主體結(jié)構(gòu)120是一體成型的。
[0078]實施例中，如圖4所示，提供襯底111，形成氧化物材料層113于襯底111上，形成導(dǎo)電兀件材料層115于氧化物材料層113上,接著設(shè)置光刻膠層PR于導(dǎo)電兀件材料層115上。
[0079]接著，如圖1和圖5所示，其中圖5是繪示以下步驟中的半導(dǎo)體結(jié)構(gòu)于存儲結(jié)構(gòu)100端的剖面圖。依照光刻膠層PR的圖案刻蝕襯底111、氧化物材料層113及導(dǎo)電元件材料層115，以形成襯底110、主體結(jié)構(gòu)120、氧化物層170和導(dǎo)電元件層180于存儲結(jié)構(gòu)100端，以及形成襯底110、接觸主體結(jié)構(gòu)210、氧化物層170和導(dǎo)電元件220于接觸結(jié)構(gòu)200端(其結(jié)構(gòu)請參照圖3)，導(dǎo)電元件220形成于接觸主體結(jié)構(gòu)210的頂部210b上。
[0080]接著，可選擇性地移除存儲結(jié)構(gòu)100端的導(dǎo)電元件層180 (未繪示于圖中)。
[0081]請參照圖6，其中圖6是繪示以下步驟中的半導(dǎo)體結(jié)構(gòu)于存儲結(jié)構(gòu)100端的剖面圖。形成第一介電層130于襯底110上，第一介電層130圍繞主體結(jié)構(gòu)120的兩側(cè)壁120a和頂部120b。
[0082]實施例中，亦形成第一介電層130于導(dǎo)電元件220上、接觸主體結(jié)構(gòu)210的兩側(cè)壁210a及襯底110上(未繪不于圖中)。一實施例中，形成第一介電層130以圍繞主體結(jié)構(gòu)120的兩側(cè)壁120a和頂部120b的步驟與形成第一介電層130于導(dǎo)電元件220上、接觸主體結(jié)構(gòu)210的兩側(cè)壁210a及襯底110上的步驟是同時進行。
[0083]圖7C、圖8C、及圖9C是分別繪示以下各步驟中的結(jié)構(gòu)俯視示意圖，圖7A、圖8A及圖9A是分別繪示各步驟中沿剖面線7A-7A’、8A-8A’及9A-9A’的存儲結(jié)構(gòu)100端的剖面示意圖，圖7B、圖8B及圖9B是分別繪示各步驟中沿剖面線7B-7B’、8B-8B’及9B-9B’的接觸結(jié)構(gòu)200端的剖面示意圖。需注意的是，圖7C、圖8C、及圖9C中部分元件的圖式是已省略或簡化以利清楚說明實施例的內(nèi)容。請參照圖7A?圖7C、圖8A?圖8C、及圖9A?圖9C，形成介電層230于接觸主體結(jié)構(gòu)210的兩側(cè)壁210a和襯底110上。
[0084]實施例中，形成介電層230于接觸主體結(jié)構(gòu)210的兩側(cè)壁210a和襯底110上的制造方法例如:如圖7B及圖7C所示,形成有機介電層(organic dielectric layer, ODL) 710于第一介電層130上。實施例中，例如以掩模層700暫時遮蔽住整體結(jié)構(gòu)的部分區(qū)域，使得僅后續(xù)欲形成接觸結(jié)構(gòu)的部分被有機介電層710所覆蓋，而后續(xù)欲形成存儲結(jié)構(gòu)的部分并未被有機介電層710所覆蓋。
[0085]接著，如圖8B及圖8C所示，刻蝕有機介電層710以曝露出部分第一介電層130。實施例中，是曝露出覆蓋接觸主體結(jié)構(gòu)210的一部分第一介電層130，而并未曝露出覆蓋襯底110的另外一部分第一介電層130。
[0086]接著，如圖9B及圖9C所示，刻蝕第一介電層130以曝露出導(dǎo)電元件220，以及形成介電層230于接觸主體結(jié)構(gòu)210的兩側(cè)壁210a及襯底110上。實施例中，是自鄰近導(dǎo)電元件220的頂部220b側(cè)刻蝕位于接觸主體結(jié)構(gòu)210上的部分第一介電層130。于刻蝕過程中，被有機介電層710所覆蓋的部分并未被刻蝕，而突出有機介電層710且設(shè)置于接觸主體結(jié)構(gòu)210兩側(cè)的部分介電層230則形成間隔物結(jié)構(gòu)，介電層230的高度是自接觸主體結(jié)構(gòu)210的側(cè)壁210a朝向遠離接觸主體結(jié)構(gòu)210而遞減。
[0087]圖1OC及圖1lC是分別繪示以下各步驟中的結(jié)構(gòu)俯視示意圖，圖1OA及圖1lA是分別繪示沿剖面線10A-10A’及11A-11A’的存儲結(jié)構(gòu)100端的剖面示意圖，圖1OB及圖1lB是分別繪示沿剖面線10B-10B’及11B-11B的接觸結(jié)構(gòu)200端的剖面示意圖。需注意的是，圖1OC及圖1lC中部分元件的圖式是已省略或簡化以利清楚說明實施例的內(nèi)容。請參照圖IOA?圖1OC及圖1lA?圖11C，分別形成第一條狀導(dǎo)電塊141和第二條狀導(dǎo)電塊143于第一介電層130的兩側(cè)壁130a上。
[0088]實施例中，分別形成第一條狀導(dǎo)電塊141和第二條狀導(dǎo)電塊143于第一介電層130的兩側(cè)壁130a上的制造方法例如:如圖1OA及圖1OC所示，形成導(dǎo)電材料層810于第一介電層130上，以及形成氧化物材料層820于導(dǎo)電材料層810上。接著，如圖1lA及圖1lC所示，刻蝕氧化物材料層820及導(dǎo)電材料層810以曝露出第一介電層130的頂部130b，且形成第一條狀導(dǎo)電塊141和第二條狀導(dǎo)電塊143于第一介電層130的兩側(cè)壁130a上。實施例中，是自鄰近主體結(jié)構(gòu)120的頂部120b側(cè)刻蝕氧化物材料層820及導(dǎo)電材料層810。并且，位于主體結(jié)構(gòu)120之間的襯底110上的氧化物材料層820及導(dǎo)電材料層810亦被刻蝕，而曝露出主體結(jié)構(gòu)120之間的部分第一介電層130。
[0089]實施例中，在刻蝕氧化物材料層820及導(dǎo)電材料層810的步驟中，導(dǎo)電材料層810的刻蝕速率大于氧化物材料層820的刻蝕速率，因此會形成如圖1lA所示的結(jié)構(gòu)，殘留的氧化物材料層820’具有的高度Tl大于第一條狀導(dǎo)電塊141和第二條狀導(dǎo)電塊143的高度H。
[0090]接著，可選擇性地移除殘留的氧化物材料層820’ (未繪示于圖中)。
[0091]實施例中，如圖1lB所示，亦形成導(dǎo)電層240于介電層230上，其中導(dǎo)電層240與導(dǎo)電元件220是電性連接。形成導(dǎo)電層240于介電層230上的制造方法例如:如圖1OB所示，形成導(dǎo)電材料層810于介電層230及導(dǎo)電元件220上，以及形成氧化物材料層820于導(dǎo)電材料層810上。
[0092]接著，如圖1lB所示，刻蝕氧化物材料層820及導(dǎo)電材料層810以曝露出導(dǎo)電元件220的頂部220b。實施例中，是自鄰近接觸主體結(jié)構(gòu)210的頂部210b側(cè)刻蝕氧化物材料層820及導(dǎo)電材料層810。并且，位于接觸主體結(jié)構(gòu)210之間的襯底110上的氧化物材料層820及導(dǎo)電材料層810亦被刻蝕，而曝露出接觸主體結(jié)構(gòu)210之間的部分介電層230。于是，導(dǎo)電層240及絕緣層250被形成，導(dǎo)電層240包括第一導(dǎo)電層241及第二導(dǎo)電層243形成于介電層230的兩側(cè)壁230a上，絕緣層250形成于導(dǎo)電層240上。
[0093]請參照圖12A?圖12C及圖13A?圖13C，其中圖12C及圖13C是分別繪示以下各步驟中的結(jié)構(gòu)俯視示意圖，圖12A及圖13A是分別繪示沿剖面線12A-12A’及13A-13A’的存儲結(jié)構(gòu)100端的剖面示意圖，圖12B及圖13B是分別繪示沿剖面線12B-12B’及13B-13B’的接觸結(jié)構(gòu)200端的剖面示意圖。需注意的是，圖12C及圖13C中部分元件的圖式是已省略或簡化以利清楚說明實施例的內(nèi)容。
[0094]如圖12A所示，形成第二介電層150于第一介電層130、第一條狀導(dǎo)電塊141及第二條狀導(dǎo)電塊143上。實施例中，如圖12B所示，第二介電層150并未形成于接觸結(jié)構(gòu)200上。
[0095]接著，如圖13A所示，形成導(dǎo)電結(jié)構(gòu)160于第二介電層150上。實施例中，如圖13C所示，是形成多個條狀的導(dǎo)電結(jié)構(gòu)160于第二介電層150上，各個條狀的導(dǎo)電結(jié)構(gòu)160與多個第一條狀導(dǎo)電塊141和多個第二條狀導(dǎo)電塊143是電性連接。實施例中，亦可形成多個條狀的絕緣結(jié)構(gòu)(未繪示)，多個條狀的導(dǎo)電結(jié)構(gòu)160是通過絕緣結(jié)構(gòu)互相分開。實施例中，如圖13B所示，導(dǎo)電結(jié)構(gòu)160并未形成于接觸結(jié)構(gòu)200上。
[0096]請參照圖14,圖14是繪示以下步驟中的結(jié)構(gòu)俯視示意圖。需注意的是，圖14中部分元件的圖式是已省略或簡化以利清楚說明實施例的內(nèi)容。[0097]實施例中，亦形成第一串行選擇線191及第二串行選擇線193。實施例中，第一串行選擇線191及第二串行選擇線193可形成于襯底110上。如圖14所示，第一串行選擇線191與第一條狀導(dǎo)電塊141是電性連接，第二串行選擇線193與第二條狀導(dǎo)電塊143是電性連接。
[0098]實施例中，亦形成源極元件195于襯底110上。如圖14所示,源極元件195與第一條狀導(dǎo)電塊141和第二條狀導(dǎo)電塊143是電性連接。
[0099]實施例中，亦形成位線BLl于導(dǎo)電元件220上，位線BLl與導(dǎo)電元件220是電性連接。
[0100]實施例中，亦形成接地選擇線(GSL) 197，接地選擇線197與第一條狀導(dǎo)電塊141和第二條狀導(dǎo)電塊143是電性連接。實施例中，多個條狀的導(dǎo)電結(jié)構(gòu)160、位線BLl與接地選擇線197是可通過絕緣結(jié)構(gòu)互相分開。
[0101]以下是提出實施例的一種半導(dǎo)體結(jié)構(gòu)的操作方法，然該多個步驟僅為舉例說明的用，并非用以限縮本發(fā)明。具有通常知識者當可依據(jù)實際實施態(tài)樣的需要對該多個操作步驟加以修飾或變化。
[0102]請參照圖1。實施例中，多個第一條狀導(dǎo)電塊141構(gòu)成的群組和多個第二條狀導(dǎo)電塊143構(gòu)成的群組被分別操作，每個串行選擇線191或193控制兩個相鄰的第一條狀導(dǎo)電塊141或第二條狀導(dǎo)電塊143。一實施例中，在操作的過程中，首先，在多個第一條狀導(dǎo)電塊141和多個第二條狀導(dǎo)電塊143中，對選擇開啟的條狀導(dǎo)電塊是施加O伏或接地。接著，未被選擇而關(guān)閉的其余條狀導(dǎo)電塊是施加電壓，例如是正的偏壓(例如+Vcc)。并且，對所有導(dǎo)電結(jié)構(gòu)160 (字線結(jié)構(gòu))及位線施加正的偏壓(例如+Vcc)。一實施例中，是對不同的串行選擇線群組分段式地施加電壓。舉例來說，半導(dǎo)體結(jié)構(gòu)10包括第一串行選擇線群組及第二串行選擇線群組，第一串行選擇線群組包括多個第一串行選擇線191，第二串行選擇線群組包括多個第二串行選擇線193，多個第二串行選擇線191是與多個第一條狀導(dǎo)電塊141電性連接，多個第二串行選擇線193是與多個第二條狀導(dǎo)電塊143電性連接。實施例中，第一串行選擇線群組及第二串行選擇線群組其中之一被連接至選擇開啟的條狀導(dǎo)電塊。在兩個串行選擇線群組中，先對未連接至選擇的條狀導(dǎo)電塊的串行選擇線群組施加電壓，通過串行選擇線與未選擇的條狀導(dǎo)電塊上的偏壓Vcc執(zhí)行位線自舉(self-boosting)。接著，再對另一串行選擇線群組中未連接至選擇的條狀導(dǎo)電塊的串行選擇線施加偏壓Vcc。于是，所有未選擇的位線自舉，未選擇的導(dǎo)電結(jié)構(gòu)160(字線結(jié)構(gòu))具有偏壓Vpass(例如是10V)，則選擇的導(dǎo)電結(jié)構(gòu)160 (字線結(jié)構(gòu))具有高于偏壓Vpass的偏壓(例如是20V)。選擇開啟的條狀導(dǎo)電塊是可編程的。
[0103]綜上所述，雖然本發(fā)明已以實施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬【技術(shù)領(lǐng)域】中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作各種的更動與潤飾。因此，本發(fā)明的保護范圍當視隨附的權(quán)利要求范圍所界定的為準。
【權(quán)利要求】
1.一種半導(dǎo)體結(jié)構(gòu),包括: 一襯底； 一主體結(jié)構(gòu)，形成于該襯底上； 一第一介電層，形成于該襯底上并圍繞該主體結(jié)構(gòu)的兩側(cè)壁和一頂部； 一第一條狀導(dǎo)電塊和一第二條狀導(dǎo)電塊，分別形成于該第一介電層的兩側(cè)壁上； 一第二介電層，形成于該第一介電層、該第一條狀導(dǎo)電塊及該第二條狀導(dǎo)電塊上；以及 一導(dǎo)電結(jié)構(gòu)，形成于該第二介電層上。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中該襯底與該主體結(jié)構(gòu)是一體成型的。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，更包括一接觸結(jié)構(gòu)，其中該接觸結(jié)構(gòu)包括: 一接觸主體結(jié)構(gòu),形成于該襯底上； 一導(dǎo)電元件，形成于該接觸主體結(jié)構(gòu)上； 一介電層，形成于該接觸主體結(jié)構(gòu)的兩側(cè)壁上；以及 一導(dǎo)電層，形成于該介電層上，其中該導(dǎo)電層與該導(dǎo)電元件是電性連接，該導(dǎo)電層與該第一條狀導(dǎo)電塊及該第二條狀導(dǎo)電塊是電性連接。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體結(jié)構(gòu),其中該導(dǎo)電層包括一第一導(dǎo)電層及一第二導(dǎo)電層，該第一導(dǎo)電層和該第二導(dǎo)電層是分別形成于該介電層的兩側(cè)壁上。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體結(jié)構(gòu)，其中該第一導(dǎo)電層與該第一條狀導(dǎo)電塊是電性連接，該第二導(dǎo)電層與該第二條狀導(dǎo)電塊是電性連接。
6.一種半導(dǎo)體結(jié)構(gòu)的制造方法，包括: 形成一主體結(jié)構(gòu)于一襯底上； 形成一第一介電層于該襯底上，該第一介電層圍繞該主體結(jié)構(gòu)的兩側(cè)壁和一頂部； 分別形成一第一條狀導(dǎo)電塊和一第二條狀導(dǎo)電塊于該第一介電層的兩側(cè)壁上； 形成一第二介電層于該第一介電層、該第一條狀導(dǎo)電塊及該第二條狀導(dǎo)電塊上；以及 形成一導(dǎo)電結(jié)構(gòu)于該第二介電層上。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其中形成該主體結(jié)構(gòu)于該襯底上的步驟包括: 提供一襯底；以及 刻蝕該襯底以形成該主體結(jié)構(gòu)及該襯底，其中該襯底與該主體結(jié)構(gòu)是一體成型的。
8.根據(jù)權(quán)利要求6所述的半導(dǎo)體結(jié)構(gòu)的制造方法，更包括: 形成一接觸結(jié)構(gòu)于該襯底上，包括: 形成一接觸主體結(jié)構(gòu)于該襯底上； 形成一導(dǎo)電元件于該接觸主體結(jié)構(gòu)的一頂部上； 形成一介電層于該接觸主體結(jié)構(gòu)的兩側(cè)壁及該襯底上；以及 形成一導(dǎo)電層于該介電層上，其中該導(dǎo)電層與該導(dǎo)電元件是電性連接。
9.一種半導(dǎo)體結(jié)構(gòu)的操作方法，包括: 提供一半導(dǎo)體結(jié)構(gòu)，包括: 一襯底； 多個主體結(jié)構(gòu)，形成于該襯底上； 多個第一介電層，形成于該襯底上并圍繞各該主體結(jié)構(gòu)的兩側(cè)壁和一頂部；多個第一條狀導(dǎo)電塊和多個第二條狀導(dǎo)電塊，分別形成于該多個第一介電層的兩側(cè)壁上； 多個第二介電層，形成于該多個第一介電層、該多個第一條狀導(dǎo)電塊及該多個第二條狀導(dǎo)電塊上；及 多個導(dǎo)電結(jié)構(gòu)，形成于該多個第二介電層上；以及 選擇該多個第一條狀導(dǎo)電塊和該多個第二條狀導(dǎo)電塊至少之一開啟。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)的操作方法，其中該半導(dǎo)體結(jié)構(gòu)更包括一第一串行選擇線群組及一第二串行選擇線群組，該第一串行選擇線群組包括多個第一串行選擇線，該第二串行選擇線群組包括多個第二串行選擇線，該多個第一串行選擇線與該多個第一條狀導(dǎo)電塊是電性連接，該多個第二串行選擇線與該多個第二條狀導(dǎo)電塊是電性連接，該第一串行選擇線群組及該第二串行選擇線群組其中之一被連接至選擇開啟的該條狀導(dǎo)電塊，該操作方法更包括: 對選擇開啟的該條狀導(dǎo)電塊是施加O伏或接地； 施加一第一偏壓于未被選擇而關(guān)閉的該多個條狀導(dǎo)電塊； 施加一第二偏壓于該第一串行選擇線群組與該第二串行選擇線群組中未連接至選擇的該條狀導(dǎo)的該群組中的該多個串行選擇線；以及 施加一第三偏壓于該第一串 行選擇線群組與該第二串行選擇線群組中連接至選擇的該條狀導(dǎo)電塊的該群組中未連接至選擇的該條狀導(dǎo)電塊的該多個串行選擇線。
【文檔編號】H01L27/115GK103579248SQ201210282154
【公開日】2014年2月12日 申請日期:2012年8月9日 優(yōu)先權(quán)日:2012年8月9日
【發(fā)明者】陳士弘, 呂函庭 申請人:旺宏電子股份有限公司