快閃存儲器元件的制造方法
【專利摘要】一種快閃存儲器元件的制造方法，包括：提供一基底；形成多個淺溝槽隔離結構于基底中，其中上述淺溝槽隔離結構的上部部分突出基底的表面，使淺溝槽隔離結構間包括凹槽；形成一穿隧氧化層于基底上；及形成一浮置閘極層于基底上方，且填入上述凹槽中，其中形成浮置閘極層包括形成一第一導電層作為種晶層和形成一第二導電層于第一導電層上。本發(fā)明提供的一種快閃存儲器元件的制造方法，可解決浮置閘極層因為于晶粒太大造成空隙的問題。
【專利說明】快閃存儲器元件的制造方法
【技術領域】
[0001]本發(fā)明是有關于一種半導體元件的制造方法，特別是有關于一種快閃存儲器元件的制造方法。
【背景技術】
[0002]近來，快閃存儲器由于兼具高密度、低成本、可重復寫入及電可抹除性等優(yōu)點，已成為非揮發(fā)性存儲器的主流，并被廣泛的應用于各式可攜式電子產(chǎn)品中。圖1AlF繪示一傳統(tǒng)NOR型快閃存儲器元件的制作方法。請參照圖1A，提供一基底102，基底102例如是硅基底。形成氧化硅組成的淺溝槽隔離結構106于基底102中，其中淺溝槽隔離結構106的上部部分是突出于基底102表面，因此，淺溝槽隔離結構106間包括凹槽108。接著，形成穿隧氧化層104 (tunnel oxide)于基底102上。請參照圖1B,形成一多晶娃組成的浮置閘極層110于淺溝槽隔離結構106和基底102上方。請參照圖1C，進行一化學機械研磨制程，移除部分浮置閘極層110，形成位于淺溝槽隔離結構106間的浮置閘極112。請參照圖1D，進行一選擇性蝕刻制程，移除部分淺溝槽隔離結構106，使淺溝槽隔離結構106的頂部表面低于浮置閘極112的表面。請參照圖1E，形成一包括第一氧化硅層、氮化硅層和第二氧化層的絕緣層114于淺溝槽隔離結構106和浮置閘極112上。請參照圖1F，形成一控制閘極層116于絕緣層114上。
[0003]隨著半導體制程的微縮，當制程演進至SOnm以下時，上述傳統(tǒng)NOR型快閃存儲器的制造方法會發(fā)生以下問題:當填充多晶硅組成的浮置閘極層110時，由于多晶硅的晶粒太大，兩相鄰淺溝槽隔離結構106間的距離隨制程變小會導致浮置閘極層110中形成孔洞(void)或縫隙(seam)，該孔洞于后續(xù)研磨浮置閘極時暴露出來，使得下方的穿隧氧化層104在后續(xù)清洗步驟中受到酸性或堿性的溶液侵蝕，而導致電性及可靠度的問題。特別在進ASOnm制程后，多晶硅的晶粒直徑甚至會大于兩相鄰淺溝槽隔離結構106間距離的一半，因此，孔洞所造成的問題變得更加重要。
[0004]因此，業(yè)界需要一快閃存儲器元件的制作方法，可解決上述浮置閘極層110因為于晶粒太大造成空隙的問題。

【發(fā)明內(nèi)容】

[0005]根據(jù)上述，本發(fā)明提供一種快閃存儲器元件的制造方法，包括:提供一基底；形成多個淺溝槽隔離結構于基底中，其中上述淺溝槽隔離結構的上部部分突出基底的表面，使淺溝槽隔離結構間包括凹槽；形成一穿隧氧化層于基底上；及形成一浮置閘極層于基底上方，且填入上述凹槽中，其中形成浮置閘極層包括形成一第一導電層作為種晶層和形成一第二導電層于第一導電層上。
[0006]本發(fā)明提供的一種快閃存儲器元件的制造方法，由于形成浮置閘極層是先行成晶格尺寸較小的種晶層，使得后續(xù)的浮置閘極層導電層可依種晶層的晶格長成晶格尺寸較小層，因此，在填入淺溝槽隔離結構間的凹槽時，較不會形成空隙，可改善因浮置閘極層的空隙造成產(chǎn)品電性和可靠度的問題。
[0007]為讓本發(fā)明的特征能更明顯易懂，下文特舉實施例，并配合所附圖式，作詳細說明如下:
【專利附圖】

【附圖說明】
[0008]圖1AlF顯示一傳統(tǒng)NOR型快閃存儲器元件的制作方法各制程階段的剖面圖。
[0009]圖2A~2G顯示一本發(fā)明一實施例NOR型快閃存儲器元件之制作方法各制程階段的剖面圖。
[0010]附圖標號:
[0011]102~基底；
[0012]104~穿隧氧化層；
[0013]106~淺溝槽隔離結構；
[0014]IO8~凹槽；
[0015]110-浮置閘極層；
[0016]112~浮置閘極；
[0017]114~絕緣層；
[0018]116~控制閘極層；
[0019]202~基底；
[0020]204~穿隧氧化層；
[0021]206~淺溝槽隔離結構；
[0022]208~凹槽；
[0023]212~第一導電層；
[0024]214~第二導電層；
[0025]216~第三導電層；
[0026]218~浮置閘極層；
[0027]220~浮置閘極；
[0028]222~絕緣層；
[0029]224控制閘極層。
【具體實施方式】
[0030] 以下詳細討論實施本發(fā)明的實施例?？梢岳斫獾氖牵瑢嵤├峁┰S多可應用的發(fā)明概念，其可以較廣的變化實施。所討論的特定實施例僅用來發(fā)明使用實施例的特定方法，而不用來限定發(fā)明的范疇。
[0031]圖2A~2G顯示一本發(fā)明一實施例NOR型快閃存儲器元件的制作方法。請參照圖2Α，提供一基底202，基底202可以是絕緣層上有硅、硅上有聚合物基底、硅、應變硅、硅鍺、碳化硅和/或其它材料，基底202較佳為硅。形成淺溝槽隔離結構206于基底202中，其中淺溝槽隔離結構206的上部部分是突出于基底202表面，因此淺溝槽隔離結構206間包括凹槽208。形成淺溝槽隔離結構206的方法可包括以下步驟:以適合的微影和蝕刻技術于基底202中形成多個溝槽，后續(xù)于溝槽中填入例如氧化物、氮化物或氮氧化物的介電材料。進行一化學機械研磨制程，移除超過基底202表面多余的介電材料。接著，進行一選擇性蝕刻制程，使基底的頂部表面低于淺溝槽隔離結構206的表面，于淺溝槽隔離結構206間形成凹槽208。形成穿隧氧化層204 (tunnel oxide)于基底202上，穿隧氧化層204可以熱氧化法、化學氣相沉積法形成，穿隧氧化層204較佳為氧化硅。[0032]請參照圖2B，形成浮置閘極層于淺溝槽隔離結構206和基底202上方。為改善習知技術因為多晶硅的浮置閘極層晶粒太大造成空隙的問題，本實施例采用多層的浮置閘極結構，以下將詳細描述:首先，以沉積第一導電層212作為后續(xù)沉積之層的種晶層，第一導電層212可以為非晶硅或多晶娃，第一導電層212的厚度可以為3nnT40nm，形成第一導電層212的方法可以為化學氣相沉積法。由于本實施例第一導電層212的厚度相當薄，因此可形成晶粒尺寸較小的第一導電層212。后續(xù)可進行一退火制程，使非晶硅轉換成多晶硅，若沉積的第一導電層212后即為多晶硅，仍以進行一退火制程較佳。在本發(fā)明一實施例中，退火制程的溫度約為700°C~1100°C。若形成的第一導電層212有暴露在空氣下，則需進行一清洗制程，移除原生氧化層(native oxide)。后續(xù)，如圖2C所示，可視需要(例如浮置閘極層218的厚度)，依序于第一導電層212上形成第二導電層214和第三導電層216,以構成本實施例的浮置閘極層218。值得注意的是，雖然本實施例浮置閘極層218為包括三層導電層212、214、216的結構，本發(fā)明不限于此，浮置閘極層218可包括更多層(例如可更包括第四導電層、第五導電層、第六導電層…)，或更少層(例如僅包括第一導電層和第二導電層)。
[0033]請參照圖2D，進行一研磨制程，移除部分浮置閘極層218，形成位于淺溝槽隔離結構206間的浮置閘極220。本實施例的研磨制程可以為化學機械研磨制程或其它適合的制程。如圖2D所示，進行研磨制程后，浮置閘極220的頂部表面可與淺溝槽隔離結構206的頂部表面共面。請參照圖2E，進行一選擇性蝕刻制程，移除部分淺溝槽隔離結構206，使淺溝槽隔離結構206的頂部表面低于浮置閘極220的表面。本實施例選擇性蝕刻制程可采用例如浸泡HF的濕式蝕刻法。在一實施例中，蝕刻后淺溝槽隔離結構206的頂部表面可低于浮置閘極的表面50ηπm~500 μ m。請參照圖2F，形成一絕緣層222于淺溝槽隔離結構206和浮置閘極220上。絕緣層222可以化學氣相沉積法或類似的方法形成，絕緣層222可為氧化娃、氮化娃、氮氧化娃或為包括第一氧化娃層、氮化娃層和第二氧化層的三層結構。后續(xù)，請參照圖2G，形成一控制閘極層224于絕緣層222上?？刂崎l極層224可以化學氣相沉積法或類似的方法形成，控制閘極層224可以為多晶硅或其它的導電層。
[0034]本發(fā)明上述實施例由于形成浮置閘極層是先行成晶格尺寸較小的種晶層，使得后續(xù)的浮置閘極層導電層可依種晶層的晶格長成晶格尺寸較小層，因此，在填入淺溝槽隔離結構間的凹槽時，較不會形成空隙，可改善因浮置閘極層的空隙造成產(chǎn)品電性和可靠度的問題。
[0035]雖然本發(fā)明的較佳實施例說明如上，然其并非用以限定本發(fā)明，任何熟習此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許的更動與潤飾，因此本發(fā)明的保護范圍當視申請專利范圍所界定者為準。
【權利要求】
1.一種快閃存儲器元件的制造方法，其特征是，所述方法包括: 提供一基底； 形成多個淺溝槽隔離結構于所述基底中，其中所述多個淺溝槽隔離結構的上部部分突出所述基底的表面，使所述多個淺溝槽隔離結構之間包括凹槽； 形成一穿隧氧化層于所述基底上；及 形成一浮置閘極層于所述基底上方，且填入所述多個凹槽中，其中形成所述浮置閘極層的步驟包括形成一第一導電層作為種晶層和形成一第二導電層于所述第一導電層上。
2.如權利要求1所述的快閃存儲器元件的制造方法，其特征是，形成所述浮置閘極層的步驟尚包括形成至少一導電層于所述第二導電層上。
3.如權利要求1所述的快閃存儲器元件的制造方法，其特征是，所述第一導電層是非晶硅或多晶硅。
4.如權利要求1所述的快閃存儲器元件的制造方法，其特征是，所述方法在形成所述第二導電層前，尚包括進行一退火制程。
5.如權利要求4所述的快閃存儲器元件的制造方法，其特征是，所述退火制程的溫度約為 700°C ?1100°C。
6.如權利要求4所述的快閃存儲器元件的制造方法，其特征是，所述方法尚包括進行一清洗制程。
7.如權利要求1所述的快閃存儲器元件的制造方法，其特征是，所述方法尚包括研磨所述浮置閘極層，形成多個浮置閘極。
8.如權利要求7所述的快閃存儲器元件的制造方法，其特征是，所述方法尚包括: 選擇性蝕刻所述多個淺溝槽隔離結構； 形成一絕緣層于所述多個淺溝槽隔離結構和所述多個浮置閘極上；及 形成一控制閘極層于所述絕緣層上。
9.如權利要求8所述的快閃存儲器元件的制造方法，其特征是，所述絕緣層包括一第一氧化娃層、一氮化娃層和一第二氧化娃層。
10.如權利要求1所述的快閃存儲器元件的制造方法，其特征是，所述第一導電層的厚度為3nm?40nm。
【文檔編號】H01L21/8247GK103579122SQ201210282260
【公開日】2014年2月12日 申請日期:2012年8月9日 優(yōu)先權日:2012年8月9日
【發(fā)明者】支高雄, 呂珈宏 申請人:華邦電子股份有限公司