高壓半導體元件的場元件的制作方法
【專利摘要】本發(fā)明公開了一種高壓半導體元件的場元件，該場元件包括一第一導電型的一襯底；一第一阱為一第二導電型，是形成于襯底內(nèi)并由襯底的表面向下擴展；一第二阱，為第一導電型和形成于襯底內(nèi)并由襯底的表面向下擴展，第二阱鄰接第一阱的一側(cè)，而襯底則位于第一阱的另一側(cè)；一第一摻雜區(qū)為第一導電型，是形成于第二阱處并與第一阱相隔一距離，其中第一摻雜區(qū)的摻雜濃度大于第二阱的摻雜濃度；一導線，是電性連接第一摻雜區(qū)并跨越(across)第一阱的上方；和一導電體(conductive?body)，是位于導線和第一阱之間，且導電體于導線下方對應地跨越(across)第一阱，導電體和導線被電性隔離。當高壓半導體元件操作時，是施加一高壓于導線，且施加一固定偏壓至該導電體，或是不施加任何外部電壓于該導電體，都可有效避免場元件開啟。
【專利說明】高壓半導體元件的場元件
【技術領域】
[0001]本發(fā)明是有關于一種可有效改良高壓半導體元件的寄生場元件的閾值電壓(Threshold voltage)的場兀件。
【背景技術】
[0002]在近幾十年間，半導體業(yè)界持續(xù)縮小半導體結(jié)構(gòu)的尺寸，并同時改善速率、效能、密度及集成電路的單位成本。對于高壓或超高壓操作的半導體元件(如金屬氧化物半導體M0S)來說，當硅工藝中金屬線到其連接的元件之間，在金屬線跨越的某些區(qū)域會誘發(fā)寄生場元件開啟的問題。也就是說，對MOS晶體管在高壓操作下，受到被開啟的寄生場元件的閾值電壓(Vth)的影響和限制，MOS晶體管的最大操作電壓可能會低于其擊穿電壓。
[0003]目前已提出的避免場元件開啟的方法:例如在場元件的高壓N型阱中形成墊片(pad)使漏極端和場元件之間沒有壓差，就沒有電流通過，但墊片面積大占空間，且易有引起高壓N型阱絕緣隔離失敗的風險。另外，也有利用增加場元件高壓N型阱上方氧化物厚度的方式，使高壓N型講在高壓操作下越難產(chǎn)生反轉(zhuǎn)(channel reverse),而增加場元件開啟的難度，但此方法增加半導體元件熱工藝的時間(形成氧化物)，不但需要額外的熱預算(extra thermal budge),其熱累積也可能對其他元件造成不良影響。
[0004]因此，如何在不增加任何成本，如額外熱預算和需要額外掩模的時間成本和金錢成本，而能改善場元件的閾值電壓，進而維持應用的高壓半導體元件的最大操作電壓，實為業(yè)界努力目標之一。

【發(fā)明內(nèi)容】

[0005]本發(fā)明是有關于一種高壓半導體元件的場元件，不但不會增加制造成本和元件區(qū)域面積，亦可有效地改良高壓半導體元件的寄生場元件的閾值電壓，避免半導體元件高壓操作時場元件開啟。
[0006]根據(jù)本發(fā)明的一方面,是提出一種場元件(field device),包括一第一導電型的一襯底；一第一阱為一第二導電型，是形成于襯底內(nèi)并由襯底的表面向下擴展；一第二阱，為第一導電型和形成于襯底內(nèi)并由襯底的表面向下擴展，第二阱鄰接第一阱的一側(cè)，而襯底則位于第一阱的另一側(cè)；一第一摻雜區(qū)為第一導電型，是形成于第二阱處并與第一阱相隔一距離，其中第一摻雜區(qū)的摻雜濃度大于第二阱的摻雜濃度；一導線，是電性連接第一摻雜區(qū)并跨越(across)第一講的上方；和一導電體(conductive body),是位于導線和第一阱之間，且導電體于導線下方對應地跨越(across)第一阱，導電體和導線被電性隔離。
[0007]根據(jù)本發(fā)明的再一方面，是提出一種高壓半導體元件的操作方法，包括提供具有上述場元件的一高壓半導體元件；當高壓半導體元件操作時，是施加一高壓于導線，且施加一固定偏壓至該導電體，或是不施加任何外部電壓于該導電體。
[0008]為了對本發(fā)明的上述及其他方面有更佳的了解，下文特舉實施例，并配合所附圖式，作詳細說明如下:【專利附圖】

【附圖說明】
[0009]圖1A為依照本發(fā)明第一實施例的一具有場元件的高壓金屬氧化物半導體(HVMOS)元件的局部俯視圖。
[0010]圖1B為本發(fā)明第一實施例對應圖1A的場元件及其高壓金屬氧化物半導體元件的剖面示意圖。[0011]圖2A為依照本發(fā)明第二實施例的一具有場元件的高壓金屬氧化物半導體(HVMOS)元件的局部俯視圖。
[0012]圖2B為本發(fā)明第二實施例對應圖2A的場元件及其高壓金屬氧化物半導體元件的剖面示意圖。
[0013]圖3為本發(fā)明第三實施例的場元件的剖面示意圖。
[0014]圖4為本發(fā)明相關實施例其中五種場元件態(tài)樣的剖面示意圖。
[0015]【主要元件符號說明】
[0016]1:HVM0S 元件
[0017]111:P 型襯底
[0018]112:N 型埋層
[0019]113:P 型阱
[0020]114、I31:高壓 N 型阱
[0021]115:高壓P型阱
[0022]116:N 型體(N-body)
[0023]121、122、123:P 型摻雜區(qū)
[0024]124:N型摻雜區(qū)
[0025]126:絕緣層
[0026]127:圖案導電層
[0027]13、23、33:場元件
[0028]141:導線
[0029]133、233、333:導電體
[0030]333a:主體部
[0031]333b:柱體部
[0032]136:第一絕緣層
[0033]137:第一中間介電層(first ILD)
[0034]138:第二絕緣層
[0035]332:第二摻雜區(qū)
[0036]422、423:單層多晶硅
[0037]435、436、437:復合層
[0038]437a:多晶硅
[0039]437b:金屬層
【具體實施方式】[0040]在此
【發(fā)明內(nèi)容】
的實施例中，是提出場元件、應用的高壓半導體元件及其操作方法，在不增加成本和元件區(qū)域面積的情況下，可有效改良高壓半導體元件的寄生場元件的閾值電壓(Threshold voltage)。
[0041]以下是提出多組實施例，配合相關圖式以說明
【發(fā)明內(nèi)容】
中一些，但不是全部，的高壓半導體元件的場元件的態(tài)樣。事實上，本發(fā)明的各種實施例可用許多不同型態(tài)來表示，而不應被此
【發(fā)明內(nèi)容】
的實施例內(nèi)容所限制；但此
【發(fā)明內(nèi)容】
中所提出的這些實施例是可滿足應用上的需求。再者，實施例中的敘述，如細部結(jié)構(gòu)、工藝步驟和材料應用等等，僅為舉例說明之用，并非對本發(fā)明欲保護的范圍做限縮。在此
【發(fā)明內(nèi)容】
的實施例中，是以高壓金屬氧化物半導體(high voltage metal-oxi de-semi conductor, HVM0S)兀件及其場兀件做說明，但本發(fā)明不僅限于此。于橫跨場元件處的導線和場元件的一高壓阱之間形成一導電體(conductive body),當半導體元件在高壓操作下,導線和讓場元件之間所產(chǎn)生的壓差可以分散在該導電體上，有效改良場兀件的閾值電壓。
[0042]<第一實施例>
[0043]圖1A為依照本發(fā)明第一實施例的一具有場元件的高壓金屬氧化物半導體(HVMOS)元件的局部俯視圖。圖1B為本發(fā)明第一實施例對應圖1A的場元件及其高壓金屬氧化物半導體元件的剖面示意圖。請參照圖1A和圖1B。HVMOS元件I包括一 P型襯底111、形成于P型襯底111處的N型埋層(N+Buried Layer，NBL) 112、P型阱(PW) 113、高壓N型阱(HVNW) 114 和 131、高壓 P 型阱(HVPW) 115、N 型體(N-body) 116、P 型摻雜區(qū)(P+region) 121、122和123、N型摻雜區(qū)(N+region)124、和絕緣層126。其中，N型埋層112可提供隔離功能，高壓P型阱(HVPW) 115位于兩高壓N型阱(HVNW) 114和131之間。P型摻雜區(qū)121位于P型阱113處并電性連接至P型襯底111，N型摻雜區(qū)124位于N型體116處并為一源極端(source)。絕緣層126(如氧化物)是形成于P型阱113、高壓N型阱114和高壓P型阱115上方，并位于P型摻雜區(qū)121和N型摻雜區(qū)124之間。另一絕緣層126位于P型摻雜區(qū)123和N型體116之間，且上方形成一圖案導電層127電性連接至P型摻雜區(qū)122以作為一柵極(Gate)。
[0044]HVMOS元件I更包括一場元件(field device)13,包括一第一講如高壓N型講(HVNW) 131 (即第一阱為一第二導電型，形成于第一導電型的襯底內(nèi)并由襯底表面向下擴展)、一第二阱如高壓P型阱(HVPW) 115(即第二阱為第一導電型，形成于襯底內(nèi)并由襯底表面向下擴展)、一第一摻雜區(qū)如P型摻雜區(qū)123 (即第一摻雜區(qū)為第一導電型)、一導線141是電性連接第一摻雜區(qū)(如P型摻雜區(qū)123)并跨越(across)第一阱(如HVNW 131)的上方；和一導電體(conductive body) 133是位于導線141和第一講(如HVNW 131)之間，且導電體133于導線141下方對應地跨越(across)第一阱，導電體133和導線141被電性隔離。其中，第二阱(如HVPW 115)鄰接第一阱(如HVNW 131)的一側(cè)，而襯底則位于第一阱的另一側(cè)。第一摻雜區(qū)(如P型摻雜區(qū)123)形成于第二阱處并與第一阱相隔一距離，其中第一摻雜區(qū)的摻雜濃度大于第二阱的摻雜濃度。
[0045]再者，場元件13更包括一第一絕緣層136位于第一阱(如HVNW 131)上方并延伸至第一摻雜區(qū)(如P型摻雜區(qū)123)，其中，導電體133是位于第一絕緣層136上方。第一絕緣層136例如是一場氧化層(FOX)。一實施例中，場元件13可包括一第一中間介電層(firstILD) 137于第一絕緣層136和導電體133之間；也可以是第一絕緣層136直接填滿第一講(如HVNW131)和導電體133之間。一實施例中，場元件13更包括一第二絕緣層138，如第二中間介電層(second ILD)，位于導線141和導電體133之間，使導電體133和導線141電性隔離。第一中間介電層(first ILD) 137和第二絕緣層138例如是氧化物。
[0046]在一實施例中，導線141例如是一頂部金屬線(top metal line);導電體133的材料例如是多晶硅、金屬如鋁、銅、銀...等、或任何導電材料，可以在原來工藝中適當?shù)丶尤雽щ婓w133圖案的制作，而無需要增加額外的工藝和區(qū)域。
[0047]在一實施例中，導電體133的形態(tài)例如是一導電環(huán)(conductive ring),環(huán)設于第二阱如HVPW 115的周圍和位于導線141下方，如圖1A所示。但本發(fā)明并不以此為限，導電體133的實施態(tài)樣可以是各種形狀的環(huán)狀如方形、圓形、橢圓形或其他形狀，或是前述環(huán)狀的局部圖案，或是不干擾到其他元件的整面型態(tài)，都可以達到分散壓差而有效改良場元件的閾值電壓之效果。在第一實施例中，應用的HVMOS元件I在高壓下操作時，導電體133是無須外接任何偏壓。
[0048]在上述實施例中，是分別以P型和N型為第一導電型和第二導電型，即場元件13包括的襯底為P型襯底111，第一阱為高壓N型阱(HVNW) 131，第二阱為高壓P型阱(HVPff) 115，實施例所提出的場元件13結(jié)構(gòu)可以使P-N-P的N區(qū)域(HVNW 131)避免產(chǎn)生反轉(zhuǎn)現(xiàn)象而形成開啟的一電流通路。但本發(fā)明并不以此為限，第一導電型和第二導電型亦可分別為N型和P型，第一阱可以是一高壓P型阱(HVPW)，第二阱可以是一高壓N型阱(HVNW)，其構(gòu)成的N-P-N的P區(qū)域避免產(chǎn)生反轉(zhuǎn)現(xiàn)象，避免場元件開啟。
[0049]<第二實施例>
[0050]圖2A為依照本發(fā)明第二實施例的一具有場元件的高壓金屬氧化物半導體(HVMOS)元件的局部俯視圖。圖2B為本發(fā)明第二實施例對應圖2A的場元件及其高壓金屬氧化物半導體元件的剖面示意圖。圖2A、圖2B中，與圖1A、圖1B相同的元件是使用同樣或類似的元件標號，且相同元件請參照第一實施例，在此亦不再贅述。
[0051 ] 第二實施例的場元件23，其導電體233同樣設置于導線141下方，但導電體233更電性連接至一外部電壓源，可施加一固定偏壓至該導電體233。其制法亦可以在原來工藝中適當?shù)丶尤雽щ婓w233圖案的制作，而無需要增加額外的工藝和區(qū)域。
[0052]第二實施例中，導電體233例如是浮柵金屬(floating metal)或是具固定偏壓的導電環(huán)。當應用的HVMOS元件在高壓下操作時，為浮柵金屬的導電體233或是提供一固定偏壓(fixed voltage bias)至導電體233 (以強迫通道區(qū)維持特定電壓)，都可有效避免場元件23開啟。一實施例中，例如當導線141施以-150V時，導電體233是施以0V、_10V、_20V、-30V、-40V、-70V、-80V...等或其他的固定偏壓值(固定偏壓值是視實際應用條件所需而定，并不局限于該些數(shù)值)。
[0053]<第三實施例>
[0054]圖3為本發(fā)明第三實施例的場元件的剖面示意圖。圖3中，與圖1A-圖2Β相同的元件是使用同樣或類似的元件標號，且相同元件請參照前述實施例，在此不再贅述。
[0055]第三實施例中，場元件33的導電體333仍設置在第一阱(如HVNW 131)和導線141之間；且場元件33更包括一第二摻雜區(qū)332，是形成于第一阱(如HVNW 131)內(nèi)并中斷第一阱的連續(xù)，第二摻雜區(qū)332與(例如為第二導電型)第一阱具有相同的導電態(tài)，且第二摻雜區(qū)332的摻雜濃度大于第一阱的摻雜濃度，且第三實施例的第二摻雜區(qū)332是與導電體333電性連接。一實施例中，第二摻雜區(qū)332例如是一重摻雜區(qū)(heavily doped region),摻雜濃度例如是3E15(l/cm2)。第二摻雜區(qū)332仍使第一阱(如HVNW 131)具有良好的隔離狀態(tài)。
[0056]如圖3所示，導電體333例如是包括一主體部333a和連接的一柱體部(pillarportion) 333b,柱體部333b向下延伸和穿過第一絕緣層136以與第二摻雜區(qū)332連接。其制法亦可以在原來工藝中適當?shù)丶尤雽щ婓w333圖案的制作，而無需要增加額外的工藝和區(qū)域。
[0057]在第三實施例中，應用的HVMOS元件在高壓下操作時，導電體333例如是如第一實施例所述的無須外接任何偏壓，即可有效避免場元件33開啟。
[0058]再者，上述實施例中是以單層的導電體(如133、233、333a)為例作說明，但本發(fā)明并不以此為限，也可以使用一復合層作為應用的導電體。圖4為本發(fā)明相關實施例其中五種場元件態(tài)樣的剖面示意圖。如圖4所示，本發(fā)明可使用如單層多晶硅432(如PL2)、433(如PL3)作為導線141下方的導電體，其中單層多晶硅432是直接形成于第一絕緣層136上；而單層多晶硅433與導線141之間則以中間介電層(ILD，例如氧化物)電性隔離，并與第一絕緣層136之間相隔一間距而以中間介電層隔開。單層多晶硅或如金屬等導電體都可以避免場元件在高壓操作下不當開啟所造成的通道反轉(zhuǎn)。再者，如圖4所示，本發(fā)明亦可使用復合層，例如兩層多晶硅夾設一絕緣層的PIP復合層435、或兩層金屬層夾設一絕緣層的MIM復合層436、或一層多晶娃437a搭配一層金屬層437b的復合層437、或一層多晶硅和一層金屬層夾設一絕緣層(未顯示)等的組合，都可以避免場元件在高壓操作下不當開啟所造成的通道反轉(zhuǎn)。其中，PIP復合層435例如是直接形成于第一絕緣層136上；MM復合層436例如是與第一絕緣層136之間相隔一間距而以中間介電層隔開；多晶硅437a和金屬層437b搭配的復合層437例如是多晶硅437a直接形成于第一絕緣層136上，多晶硅437a與金屬層437b間是以中間介電層隔開。然而，本發(fā)明并不僅限于此，也可以根據(jù)上述實施例和實際應用的條件變化與調(diào)整而產(chǎn)生其他應用態(tài)樣。
[0059]上述實施例的應用十分廣泛，例如PN結(jié)(PNjunction)、雙極性結(jié)晶體管(bipolar junction transistor, BJT)、金屬氧化物半導體場效應晶體管(metal-oxi de-semi conductor field effect transistor, M0SFET)、漏極延伸金屬氧化物半導體導體(extended drain MOS, ED N/PM0S)、側(cè)向擴散型金屬氧化物半導體導體(lateral diffused MOS, LD N/PM0S)、雙擴散漏極金屬氧化物半導體導體(doublediffused drain MOS, DDD N/PM0S)、輕摻雜漏極金屬氧化物半導體導體(lightly-dopeddrain MOS，LDD N/PM0S)、C00LM0S?、垂直雙擴散金屬氧化物半導體導體(verticaldouble-diffused M0S, VDM0S)、絕緣柵雙極晶體管(insulated gate bipolar transistor,IGBT)...等等各種有寄生場元件開啟問題的半導體元件，都可以應用如上述實施例的在導線如頂部金屬線下方設置一導電體，或是在高壓元件操作時對所設置的導電體施加一固定偏壓，或是將導電體電性連接至第一阱(如HVNW 131)內(nèi)的一高濃度摻雜區(qū)(與HVNW 131相同的導電態(tài))，都可有效避免場元件開啟。
[0060]綜上所述，雖然本發(fā)明已以實施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬【技術領域】中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作各種的更動與潤飾。因此，本發(fā)明的保護范圍當視隨附的權利要求范圍所界定的為準。
【權利要求】
1.一種場元件(field device),包括: 一第一導電型的一襯底； 一第一講為一第二導電型，是形成于該襯底內(nèi)并由該襯底的表面向下擴展； 一第二講，為該第一導電型和形成于該襯底內(nèi)并由該襯底的表面向下擴展，該第二講鄰接該第一阱的一側(cè)，而該襯底則位于該第一阱的另一側(cè)； 一第一摻雜區(qū)為該第一導電型，是形成于該第二講處并與該第一講相隔一距離，其中該第一摻雜區(qū)的摻雜濃度大于該第二阱的摻雜濃度； 一導線，是電性連接該第一摻雜區(qū)并跨越(across)該第一阱的上方；和 一導電體(conductive body)，是位于該導線和該第一阱之間且于該導線下方對應地跨越(across)該第一阱，該導電體和該導線被電性隔離。
2.根據(jù)權利要求1所述的場元件，更包括一第一絕緣層位于該第一阱上方并延伸至該第一摻雜區(qū)，其中該導電體是位于該第一絕緣層上方。
3.根據(jù)權利要求2所述的場元件，其中該導電體是電性連接至一電壓源，可施加一固定偏壓至該導電體。
4.根據(jù)權利要求2所述的場元件，更包括一第二摻雜區(qū)為該第二導電型，是形成于該第一阱處并中斷該第一阱的連續(xù)，且該第二摻雜區(qū)的摻雜濃度大于該第一阱的摻雜濃度，該第二摻雜區(qū)是與該導電體電性連接。
5.根據(jù)權利要求4所述的場元件,其中該導電體包括一柱體部(pillarportion)向下延伸和穿過該第一絕緣層以與該第二摻雜區(qū)連接。
6.根據(jù)權利要求2所述的場元件，其中該第一絕緣層為一場氧化層。
7.根據(jù)權利要求2所述的場元件，更包括一第一中間介電層(firstILD)于該第一絕緣層和該導電體之間。
8.根據(jù)權利要求2所述的場元件，更包括一第二絕緣層位于該導線和該導電體之間，使該導電體和該導線電性隔離。
9.根據(jù)權利要求8所述的場元件，其中該第二絕緣層為一第二中間介電層(secondILD)。
10.根據(jù)權利要求1所述的場兀件，其中該導電體為單層的一多晶娃或一金屬層。
【文檔編號】H01L21/336GK103579298SQ201210282402
【公開日】2014年2月12日 申請日期:2012年8月9日 優(yōu)先權日:2012年8月9日
【發(fā)明者】鄭安棣, 鍾淼鈞, 徐志嘉, 黃胤富 申請人:旺宏電子股份有限公司