溝槽隔離結(jié)構(gòu)及其形成方法
【專利摘要】本發(fā)明一實施例提供一種溝槽隔離結(jié)構(gòu)及其形成方法，該方法包括：提供一基板；在基板中形成一溝槽；在溝槽中順應性地形成一第一絕緣層覆蓋溝槽；在第一絕緣層上順應性地形成一氮化物襯層；在氮化物襯層上形成一第二絕緣層，且填滿溝槽；蝕刻第二絕緣層，使得第二絕緣層的上表面低于或等于基板的上表面；以及在第二絕緣層上形成一第三絕緣層覆蓋第二絕緣層，其與第一絕緣層、氮化物襯層及第二絕緣層形成一溝槽隔離結(jié)構(gòu)。本發(fā)明的溝槽隔離結(jié)構(gòu)及其形成方法，能避免在溝槽隔離結(jié)構(gòu)中形成空隙，可降低漏電流的發(fā)生。
【專利說明】溝槽隔離結(jié)構(gòu)及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是關(guān)于溝槽隔離結(jié)構(gòu)及其形成方法，且特別是有關(guān)于一種避免在溝槽隔離結(jié)構(gòu)中形成空隙的方法。
【背景技術(shù)】
[0002]隨著半導體技術(shù)的進步及應用上的需求，非揮發(fā)性記憶體技術(shù)已迅速發(fā)展成為生活中常見且不可或缺的電子產(chǎn)品。相較于過去只需儲存少量啟動程式碼，非揮發(fā)性記憶體裝置在現(xiàn)在的應用中常需要儲存數(shù)千兆位元(GB)的音樂和視頻數(shù)據(jù)，也因此為非揮發(fā)性記憶體的發(fā)展帶來革命性的變化。
[0003]在非揮發(fā)性記憶體裝置中，淺溝槽隔離結(jié)構(gòu)(STI)為隔離相鄰半導體裝置的重要元件之一。然而，在目前的制程中，所形成的淺溝槽隔離結(jié)構(gòu)的隔離效果仍不盡理想，使得非揮發(fā)性記憶體裝置可能會有漏電流、寫入速率低等問題。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是在于提供一種溝槽隔離結(jié)構(gòu)及其形成方法，以避免在溝槽隔離結(jié)構(gòu)中形成空隙，可降低漏電流的發(fā)生。
[0005]為此，在本發(fā)明一實施例中，提供一種溝槽隔離結(jié)構(gòu)及其形成方法，該方法包括:提供一基板；在該基板中形成一溝槽；在該溝槽中順應性地形成一第一絕緣層覆蓋該溝槽；在該第一絕緣層上順應性地形成一氮化物襯層；在該氮化物襯層上形成一第二絕緣層，且填滿該溝槽；蝕刻該第二絕緣層，使得該第二絕緣層的上表面低于或等于該基板的上表面；以及在該第二絕緣層上形成一第三絕緣層覆蓋第二絕緣層，其與該第一絕緣層、該氮化物襯層及該第二絕緣層形成一溝槽隔離結(jié)構(gòu)。
[0006]在本發(fā)明另一實施例中，提供一種溝槽隔離結(jié)構(gòu)，包括:一基板，該基板中具有一溝槽；以及一隔離結(jié)構(gòu)，位于該溝槽中，該隔離結(jié)構(gòu)包括:一第一絕緣層，順應性地覆蓋該溝槽；一氮化物襯層，順應性地覆蓋該第一絕緣層；一第二絕緣層，位于該氮化物襯層上，且填入該溝槽；以及一第三絕緣層，位于該第二絕緣層上，其中該第二絕緣層的上表面低于或等于該基板的上表面。
[0007]本發(fā)明提供的溝槽隔離結(jié)構(gòu)及其形成方法，可避免位元線短路，進而改善低寫入速率的問題，以及降低漏電流的發(fā)生，提高了整體上的優(yōu)良率。
【專利附圖】

【附圖說明】
[0008]以下附圖僅旨在于對本發(fā)明做示意性說明和解釋，并不限定本發(fā)明的范圍。其中:
[0009]圖1顯示在本發(fā)明一實施例的溝槽隔離結(jié)構(gòu)的形成方法的流程圖。
[0010]圖2?9顯示在一實施例中根據(jù)圖1的方法所形成的溝槽隔離結(jié)構(gòu)在各個制造階段的剖面圖[0011]圖10顯示在不同的實施例中的溝槽隔離結(jié)構(gòu)中的孔洞數(shù)量。
[0012]主要元件標號說明:
[0013]102、104、106、108、110、112、114 ?步驟；
[0014]200 ?基板；
[0015]202 ?溝槽；
[0016]204?硬罩幕層；
[0017]206?第一絕緣層；
[0018]208?氮化物襯層；
[0019]210?第二絕緣層；
[0020]210a?第二絕緣層的上表面；
[0021]200a?基板的上表面；
[0022]212?第三絕緣層；
[0023]214?通道氧化物層；
[0024]216?浮動閘極層。
【具體實施方式】
[0025]為了對本發(fā)明的技術(shù)特征、目的和效果有更加清楚的理解，現(xiàn)對照【專利附圖】

【附圖說明】本發(fā)明的【具體實施方式】。
[0026]以下依本發(fā)明的不同特征舉出數(shù)個不同的實施例。本發(fā)明中特定的元件及安排為了簡化，但本發(fā)明并不以這些實施例為限。舉例而言，于第二元件上形成第一元件的描述可包括第一元件與第二元件直接接觸的實施例，亦包括具有額外的元件形成在第一元件與第二元件之間、使得第一元件與第二元件并未直接接觸的實施例。此外，為簡明起見，本發(fā)明在不同例子中以重復的元件符號及/或字母表示，但不代表所述各實施例及/或結(jié)構(gòu)間具有特定的關(guān)系。
[0027]圖1顯示在本發(fā)明一實施例中，形成溝槽隔離結(jié)構(gòu)的方法流程圖。
[0028]圖2至9則顯示在一實施例中根據(jù)圖1的方法所形成的溝槽隔離結(jié)構(gòu)在各個制造階段的剖面圖。
[0029]參照圖1、2，在步驟102中，提供基板200。基板200例如包括硅基板。參照圖1、3，在步驟104中，在基板200中形成溝槽202。在一實施例中，可先在基板200上形成硬罩幕層204，而后依序蝕刻硬罩幕層204及基板200，以形成溝槽202。上述蝕刻制程可為干蝕刻制程，如電漿蝕刻制程或反應性離子蝕刻制程。硬罩幕層204例如為氮化硅層。硬罩幕層204下可更包括一墊氧化層(圖中未顯示)。
[0030]參照圖1、4，在步驟106中，在溝槽202中順應性地形成第一絕緣層206覆蓋溝槽202。在一實施例中，第一絕緣層206的形成可利用熱氧化制程或化學氣相沉積制程，例如以高溫氧化(high temperature oxidation ；ΗΤ0)法所形成的氧化娃層。第一絕緣層的厚度可為溝槽寬度的0.5%至30%。
[0031]參照圖1、5，在步驟108中，在第一絕緣層206上順應性地形成氮化物襯層208。在一實施例中，氮化物襯層208是以去I禹合電衆(zhòng)氮化法(decoupled-plasma-nitridation)形成，其厚度可為溝槽寬度的1%至5%。參照圖1、6，在步驟110中，在氮化物襯層208上形成第二絕緣層210且填滿溝槽202。在一實施例中，第二絕緣層210包括旋涂玻璃(spinon glass ；S0G)層。第二絕緣層210的形成例如包括利用沉積制程、回火制程、及化學機械研磨制程。第二絕緣層210的厚度可為溝槽深度的60%至100%。
[0032]參照圖1、7，在步驟112中，蝕刻第二絕緣層210。應注意的是，蝕刻后的第二絕緣層210的上表面210a低于或等于基板200的上表面200a。在一較佳實施例中，第二絕緣層的上表面低于基板的上表面。上述蝕刻的步驟可利用濕蝕刻制程，如浸洗蝕刻(immersionetching)或噴灑蝕刻(spray etching)。
[0033]參照圖1、8，在步驟114中，在第二絕緣層210上形成第三絕緣層212，其與第一絕緣層206、氮化物襯層208及第二絕緣層210形成溝槽隔離結(jié)構(gòu)。在一實施例中，第三絕緣層212包括沉積高密度電漿(high density plasma ；HDP)氧化物層，以及對該HDP層進行化學機械研磨制程，以暴露出硬罩幕層204。第三絕緣層的厚度D例如可為溝槽深度的30%至100%。在上述溝槽隔離結(jié)構(gòu)中，由于氮化物襯層208形成于第一絕緣層206 (例如為HTO層)及第二絕緣層210 (例如為SOG層)之間，故可減少第一絕緣層206及第二絕緣層210之間的應力，因而減少溝槽隔離結(jié)構(gòu)中的孔洞。
[0034]參照圖9，以例如濕蝕刻的方式移除圖8的硬罩幕層204后，對第三絕緣層212進行回蝕刻(pullback etching)步驟，以減少其尺寸?；匚g刻的步驟例如為:在氫氟酸(HF)中加入銨而形成緩沖容易(BHF)，借此對第三絕緣層進行蝕刻。此制程的優(yōu)點包刻蝕刻步驟較穩(wěn)定且易于控制。在回蝕刻步驟中，第三絕緣層212的體積會向內(nèi)、向下減少，但仍位于基板200的溝槽上方。在一些實施例中，可重復進行多次回蝕刻步驟，以達到欲得的第三絕緣層212的尺寸?；匚g刻步驟后的第三絕緣層的厚度例如介于70埃至150埃，但并非以此為限。而后，在溝槽202以外的基板200的上表面200a形成通道氧化物層214。通道氧化物層的形成例如利用常壓或低壓化學氣相沉積法，其厚度例如介于70埃至120埃。最后，形成浮動閘極層216，覆蓋在通道氧化物層214及第三絕緣層212上，如圖9所示。浮動閘極層216例如為以化學氣相沉積形成的多晶硅層。
[0035]應注意的是，在本發(fā)明一些實施例中的溝槽隔離結(jié)構(gòu)中，第二絕緣層的上表面大抵低于或等于基板的上表面，因此，在其上的第三絕緣層可更穩(wěn)固的維持在溝槽中。相反的，若第二絕緣層的上表面高于基板的上表面，第二絕緣層上的第三絕緣層容易在進行化學機械研磨的過程中整個被拔除，導致浮動閘極層直接覆蓋于第二絕緣層上，而造成元件的短路。
[0036]參照圖9，在本發(fā)明一實施例中，提供一種溝槽隔離結(jié)構(gòu)，包括:基板200，基板200中具有溝槽202 ;以及隔離結(jié)構(gòu)，位于溝槽200中。隔離結(jié)構(gòu)包括:第一絕緣層206，順應性地覆蓋溝槽202 ;氮化物襯層208，順應性地覆蓋第一絕緣層206 ;第二絕緣層210，位于氮化物襯層208上，且填入溝槽202 ;以及第三絕緣層212，位于第二絕緣層210上，其中第二絕緣層210的上表面210a低于或等于基板200的上表面200a。此外，在溝槽202以外的基板200的上表面200a更包括通道氧化物層214，且在通道氧化物層214及第三絕緣層212上更覆蓋有浮動閘極層216。
[0037]在上述實施例中，溝槽隔離結(jié)構(gòu)包括第一絕緣層206、氮化物襯層208、位于氮化物襯層208上的第二絕緣層210以及第三絕緣層212。其中，第一絕緣層206例如為HTO層，第二絕緣層例如為SOG層，第三絕緣層例如為HDP層。一般而言，可將HDP層直接作為溝槽隔離結(jié)構(gòu)。然而，隨著半導體裝置尺寸的縮小，HDP材料難以填入較小的溝槽中，故改以SOG層填入溝槽作為溝槽隔離結(jié)構(gòu)的一部分。然而，若直接以SOG材料作為溝槽隔離結(jié)構(gòu)，則在回蝕刻步驟時會有SOG材料的蝕刻速率難以控制的問題。因此，在本發(fā)明一些實施例中，提供一種溝槽隔離結(jié)構(gòu)，同時兼具SOG層及HDP層，且可應用于尺寸較小的裝置上。此外，在上述溝槽隔離結(jié)構(gòu)中，第一絕緣層及第二絕緣層之間具有氮化物襯層。
[0038]經(jīng)實驗發(fā)現(xiàn)，若對第一絕緣層進行一密化(densify)步驟，以使第一絕緣層的結(jié)構(gòu)較為緊密，并減少位元件短路的情形。然而，如圖10所示，在密化步驟后所形成溝槽隔離結(jié)構(gòu)中會具有大量的孔洞。參照圖10，在以HTO層作為第一絕緣層的實施例中，若對HTO層進行密化制程后再于HTO層上形成SOG層時，所形成的溝槽隔離結(jié)構(gòu)會具有大量的孔洞。推測可能的原因為密化后的HTO層材質(zhì)較硬、SOG層的材質(zhì)較軟，兩者的貼合能力不佳，導致介面間具有較大的應力，故容易造成孔洞的形成。這些溝槽隔離結(jié)構(gòu)中的孔洞會導致元件的待機電流(standby current)提高。此外，如圖10所示,若在密化后的HTO層及SOG層之間形成氮化物襯層時，雖可稍微降低孔洞的形成，但效果仍不顯著。
[0039]因此，在本發(fā)明各實施例中，較佳不進行密化步驟，而利用如去耦合電漿氮化法在HTO層上形成氮化物襯層，而后再形成SOG層。此制程可增進各層間的貼合能力，并釋放材料之間的應力，進而大幅降低溝槽隔離結(jié)構(gòu)中孔洞的形成，避免高待機電流的產(chǎn)生。此外，更可通過對SOG層進行較深的蝕刻(S0G層的上表面低于或等于基板的上表面)來改善位元線短路的問題。
[0040]經(jīng)實驗發(fā)現(xiàn)，若SOG層的上表面較高時(蝕刻較少)，會有位元線短路(bit lineto bit line short)的問題。推測可能的原因為當SOG層的表面較高時,其上形成的HDP層(第三絕緣層)較容易在研磨步驟中一并被移除，導致后續(xù)形成的浮動閘極層直接位于SOG層上，造成元件的短路。因此，在本發(fā)明一些實施例中，對SOG層進行較深的蝕刻，可使得HDP層延伸進入基板的溝槽中，借此避免HDP層在后續(xù)制程中被移除。因此，在此實施例中，SOG層具有較低的上表面，故可避免位元線短路，進而改善低寫入速率的問題。此外，氮化物襯層則可避免孔洞的產(chǎn)生，故也可降低漏電流的發(fā)生。
[0041]下表1比較以不同方法形成的溝槽隔離結(jié)構(gòu)的孔洞數(shù)目、失效比例及優(yōu)良率。參照表1，當所形成的溝槽隔離結(jié)構(gòu)包括沒有進行密化步驟的HTO層、氮化物襯層、蝕刻較深的SOG層及HDP層(如圖9所示結(jié)構(gòu))，其可具有最少的孔洞及最少的位元線短路，故所形成的元件的漏電流及寫入速率低的問題最少，整體優(yōu)良率也最高。
[0042]表1
[0043]
【權(quán)利要求】
1.一種溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，該溝槽隔離結(jié)構(gòu)的形成方法包括:提供一基板；在該基板中形成一溝槽；在該溝槽中順應性地形成一第一絕緣層覆蓋該溝槽；在該第一絕緣層上順應性地形成一氮化物襯層；在該氮化物襯層上形成一第二絕緣層，且填滿該溝槽；蝕刻該第二絕緣層，使得該第二絕緣層的上表面低于或等于該基板的上表面；以及在該第二絕緣層上形成一第三絕緣層覆蓋第二絕緣層，其與該第一絕緣層、該氮化物襯層及該第二絕緣層形成一溝槽隔離結(jié)構(gòu)。
2.如權(quán)利要求1所述的溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，該第一絕緣層為一高溫氧化層。
3.如權(quán)利要求2所述的溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，該高溫氧化層為氧化硅層。
4.如權(quán)利要求I所述的溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，該第二絕緣層為一旋涂玻璃層。
5.如權(quán)利要求I所述的溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，該第三絕緣層為一高密度電漿氧化物層。
6.如權(quán)利要求I所述的溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，該氮化物襯層以去耦合電漿氮化法形成。
7.如權(quán)利要求1所述的溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，在形成該溝槽之前，更包括在該基板上形成一硬罩幕層，且形成該溝槽的步驟，包括依序蝕刻該硬罩幕層及該基板，以在該基板上形成一溝槽。
8.如權(quán)利要求7所述的溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，該硬罩幕為氮化硅層。
9.如權(quán)利要求7所述的溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，更包括:在形成該第三絕緣層之后，移除該硬罩幕；之后，對該第三絕緣層進行一回蝕刻步驟，以減少其尺寸；以及在該溝槽以外的該基板的上表面形成一通道氧化物層，形成一浮動閘極層，覆蓋在該通道氧化物層及該第三絕緣層上。
10.一種溝槽隔離結(jié)構(gòu)，其特征在于，該溝槽隔離結(jié)構(gòu)包括:一基板，該基板中具有一溝槽；以及一隔離結(jié)構(gòu)，位于該溝槽中，該隔離結(jié)構(gòu)包括:一第一絕緣層，順應性地覆蓋該溝槽；一氮化物襯層，順應性地覆蓋該第一絕緣層；一第二絕緣層，位于該氮化物襯層上，且填入該溝槽；以及一第三絕緣層，位于該第二絕緣層上，其中該第二絕緣層的上表面低于或等于該基板的上表面。
11.如權(quán)利要求10所述的溝槽隔離結(jié)構(gòu)，其特征在于，該第一絕緣層為一高溫氧化層。
12.如權(quán)利要求10所述的溝槽隔離結(jié)構(gòu)，其特征在于，該高溫氧化層為氧化硅層。
13.如權(quán)利要求10所述的溝槽隔離結(jié)構(gòu)，其特征在于，該第二絕緣層為一旋涂玻璃層。
14.如權(quán)利要求10 所述的溝槽隔離結(jié)構(gòu)，其特征在于，該第三絕緣層為一高密度電漿氧化物層。
【文檔編號】H01L21/762GK103594414SQ201210294451
【公開日】2014年2月19日 申請日期:2012年8月17日 優(yōu)先權(quán)日:2012年8月17日
【發(fā)明者】卓旭棋, 蔡耀庭, 廖修漢 申請人:華邦電子股份有限公司