溝槽型雙層柵mos中的多晶硅之間的氮化膜形成方法
【專利摘要】本發(fā)明公開了一種溝槽型雙層柵MOS中的多晶硅之間的氮化膜形成方法，包括：1）溝槽刻蝕；2）介質(zhì)層生長；3）生長第一層多晶硅；4）第一層多晶硅進行第一步反刻蝕；5）對第一層多晶硅進行光刻及第二步反刻蝕；6）淀積氮化膜；7）淀積HDP氧化膜后，化學機械拋光；8）P-cover光刻；9）HDP氧化膜反刻蝕；10）去除氮化膜的保護層上方的氮化膜；11）去除氮化膜的保護層和氮化膜上方的介質(zhì)層；12）柵極氧化層生長；13）第二層多晶硅淀積與反刻蝕；14）形成基極和源極；15）形成接觸孔、金屬和鈍化層。本發(fā)明解決了兩層多晶硅之間介質(zhì)層厚度難以控制的問題，提高了溝槽型雙層柵功率MOS器件性能的穩(wěn)定性。
【專利說明】溝槽型雙層柵MOS中的多晶硅之間的氮化膜形成方法
【技術領域】
[0001]本發(fā)明涉及一種半導體領域中形成氮化膜介質(zhì)層的方法，特別是涉及一種溝槽型雙層柵M0S中的兩層多晶硅之間的氮化膜介質(zhì)層的形成方法。
【背景技術】
[0002]在功率器件中，溝槽型雙層柵功率M0S器件具有擊穿電壓高、導通電阻低、轉(zhuǎn)換效率高、開關速度快的特性。通常，第一層多晶硅電極作為屏蔽電極與源極短接或者通單獨引出，第二層多晶硅電極作為柵極。兩層多晶硅電極之間的氧化層厚度需要嚴格控制，否則會形成漏電或較低的擊穿電壓。
[0003]目前，現(xiàn)有工藝中的兩層多晶硅電極之間的氧化層的制備方法，是在第一層多晶硅反刻之后生長高密度等離子體氧化膜(HDP)氧化膜，生長的HDP氧化膜要足夠厚可以將溝槽(Trench)填滿，再進行CMP (化學機械研磨)、光刻、HDP氧化膜反刻，最終在第一層多晶硅上面留下2500埃的HDP作為兩層多晶硅之間的介質(zhì)層。其中，具體的工藝流程如下:
[0004]1)溝槽腐蝕；
[0005]2)介質(zhì)層淀積；
[0006]3)第一層多晶娃淀積；
[0007]4)第一層多晶娃第一步反刻蝕；
[0008]5)第一層多晶娃光刻、第一層多晶娃第二步反刻蝕；
[0009]6)高密度等離子體氧化膜(HDP)淀積；
[0010]7) HDP CMP (化學機械研磨)至剩余3000埃；
[0011]8)濕法腐蝕使溝槽內(nèi)的第一層多晶硅上剩余2500埃HDP ；
[0012]9)柵氧化層生長、第二層多晶硅淀積、第二層多晶硅反刻蝕；
[0013]10)金屬下介質(zhì)層生長；
[0014]11)接觸孔介質(zhì)層刻蝕、接觸孔硅刻蝕；
[0015]12)源極金屬生長與刻蝕。
[0016]其中，現(xiàn)有工藝中的第一層多晶硅兩步反刻蝕之后的cell (M0SFET的原胞)區(qū)斷面圖，如圖1所示；HDP氧化膜生長后cell區(qū)斷面圖，如圖2所示；HDP氧化膜濕法刻蝕后cell區(qū)斷面圖，如圖3所示。
[0017]對于現(xiàn)有工藝，第一層多晶硅第二次刻蝕深度為硅表面以下1.15μπι時，HDP氧化硅淀積厚度約1.5 μ m，HDP氧化硅CMP研磨量約1.2 μ m，由于HDP氧化膜生長厚度和CMP研磨厚度都很大，所以CMP之后的殘余膜厚波動很大。另外，CMP研磨速率在硅片面內(nèi)不同位置和硅片間存在差異，這也導致了 CMP之后的殘余膜厚的均一性很差。以上兩點導致兩層多晶硅之間的介質(zhì)膜厚度的均一性和穩(wěn)定性都很差。
[0018]由于現(xiàn)有工藝中的HDP氧化膜在CMP之后殘留厚度存在起伏和波動，導致HDP氧化膜反刻之后的殘留厚度很難控制，這樣會使溝槽型雙層柵功率M0S器件的性能很不穩(wěn)定。因此，需解決兩層多晶硅之間介質(zhì)層厚度難以控制的問題，以提高溝槽型雙層柵功率MOS器件性能的穩(wěn)定性。

【發(fā)明內(nèi)容】

[0019]本發(fā)明要解決的技術問題是提供一種溝槽型雙層柵M0S中的兩層多晶硅之間的氮化膜介質(zhì)層的形成方法。通過利用氮化膜作為隔離介質(zhì)，能解決兩層多晶硅之間介質(zhì)層厚度難以控制的問題，提高溝槽型雙層柵功率M0S器件性能的穩(wěn)定性。
[0020]為解決上述技術問題，本發(fā)明的溝槽型雙層柵M0S中的兩層多晶硅之間的氮化膜介質(zhì)層的形成方法，包括步驟:
[0021]1)在硅片上進行溝槽刻蝕；
[0022]2)在溝槽的內(nèi)壁和硅片表面進行介質(zhì)層生長；
[0023]其中，介質(zhì)層為氧化膜，厚度為500?3000埃；介質(zhì)層的生長方式，包括:熱氧或低壓化學氣相沉積方式；
[0024]3)在溝槽內(nèi)的介質(zhì)層上，生長第一層多晶硅；
[0025]4)對第一層多晶硅進行第一步反刻蝕；
[0026]5)對第一層多晶硅進行光刻及第二步反刻蝕；
[0027]即對第一層多晶硅進行光刻，保護住需要接出源極多晶硅的位置，剩余的第一層多晶硅位置進行第二步多晶硅反刻蝕至硅表面以下；
[0028]6)在介質(zhì)層和第一層多晶硅上，淀積氮化膜；
[0029]7)在溝槽內(nèi)，淀積高密度等離子體(HDP)氧化膜后，進行化學機械拋光(CMP)至氮化膜表面；
[0030]8) P-cover 光刻；
[0031]即通過在源極多晶硅引出位置邊定義一塊區(qū)域，使溝槽內(nèi)第一層多晶硅與第二層多晶硅橫向隔離；
[0032]9) HDP氧化膜反刻蝕，露出溝槽頂部及側(cè)壁的氮化膜，并在溝槽底部，保留部分HDP氧化膜作為溝槽底部氮化膜的保護層；
[0033]10)刻蝕(包括濕法刻蝕)去除氮化膜的保護層(即保留的部分HDP氧化膜)上方的氮化膜；
[0034]11)去除氮化膜的保護層(即保留的部分HDP氧化膜)和氮化膜上方的介質(zhì)層；
[0035]其中，去除的方式，可包括:濕法刻蝕；
[0036]12)柵極氧化層生長；
[0037]13)第二層多晶硅淀積與反刻蝕；
[0038]14)形成基極(BODY)和源極(Source)；
[0039]15)形成接觸孔、金屬和鈍化層。
[0040]所述步驟6)中，淀積的方法包括:低壓化學氣相沉積或等離子體增強式化學氣相沉積；氮化膜的材質(zhì)包括:氮化硅；氮化膜的厚度為500?3000埃。
[0041]所述步驟9)中，反刻蝕為濕法刻蝕；部分HDP氧化膜的厚度為500?2000埃。
[0042]本發(fā)明在第一層多晶硅淀積之后，在第一層多晶硅表面生長一層氮化膜，這層氮化膜最終將作為兩層多晶硅之間的介質(zhì)層。然后，做HDP氧化膜淀積，用CMP將表面的HDP氧化膜磨平，停在氮化膜上。然后，HDP氧化膜濕法刻蝕，將trench側(cè)壁HDP氧化膜刻蝕干凈，在底部留下約1000埃氧化膜作為底部氮化膜保護層。利用濕法刻蝕去除溝槽頂部及側(cè)壁氮化膜，然后去除頂部及側(cè)壁氧化膜，作為兩層多晶硅之間介質(zhì)層的底部氮化膜形成。由于利用氮化硅作為隔離介質(zhì)，隔離性能大大提高，且不存在HDP氧化膜難以控制的風險；另夕卜，氮化娃還可以作為CMP的中止層(stop layer),因此，解決了兩層多晶娃之間介質(zhì)層厚度難以控制的問題，提高溝槽型雙層柵功率M0S器件性能的穩(wěn)定性。
【專利附圖】

【附圖說明】
[0043]下面結(jié)合附圖與【具體實施方式】對本發(fā)明作進一步詳細的說明:
[0044]圖1是現(xiàn)有工藝中的第一層多晶硅兩步反刻蝕之后的cell區(qū)斷面圖；
[0045]圖2是現(xiàn)有工藝中的HDP氧化膜生長后cell區(qū)斷面圖；
[0046]圖3是現(xiàn)有工藝中的HDP氧化膜濕法刻蝕后cell區(qū)斷面圖；
[0047]圖4是本發(fā)明中的第一層多晶硅表面氮化膜生長之后的cell區(qū)斷面圖；
[0048]圖5是本發(fā)明中的HDP氧化膜生長后CMP磨至氮化膜表面的cell區(qū)斷面圖
[0049]圖6是本發(fā)明中的HDP氧化膜濕法刻蝕后cell區(qū)斷面圖；
[0050]圖7是本發(fā)明中的去除溝槽頂部及側(cè)壁氮化膜后cell區(qū)斷面圖；
[0051]圖8是本發(fā)明中的去除溝槽頂部和側(cè)壁介質(zhì)層和HDP氧化膜后cell區(qū)斷面圖。
【具體實施方式】
[0052]本發(fā)明中的溝槽型雙層柵M0S中的兩層多晶硅之間的氮化膜介質(zhì)層的形成方法，包括步驟:
[0053]1)在硅片上進行溝槽刻蝕；
[0054]2)采用熱氧或低壓化學氣相沉積方式，在溝槽內(nèi)壁和硅片表面進行氧化膜介質(zhì)層生長，厚度為500?3000埃；
[0055]3)在溝槽內(nèi)的介質(zhì)層上，通過低壓化學氣相沉積，生長第一層多晶硅，其中，第一層多晶硅的厚度足以填滿溝槽內(nèi)部；
[0056]4)對第一層多晶硅進行第一步反刻蝕，直到刻蝕至硅表面；
[0057]5)對第一層多晶硅進行光刻，保護住需要接出源極多晶硅的位置，其余位置進行第二步反刻蝕，直到刻蝕至硅表面以下所需深度(特定深度);
[0058]其中，上述步驟1) _5)可按照現(xiàn)有工藝進行，第一層多晶硅兩步反刻蝕之后的cell區(qū)斷面圖可如圖1所示；
[0059]6)在介質(zhì)層和第一層多晶硅上，通過如低壓化學氣相沉積或等離子體增強式化學氣相沉積的方式，淀積氮化膜，即氮化硅(如圖4所示)，厚度為500?3000埃；
[0060]7)在溝槽內(nèi)，淀積高密度等離子體(HDP)氧化膜(氧化硅)，完全填滿溝槽后，進行化學機械拋光(CMP)至氮化硅表面(如圖5所示)；
[0061]這一步利用氮化硅作為CMP中止層，CMP可以精確停留在溝槽表面；
[0062]8)P-C0Ver光刻，通過在源極多晶硅引出位置邊定義一塊區(qū)域，使溝槽內(nèi)第一層多晶硅(源極多晶硅)與第二層多晶硅(柵極多晶硅)橫向隔離；
[0063]9) HDP氧化膜反刻蝕(濕法刻蝕)，露出溝槽頂部及側(cè)壁的氮化硅，并在溝槽底部，保留部分HDP氧化膜(部分HDP氧化膜的厚度可為500?2000埃)作為溝槽底部氮化硅的保護層(如圖6所示)，即溝槽底部的氮化硅由HDP氧化膜保護；
[0064]其中，HDP氧化膜反刻蝕中，刻蝕量固定，可以精確控制溝槽底部氮化硅上HDP厚度，以保護底部氮化膜。
[0065]10)濕法刻蝕，去除氮化硅的保護層上方的氮化硅(如圖7所示)，即溝槽表面?zhèn)缺诘牡薅急豢涛g干凈，在第一層多晶娃表面上的氮化娃由于底部的HDP氧化膜保護得以留下；
[0066]11)濕法刻蝕，去除氮化硅的保護層(即HDP氧化膜)和氮化硅上方的介質(zhì)層(如圖8所示)，從而形成溝槽底部的氮化硅介質(zhì)層；
[0067]12)按照現(xiàn)有工藝，利用熱氧化生長柵極氧化層；
[0068]13)按照現(xiàn)有工藝，進行第二層多晶硅淀積與反刻蝕，即利用低壓化學氣相沉積生長第二層多晶硅，刻蝕至硅表面；
[0069]14)按照現(xiàn)有工藝,通過離子注入，形成基極(BODY)和源極(Source)。
[0070]15)按照現(xiàn)有工藝，形成接觸孔、金屬和鈍化層，即利用掩膜板刻蝕形成接觸孔，淀積金屬層并刻蝕形成接觸電極，淀積并刻蝕形成鈍化層。
[0071]按照上述步驟，通過在第一層多晶硅電極刻蝕之后，在多晶硅表面生長一層氮化膜，然后再生長HDP氧化膜，再進行CMP、光刻、HDP氧化膜反刻，去除溝槽頂部及側(cè)壁氮化膜，利用底部HDP氧化膜保護住底部氮化膜作為雙層柵M0S結(jié)構(gòu)兩層多晶硅之間隔離層。由于利用氮化膜作為隔離介質(zhì)，提高了隔離性能，解決了兩層多晶硅之間介質(zhì)層厚度難以控制的問題，使得整體工藝控制難度有效降低，提高溝槽型雙層柵功率M0S器件性能的穩(wěn)定性。
【權利要求】
1.一種溝槽型雙層柵MOS中的兩層多晶硅之間的氮化膜介質(zhì)層的形成方法，其特征在于，包括步驟:1)在硅片上進行溝槽刻蝕；2)在溝槽內(nèi)壁和硅片表面進行介質(zhì)層生長；3)在溝槽內(nèi)的介質(zhì)層上，生長第一層多晶娃；4)對第一層多晶硅進行第一步反刻蝕；5)對第一層多晶硅進行光刻及第二步反刻蝕；6)在介質(zhì)層和第一層多晶硅上，淀積氮化膜；7)在溝槽內(nèi)，淀積高密度等離子體氧化膜后，進行化學機械拋光至氮化膜表面；8)P-cover 光刻；9)高密度等離子體氧化膜反刻蝕，露出溝槽頂部及側(cè)壁的氮化膜，并在溝槽底部，保留部分高密度等離子體氧化膜作為溝槽底部氮化膜的保護層；10)刻蝕去除氮化膜的保護層上方的氮化膜；11)去除氮化膜的保護層和氮化膜上方的介質(zhì)層；12)柵極氧化層生長；13)第二層多晶硅淀積與反刻蝕；14)形成基極和源極；15)形成接觸孔、金屬和鈍化層。
2.如權利要求1所述的方法，其特征在于:所述步驟2)中，介質(zhì)層為氧化膜，厚度為500 ?3000 埃；介質(zhì)層的生長方式，包括:熱氧或低壓化學氣相沉積方式。
3.如權利要求1所述的方法，其特征在于:所述步驟3)中，第一層多晶硅的厚度為足以填滿溝槽內(nèi)部。
4.如權利要求1所述的方法，其特征在于:所述步驟4)中，第一步反刻蝕時，直至刻蝕至娃表面。
5.如權利要求1所述的方法，其特征在于:所述步驟5)的對第一層多晶硅進行光刻及第二步反刻蝕中，對第一層多晶硅進行光刻，保護住需要接出源極多晶硅的位置，剩余的第一層多晶硅位置進行第二步多晶硅反刻蝕，直至刻蝕至硅表面以下所需深度。
6.如權利要求1所述的方法，其特征在于:所述步驟6)中，淀積的方法包括:低壓化學氣相沉積或等離子體增強式化學氣相沉積；氮化膜的材質(zhì)包括:氮化硅；氮化膜的厚度為500?3000埃。
7.如權利要求5所述的方法，其特征在于:所述步驟8)的P-cover光刻中，通過在源極多晶硅引出位置邊定義一塊區(qū)域，使溝槽內(nèi)第一層多晶硅與第二層多晶硅橫向隔離。
8.如權利要求1所述的方法，其特征在于:所述步驟9)中，反刻蝕為濕法刻蝕；部分高密度等離子體氧化膜的厚度為500?2000埃。
9.如權利要求1所述的方法，其特征在于:所述步驟10)中，刻蝕包括:濕法刻蝕。
10.如權利要求1所述的方法，其特征在于:所述步驟11)中，去除的方式，包括:濕法刻蝕。
【文檔編號】H01L21/285GK103632950SQ201210297570
【公開日】2014年3月12日 申請日期:2012年8月20日 優(yōu)先權日:2012年8月20日
【發(fā)明者】李陸萍, 張博 申請人:上海華虹宏力半導體制造有限公司