專(zhuān)利名稱(chēng)：一種基于框架的無(wú)載體式封裝件的制作工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種基于框架的無(wú)載體式封裝件的制作工藝，屬于集成電路封裝技術(shù)領(lǐng)域。
背景技術(shù)：
QFN(四面扁平無(wú)引腳封裝)及DFN(雙扁平無(wú)引腳封裝)封裝是在近幾年隨著通訊及便攜式小型數(shù)碼電子產(chǎn)品的產(chǎn)生(數(shù)碼相機(jī)、手機(jī)、PC、MP3)而發(fā)展起來(lái)的、適用于高頻、寬帶、低噪聲、高導(dǎo)熱、小體積，高速度等電性要求的中小規(guī)模集成電路的封裝。我們知道QFN/DFN封裝有效地利用了引線腳的封裝空間，從而大幅度地提高了封裝效率。該封裝由于引線短小、塑封體尺寸小、封裝體薄，可以使CPU體積縮小30% -50%。所以它能提供卓越的電性能，同時(shí)還提供了出色的散熱性能。
普通的QFN/DFN封裝主要存在以下不足框架載體的QFN/DFN產(chǎn)品需要根據(jù)芯片尺寸及電路連通設(shè)計(jì)框架圖形，再用腐蝕等方法將框架加工成設(shè)計(jì)好的圖形，設(shè)計(jì)及制作周期長(zhǎng)，成本比較高。并且目前的QFN/DFN系列封裝件在凸點(diǎn)的排布以及I/O的密集程度上也由于框架設(shè)計(jì)及框架制造工藝而有所限制。

發(fā)明內(nèi)容
為了克服上述現(xiàn)有技術(shù)存在的問(wèn)題，本發(fā)明提供一種基于框架的無(wú)載體式封裝件 的制作工藝，采用普通框架即可進(jìn)行產(chǎn)品制作流程，無(wú)需過(guò)多加工框架載體，縮短設(shè)計(jì)及制作周期，降低成本；在凸點(diǎn)排布及I/O數(shù)不受框架設(shè)計(jì)及制作限制，實(shí)現(xiàn)了凸點(diǎn)排布可任意定義，更好得實(shí)現(xiàn)芯片與載體的互聯(lián)；使I/o更加密集，成本更低。為了實(shí)現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案一種基于框架的無(wú)載體式封裝件的制作工藝流程如下I、減薄；根據(jù)實(shí)際需要對(duì)晶圓厚度進(jìn)行減薄處理；2、劃片；厚度在150μπι以上的晶圓，采用普通QFN劃片工藝，厚度在150μπι以下的晶圓，采用雙刀劃片機(jī)及其工藝；3、上芯；采用粘片膠上芯；4、做金屬凸點(diǎn)；用植球的方法在框架載體上制作金屬凸點(diǎn)；5、壓焊；在芯片和金屬凸點(diǎn)、金屬凸點(diǎn)之間打鍵合線；6、塑封；7、去除框架載體；產(chǎn)品塑封后用腐蝕或者磨屑的方法將框架載體去除；8、切割。所述的3、5、6、8步采用常規(guī)的QFN/DFN工藝。本發(fā)明的有益效果采用普通框架即可進(jìn)行產(chǎn)品制作流程，無(wú)需過(guò)多加工框架載體，縮短設(shè)計(jì)及制作周期，降低成本；在凸點(diǎn)排布及I/o數(shù)不受框架設(shè)計(jì)及制作限制，實(shí)現(xiàn)了凸點(diǎn)排布可任意定義，更好得實(shí)現(xiàn)芯片與載體的互聯(lián)；使I/o更加密集，成本更低。


圖I本發(fā)明制成的單圈廣品成品首I]面2本發(fā)明制成的多圈廣品成品首I]面中1-引線框架、2-粘片膠、3-芯片、4-金屬凸點(diǎn)A、5_鍵合線、6-塑封體、7-金屬凸點(diǎn)B。
具體實(shí)施例方式下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明做進(jìn)一步說(shuō)明，以方便技術(shù)人員理解。一種基于框架的無(wú)載體式封裝件的制作工藝流程如下I、減??；根據(jù)實(shí)際需要對(duì)晶圓厚度進(jìn)行減薄處理；
2、劃片；厚度在150μπι以上的晶圓，采用普通QFN劃片工藝，厚度在150μπι以下的晶圓，采用雙刀劃片機(jī)及其工藝；3、上芯；采用粘片膠上芯；4、做金屬凸點(diǎn)；用植球的方法在框架載體上制作金屬凸點(diǎn)；5、壓焊；在芯片和金屬凸點(diǎn)、金屬凸點(diǎn)之間打鍵合線；6、塑封；7、去除框架載體；產(chǎn)品塑封后用腐蝕或者磨屑的方法將框架載體去除；8、切割。所述的3、5、6、8步采用常規(guī)的QFN/DFN工藝。實(shí)施例I制作單圈封裝件一種基于框架的無(wú)載體式封裝件的制作工藝流程如下I、減薄；根據(jù)實(shí)際需要對(duì)晶圓厚度進(jìn)行減薄處理；2、劃片；厚度在150 μ m以上的晶圓，采用普通QFN劃片工藝，3、上芯；采用粘片膠2上芯；4、做金屬凸點(diǎn)A4 ;用植球的方法在框架載體上制作金屬凸點(diǎn)A4 ；5、壓焊；在芯片3和金屬凸點(diǎn)A4之間打鍵合線5 ；6、塑封；7、去除框架載體I ;產(chǎn)品塑封后用腐蝕的方法將框架載體I去除；8、切割。所述的3、5、6、8步采用常規(guī)的QFN/DFN工藝。如圖I所示制作的單圈封裝件包括引線框架I、粘片膠2、芯片3、金屬凸點(diǎn)A4、鍵合線5、塑封體6 ;其中芯片3與引線框架I通過(guò)粘片膠2相連，鍵合線5直接從芯片3打到金屬凸點(diǎn)A4上，引線框架I上是粘片膠2，粘片膠2上是芯片3，芯片3上的焊點(diǎn)與金屬凸點(diǎn)A4間的焊線是鍵合線5，塑封體6包圍了引線框架I、粘片膠2、芯片3、金屬凸點(diǎn)A4、鍵合線5構(gòu)成了電路的整體，塑封體6對(duì)芯片3和金屬凸點(diǎn)A4的鍵合線5起到了支撐和保護(hù)作用，芯片3、金屬凸點(diǎn)A4、鍵合線5、引線框架I構(gòu)成了電路的電源和信號(hào)通道。實(shí)施例2制作多圈封裝件一種基于框架的無(wú)載體式封裝件的制作工藝流程如下
I、減薄；根據(jù)實(shí)際需要對(duì)晶圓厚度進(jìn)行減薄處理；2、劃片；厚度在150 μ m以下的晶圓，采用雙刀劃片機(jī)及其工藝；3、上芯；采用粘片膠2上芯；4、做金屬凸點(diǎn)A4、金屬凸點(diǎn)B7 ;用植球的方法在框架載體上制作金屬凸點(diǎn)A4、金屬凸點(diǎn)B7 ；5、壓焊；在芯片和金屬凸點(diǎn)A4、金屬凸點(diǎn)A4和金屬凸點(diǎn)B7之間打鍵合線5 ；6、塑封；7、去除框架載體I ;產(chǎn)品塑封后用磨屑的方法將框架載體I去除；
8、切割。所述的3、5、6、8步采用常規(guī)的QFN/DFN工藝。如圖2所示制作的無(wú)載體式多圈封裝件包括引線框架I、粘片膠2、芯片3、金屬凸點(diǎn)A4、鍵合線5、塑封體6、金屬凸點(diǎn)B7 ;其中芯片3與引線框架I通過(guò)粘片膠2相連，鍵合線5直接從芯片3打到金屬凸點(diǎn)A4和金屬凸點(diǎn)B7上，引線框架I上是粘片膠2，粘片膠2上是芯片3，芯片3上的焊點(diǎn)與金屬凸點(diǎn)A4、金屬凸點(diǎn)B7間的焊線是鍵合線5，塑封體6包圍了引線框架I、粘片膠2、芯片3、金屬凸點(diǎn)A4、金屬凸點(diǎn)B7、鍵合線5構(gòu)成了電路的整體，塑封體6對(duì)芯片3和金屬凸點(diǎn)A4、金屬凸點(diǎn)B7的鍵合線5起到了支撐和保護(hù)作用，芯片3、金屬凸點(diǎn)A4、金屬凸點(diǎn)B7、鍵合線5、引線框架I構(gòu)成了電路的電源和信號(hào)通道。本發(fā)明通過(guò)附圖進(jìn)行說(shuō)明的，在不脫離本發(fā)明范圍的情況下，還可以對(duì)本發(fā)明專(zhuān)利進(jìn)行各種變換及等同代替，因此，本發(fā)明專(zhuān)利不局限于所公開(kāi)的具體實(shí)施過(guò)程，而應(yīng)當(dāng)包括落入本發(fā)明專(zhuān)利權(quán)利要求范圍內(nèi)的全部實(shí)施方案。
權(quán)利要求
1.一種基于框架的無(wú)載體式封裝件的制作工藝，其特征在于一種基于框架的無(wú)載體式封裝件的制作工藝流程如下 (I)、減??；根據(jù)實(shí)際需要對(duì)晶圓厚度進(jìn)行減薄處理； ⑵、劃片；厚度在150 μ m以上的晶圓，采用普通QFN劃片工藝，厚度在150 μ m以下的晶圓，采用雙刀劃片機(jī)及其工藝； (3)、上芯；采用粘片膠上芯； (4)、做金屬凸點(diǎn)；用植球的方法在框架載體上制作金屬凸點(diǎn)； (5)、壓焊；在芯片和金屬凸點(diǎn)、金屬凸點(diǎn)之間打鍵合線； (6)、塑封； (7)、去除框架載體；產(chǎn)品塑封后用腐蝕或者磨屑的方法將框架載體去除； (8)、切割。
2.根據(jù)權(quán)利要求I所述的一種基于框架的無(wú)載體式封裝件的制作工藝，其特征在于所述的(3)、(5)、(6)、(8)步采用常規(guī)的QFN/DFN工藝。
全文摘要
本發(fā)明涉及一種基于框架的無(wú)載體式封裝件的制作工藝，屬于集成電路封裝技術(shù)領(lǐng)域。本發(fā)明依次經(jīng)過(guò)晶圓減薄、劃片、上芯、做金屬凸點(diǎn)、壓焊、塑封、去除框架、切割處理；采用普通框架即可進(jìn)行產(chǎn)品制作流程，無(wú)需過(guò)多加工框架載體，縮短設(shè)計(jì)及制作周期，降低成本；在凸點(diǎn)排布及I/O數(shù)不受框架設(shè)計(jì)及制作限制，實(shí)現(xiàn)了凸點(diǎn)排布可任意定義，更好得實(shí)現(xiàn)芯片與載體的互聯(lián)；使I/O更加密集，成本更低。
文檔編號(hào)H01L21/50GK102832141SQ201210306830
公開(kāi)日2012年12月19日 申請(qǐng)日期2012年8月18日 優(yōu)先權(quán)日2012年8月18日
發(fā)明者孫青秀 申請(qǐng)人:孫青秀