包括存儲區(qū)和邊緣區(qū)的超結(jié)半導體器件的制作方法
【專利摘要】超結(jié)半導體器件的漂移層包括第一導電型的第一部分以及與第一導電型相反的第二導電型的第二部分。第一和第二部分可形成于存儲區(qū)和環(huán)繞存儲區(qū)的邊緣區(qū)內(nèi)，其中通過漂移層的通態(tài)或正向電流流經(jīng)存儲區(qū)內(nèi)的第一部分。第一和第二部分的至少一個而不是存儲區(qū)內(nèi)的第一部分包含輔助雜質(zhì)或具有輔助結(jié)構(gòu)以局部降低雪崩率。局部降低雪崩率增大了超結(jié)半導體器件的總電壓阻斷能力。
【專利說明】包括存儲區(qū)和邊緣區(qū)的超結(jié)半導體器件
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導體器件。
【背景技術(shù)】
[0002]在具有超結(jié)結(jié)構(gòu)的半導體器件中，漂移層通常包括構(gòu)成電流通路的n型摻雜柱和設置用于在半導體器件的漏電極和源電極之間獲得高反向擊穿電壓的P型摻雜柱。n型柱內(nèi)的高雜質(zhì)濃度形成通態(tài)低電阻。如果施加了反向電壓，n型柱和p型柱之間的耗盡區(qū)橫向延伸以便即使在n型柱內(nèi)有高雜質(zhì)濃度的情況下能形成高反向擊穿電壓。期望在相反的方向上提高超結(jié)半導體器件的穩(wěn)定性。

【發(fā)明內(nèi)容】

[0003]根據(jù)一個實施例，超結(jié)半導體器件包括存儲區(qū)(cell area)內(nèi)的至少一個摻雜區(qū)。在存儲區(qū)和環(huán)繞存儲區(qū)的邊緣區(qū)內(nèi)形成漂移層。漂移層包括第一導電型的第一部分以及與第一導電型相反的第二導電型的第二部分。來自或流入至少一個摻雜區(qū)的通態(tài)或正向電流流經(jīng)存儲區(qū)的第一部分。第一和第二部分的至少一個而不是存儲區(qū)內(nèi)的第一部分包括包含輔助雜質(zhì)或具有輔助結(jié)構(gòu)，所述輔助雜質(zhì)或所述輔助結(jié)構(gòu)可工作以便局部降低雪崩率。
[0004]根據(jù)另一實施例，制造超結(jié)半導體器件的方法設置為在存儲區(qū)內(nèi)和環(huán)繞存儲區(qū)的邊緣區(qū)內(nèi)形成漂移層。漂移層包括第一導電型的第一部分以及與第一導電型相反的第二導電型的第二部分。至少一個摻雜區(qū)形成于存儲區(qū)內(nèi)的整個漂移層上，其中來自或流入至少一個摻雜區(qū)的通態(tài)或正向電流流經(jīng)存儲區(qū)的第一部分。第一和第二部分的至少一個而不是存儲區(qū)(cellregion)內(nèi)的第一部分包括可工作以便局部降低雪崩率的輔助雜質(zhì)或輔助結(jié)構(gòu)。
[0005]只要閱讀了下文詳細說明并觀看了附圖，本領(lǐng)域技術(shù)人員會想出其他特征和優(yōu)勢。
【專利附圖】

【附圖說明】
[0006]附圖旨在提供對本發(fā)明的進一步理解，并且附圖包括在說明書中構(gòu)成本說明書的一部分。附圖示出了本發(fā)明實施例并與說明一起用于解釋本發(fā)明的原理。本發(fā)明其他實施例和預期優(yōu)勢在參考下文詳細說明后將變得更容易明白。附圖中的元件不一定互成比例，相同的參考號表不對應的類似部件。
[0007]圖1A是根據(jù)實施例的在一平面中的超結(jié)半導體器件的半導體基體的一部分的橫截面示意圖，其中該平面平行于表面，該實施例涉及包含存儲和邊緣區(qū)內(nèi)輔助雜質(zhì)的條帶形P型摻雜部分的漂移層。
[0008]圖1B是圖1A所示超結(jié)半導體器件沿著線B - B的橫截面示意圖。
[0009]圖2A是根據(jù)一個實施例的在一平面中的超結(jié)半導體器件的半導體基體的一部分的橫截面示意圖，其中該平面平行于表面，該實施例涉及漂移層中的條帶形P型摻雜部分和半導體的邊緣區(qū)內(nèi)的輔助雜質(zhì)。
[0010]圖2B是圖2A所示超結(jié)半導體器件沿著線B-B的橫截面示意圖。
[0011]圖3A根據(jù)一個實施例的在一平面中的超結(jié)半導體器件的半導體基體的一部分的橫截面示意圖，其中該平面平行于表面，該實施例涉及帶有具有輔助結(jié)構(gòu)的條帶形P型摻雜部分的漂移層。
[0012]圖3B是圖3A所示超結(jié)半導體器件沿著線B - B的橫截面示意圖。
[0013]圖4A根據(jù)一個實施例的在一平面中的超結(jié)半導體器件的半導體基體的一部分的橫截面示意圖，其中該平面平行于表面，該實施例提供帶有具有多層輔助結(jié)構(gòu)的條帶形P型摻雜部分的漂移層。
[0014]圖4B是圖4A所示超結(jié)半導體器件沿著線B - B的橫截面示意圖。
[0015]圖5A是根據(jù)實施例的穿過超結(jié)半導體器件的漂移層的橫截面示意圖，該實施例提供從存儲區(qū)延伸入第一邊緣區(qū)并平行于第二邊緣區(qū)內(nèi)的存儲區(qū)的條帶形第一和第二部分。
[0016]圖5B是根據(jù)另一實施例的穿過漂移層的橫截面示意圖，該實施例提供從存儲區(qū)延伸入第一邊緣區(qū)并平行于第二邊緣區(qū)內(nèi)的存儲區(qū)的條帶形第一和第二部分。
[0017]圖5C是根據(jù)實施例的穿過超結(jié)半導體器件的漂移層的橫截面示意圖，該實施例提供在存儲區(qū)內(nèi)的平行的第一和第二部分以及在邊緣區(qū)內(nèi)設置框架形第一和第二部分。
[0018]圖6A是根據(jù)具有通過從溝槽側(cè)壁形成的漂移層第一部分的實施例穿過平行于表面的超結(jié)半導體器件漂移層的橫截面示意圖。
[0019]圖6B是圖6A所示超結(jié)半導體器件沿著線B - B的橫截面示意圖。
[0020]圖7A是根據(jù)涉及嵌入n柵內(nèi)的p摻雜柱的實施例穿過超結(jié)半導體器件漂移層的橫截面示意圖。
[0021]圖7B是圖7A所示超結(jié)半導體沿著線B-B的橫截面示意圖。
[0022]圖8是根據(jù)涉及超結(jié)二極管的實施例的超結(jié)半導體器件的橫截面簡圖。
[0023]圖9是制造超結(jié)半導體器件的方法簡化流程。
【具體實施方式】
[0024]下文詳細說明將參考形成本發(fā)明一部分的附圖，附圖將以示出可以實現(xiàn)本發(fā)明的具體實施例的方式示出本發(fā)明。應理解的是，在不脫離本發(fā)明范圍的情況下可以使用其他實施例并對其進行結(jié)構(gòu)和邏輯上的改變。例如，一個實施例說明和列舉的特征可用于其他實施例或與其他實施例相結(jié)合以產(chǎn)生另外的實施例。本發(fā)明旨在包括這些修改和變形。使用特定語言說明的實例不應理解為限制附屬權(quán)利要求的范圍，附圖不是按比例繪制并只用于說明。為了明確起見，除非另有說明，不同附圖中相同元件指定有相同的參考號。
[0025]術(shù)語“具有”、“包含”、“包括”、“包含”等是開放詞并且這些術(shù)語已陳述的元件或特征的存在，但是又不排除其他的元件或特征。除非文中另有清楚說明，冠詞“一個”、“一個”以及“這個”包括復數(shù)也包括單數(shù)。
[0026]圖中通過在摻雜類型“n”或“p”前添加或“ + ”表示相對摻雜濃度。例如，“n_”表示低于“n”摻雜區(qū)摻雜濃度的摻雜濃度，同時“n+”摻雜區(qū)具有比“n”摻雜區(qū)更高的摻雜濃度。具有相同的相對摻雜濃度的摻雜區(qū)不一定具有相同的絕對摻雜濃度。例如，兩種不同的“n”摻雜區(qū)可以具有相同或不同的絕對摻雜濃度。
[0027]術(shù)語“電連接”說明用電連接在一起的元件之間的低歐姆連接，例如，相關(guān)元件之間的直接接觸或通過金屬和/或高摻雜半導體連接。術(shù)語“電耦合”包括一個或多個中間元件可以設置在電耦合元件之間，例如，中間元件為可控制為暫時形成低歐姆連接而其他時間又形成非低歐姆連接的元件。
[0028]圖1A和IB示出了超結(jié)半導體器件500，其中，圖1A是在平行于如圖1B中的線A-A所不的半導體基體100的第一表面101的平面內(nèi)的橫截面圖，圖1B是沿著圖1A所不線B-B垂直于圖1A橫截面平面的橫截面圖。
[0029]半導體基體100包括單晶半導體材料，例如，硅S1、碳化硅SiC、鍺Ge、硅鍺SiGe或砷化鎵GaAs。半導體基體100具有第一表面101和平行于第一表面101的第二表面102。第一和第二表面101、102之間的距離范圍為幾十微米或更大并且與反向擊穿電壓密切相關(guān)，反向擊穿電壓是引起半導體器件500擊穿的最小施加電壓。
[0030]半導體基體100可以具有矩形形狀，其邊長范圍為幾微米。半導體基體100包括第一導電型的摻雜層130。摻雜層130的凈摻雜濃度較高，例如，至少可以是1017cnT3。摻雜層130可以沿著平行于第二表面102的半導體基體100的全橫斷平面延伸。根據(jù)一個實施例，摻雜層130直接鄰接于第二表面102。根據(jù)其他實施例，其他層可以設置在摻雜層130和第二表面102之間。例如,與第一導電型相反的第二導電型的另一摻雜層可以設置在摻雜層130和第二表面102之間。摻雜層130形成與電極的接觸層并可以通過從第二表面102注入進行摻雜。
[0031]漂移層120形成于第一表面101和摻雜層130之間。例如,摻雜層130可以是供漂移層120外延生長的襯底。漂移層120包括第一導電型的第一部分121以及第二導電型的第二部分122。第二部分122可以形成于與摻雜層130直接接觸。根據(jù)其他實施例，第二部分122形成為從摻雜層130偏離以使漂移層120包括一方面在第一和第二部分121、122之間另一方面在摻雜層130延伸的第一導電型鄰接部分123。漂移層120可以直接鄰接(adjoin)于摻雜層130。根據(jù)其他實施例，第一導電型的其他層可以設置在漂移層120和摻雜層130之間。
[0032]半導體基體100包括存儲區(qū)210和環(huán)繞存儲區(qū)210的邊緣區(qū)290，其中，邊緣區(qū)290沿著半導體基體100的邊緣延伸。通過位于存儲區(qū)210內(nèi)的這些第一部分121，在半導體器件500處于通態(tài)的情況下，通態(tài)電流或正向電流通過漂移層120流入摻雜層130。相反地，位于邊緣區(qū)290內(nèi)的第一部分121不會明顯地或完全不會促進形成通態(tài)或正向電流。
[0033]允許通態(tài)或正向電流在存儲區(qū)210的第一部分121內(nèi)流動的至少一個結(jié)構(gòu)或部分，例如，柵電極、源區(qū)、源觸點、基底區(qū)或柵觸點在沒有連接或因為其他原因不可工作未設置在邊緣區(qū)290內(nèi)。
[0034]半導體基體100還包括形成于存儲區(qū)210內(nèi)的至少一個摻雜區(qū)110。根據(jù)一個實施例，設置了多個第一導電型摻雜區(qū)110，其中，每個摻雜區(qū)110直接鄰接于第二導電型的基底區(qū)115，每個基底區(qū)115直接鄰接于存儲區(qū)210內(nèi)的至少一個第一和至少一個第二部分121、122以形成超結(jié)IGFET (絕緣柵場效應晶體管)或超結(jié)IGBT (絕緣柵雙極晶體管)器件。根據(jù)另一實施例，至少一個摻雜區(qū)110為第二導電型并直接鄰接于存儲區(qū)210內(nèi)的第一和第二部分121、122以形成超結(jié)二極管。在邊緣區(qū)290內(nèi)，沒有至電極的連接或因為其他原因不可工作，沒有摻雜區(qū)110。
[0035]柵電極結(jié)構(gòu)315可以設置用于沿著柵極電介質(zhì)316控制摻雜區(qū)110和漂移層120第一部分121之間的溝道區(qū)內(nèi)的基底區(qū)115 (base zone)內(nèi)的電荷載流子分布。柵極電介質(zhì)316布置于柵電極結(jié)構(gòu)315和基底區(qū)115之間。第一電極310可以電稱合至基底區(qū)115和摻雜區(qū)110。第一電極310和半導體基體100之間的電介質(zhì)層330使第一部分121和第一電極310電絕緣。在不出的實施例中，柵電極結(jié)構(gòu)315可以布置在第一表面101上方。根據(jù)涉及IGFET和IGBT的其他實施例，柵電極結(jié)構(gòu)315可以形成于從第一表面102蝕刻進入漂移層120的溝槽(trench)內(nèi)。
[0036]第一電極310通過電介質(zhì)層330內(nèi)的開口與摻雜區(qū)110和基底區(qū)115電接觸。根據(jù)一個實施例，第一電極310不與邊緣區(qū)290的第二部分122接觸。根據(jù)其他實施例，第一電極310可以通過電介質(zhì)層330內(nèi)的其他開口與邊緣區(qū)290內(nèi)的一個或多個第一部分122接觸。
[0037]第二電極320可以直接鄰接于摻雜層130。根據(jù)涉及IGBT的實施例，另一第二導電型的摻雜層可以形成于摻雜層130和第二電極320之間。根據(jù)不出的實施例,第一導電型是n型，第二導電型是p型，第一電極310是源電極，摻雜區(qū)為源區(qū)，第二電極320為漏電極。根據(jù)其他實施例，第一導電型是P型。
[0038]第一和第二部分121、122中的至少一個而不是存儲區(qū)210內(nèi)的第一部分121包括輔助結(jié)構(gòu)、包含輔助雜質(zhì)或包括輔助結(jié)構(gòu)并包含輔助雜質(zhì)。輔助結(jié)構(gòu)和輔助雜質(zhì)基本上在存儲區(qū)內(nèi)缺少的。
[0039]根據(jù)涉及輔助雜質(zhì)的一個實施例，輔助雜質(zhì)局部降低電荷載流子平均自由程，其為電荷載流子在連續(xù)碰撞之間移動的平均距離。在平均自由程降低的情況下，電荷載流子在碰撞之間吸收更少的能量以形成生成電子空穴對并觸發(fā)雪崩擊穿所需的更高電場強度。
[0040]根據(jù)涉及輔助雜質(zhì)的另一個實施例，輔助雜質(zhì)可工作以局部降低電場強度。局部降低電場強度和/或縮小電荷載流子平均自由程降低選定區(qū)內(nèi)的雪崩率以局部增加反向擊穿電壓。根據(jù)涉及輔助結(jié)構(gòu)的實施例，輔助結(jié)構(gòu)可工作為局部降低電場強度。
[0041]圖1A和IB涉及在存儲區(qū)210和邊緣區(qū)290內(nèi)的均包含輔助雜質(zhì)400的第二部分122的實施例。存儲區(qū)210內(nèi)的第一部分121不包含輔助雜質(zhì)或包包含濃度顯著低于存儲區(qū)210第一部分121外部的輔助雜質(zhì)，例如，低于其他部分濃度10%的濃度。輔助雜質(zhì)400降低至少一個電荷載流子遷移率。因而，電荷載流子的平均自由程得到降低，并且在不增加由存儲區(qū)210內(nèi)第一部分212定義的通態(tài)電阻的情況下局部增加反向擊穿電壓。
[0042]通常，在超結(jié)半導體器件中，最大電場強度位于第一和第二部分121、122中心附近。根據(jù)制造過程，最大電場強度可能發(fā)生于第二部分122中心。通過降低至少位于第二部分122中心部位的電荷載流子平均自由程，在第二部分122內(nèi)發(fā)生局部雪崩擊穿的臨界電場強度可以增加以使半導體器件500的反向擊穿電壓僅由第一部分121的最小反向擊穿電壓定義。
[0043]根據(jù)一個實施例，輔助雜質(zhì)400主要設置在第二部分122內(nèi)并靠近中心部位。根據(jù)其他實施例，輔助雜質(zhì)400幾乎分布在第二部分122的整個體積上。根據(jù)進行外延過程以在迭代過程(iterative process)中形成漂移層120的實施例,其中每個迭代步驟包括子層生長并在生長的子層內(nèi)摻雜施主和/或受主以形成第一和第二部分121、122。輔助雜質(zhì)400可以在至少一個迭代步驟、一些迭代步驟或每個迭代步驟中摻雜。輔助雜質(zhì)就摻雜能量可以不同并且超過一個輔助雜質(zhì)摻雜可以在至少一個迭代步驟內(nèi)以不同摻雜能量進行。
[0044]輔助雜質(zhì)400可能是可工作以擴大電荷載流子在漂移層120內(nèi)散射(scattering)的元素的原子。根據(jù)一個實施例，輔助雜質(zhì)400為原子，這些原子由于替換晶格內(nèi)漂移層120的半導體材料原子從而通過晶體勢微擾增加電荷載流子散射，引起合金散射。例如，漂移層120由硅設置而成并且輔助雜質(zhì)原子為替代漂移層120硅晶格內(nèi)一些硅原子的鍺Ge或碳C原子。
[0045]根據(jù)其他實施例，輔助雜質(zhì)原子是第一導電型摻雜物。例如，如果第二部分122的導電類型是P型，則雜質(zhì)原子是n型，例如，磷P原子或砷As原子。反向摻雜也可以通過增加復合率來降低少數(shù)載流子使用壽命，雪崩率得以降低。通過作為施主或受主作用的輔助雜質(zhì)400的反向摻雜可以通過增加其他導電類型摻雜物濃度進行補償，以便維持預定凈摻雜濃度以在第一和第二部分121、122之間形成預期補償效果。例如，輔助摻雜包括包含相同數(shù)量施主和受主原子或離子的分子。
[0046]輔助雜質(zhì)400濃度至少在摻雜物的濃度范圍內(nèi)。輔助雜質(zhì)濃度可以高于摻雜物濃度，例如，因數(shù)為10。例如，第二部分122可以具有約為IO15CnT3 -1O16CnT3的凈摻雜物濃度并且具有IO17CnT3的輔助雜質(zhì)濃度，例如，絕對n型摻雜濃度。
[0047]盡管圖1A和IB所示實施例在存儲區(qū)210的和邊緣區(qū)290的第二部分122內(nèi)設置了輔助雜質(zhì)400，其他實施例可以只在位于存儲區(qū)210邊緣附近或邊緣區(qū)290內(nèi)的第二部分122內(nèi)或只在位于邊緣區(qū)290的所有或一些第二部分122內(nèi)設置輔助雜質(zhì)400。
[0048]假設存儲區(qū)210和邊緣區(qū)290內(nèi)的第一和第二部分121、122具有類似構(gòu)造和排布方式，邊緣區(qū)290附近的電場強度高于存儲區(qū)210，因為在邊緣區(qū)290內(nèi)或邊緣區(qū)290附近，等位線從平行于第一和第二表面101、102的水平方向彎曲向垂直于第一和第二表面101、102的方向從而局部增加電場強度。在矩形半導體基體100的角落，彎曲進一步增大。因此，在邊緣區(qū)290的第二部分122內(nèi)或邊緣區(qū)290以及與邊緣區(qū)290接合的存儲區(qū)210的一部分區(qū)域內(nèi)設置雜質(zhì)比在存儲區(qū)210中心部位的第二部分122內(nèi)設置輔助雜質(zhì)更能增加半導體器件500的可靠性。
[0049]圖2A和2B所示實施例指邊緣區(qū)290內(nèi)包含輔助雜質(zhì)410的區(qū)域，其中包含輔助雜質(zhì)410的區(qū)域與邊緣區(qū)290內(nèi)的第一和第二部分121、122均重合。輔助雜質(zhì)410降低了邊緣區(qū)210第一和第二部分121、122內(nèi)的平均自由程。部分121、122內(nèi)平均自由程的降低局部增加了整個邊緣區(qū)290內(nèi)的臨界電場強度并增加了半導體器件500的穩(wěn)定性。
[0050]根據(jù)示出的實施例，第一電極310接觸邊緣區(qū)290的第二部分122。根據(jù)其他實施例，邊緣區(qū)290內(nèi)的第二部分和第一部分122、121可以浮動(float)。由于邊緣區(qū)290內(nèi)未設置柵電極和/或摻雜區(qū)110，邊緣區(qū)290的第一部分121不會明顯地影響通態(tài)電流或正向電流。因此，邊緣區(qū)290內(nèi)的第一部分121的平均自由程降低不會增加半導體器件500的導通電阻。
[0051]圖3A和3B所示實施例不同于圖2A和2B所示實施例，不同之處在于，圖3A和3B中設置了輔助結(jié)構(gòu)420而不是輔助雜質(zhì)。輔助結(jié)構(gòu)420可以設置在如圖所示第二部分122中的一些第二部分或每個第二部分的中心部位。根據(jù)其他實施例，輔助結(jié)構(gòu)420也可以設置在邊緣區(qū)290中的第一部分121的中心部位或位于邊緣區(qū)290中的第一部分121的中心部位以及位于邊緣區(qū)290附近區(qū)域內(nèi)的存儲區(qū)210的另一個第一部分121內(nèi)。輔助結(jié)構(gòu)420可以由氧化物設置而成，例如，包含正電荷的氧化物。根據(jù)一個實施例，帶有銫Cs的氧化硅形成充電或者說帶電的氧化物。根據(jù)另一個實施例，輔助結(jié)構(gòu)420是由具有等于或接近漂移層120半導體材料的介電常數(shù)的介電材料形成。例如，漂移層120的材料為硅，介電材料為氧化鋁ai2o3。
[0052]根據(jù)圖4A和4B所示實施例，介電結(jié)構(gòu)420包括至少兩個不同材料的子層，其中平均介電常數(shù)偏離漂移層120的半導體材料的平均介電常數(shù)不超過20%。例如，第一子層421、422的一個可能是氧化硅，而另一個子層422、421可能是氮化鋁ALN或二氧化鉿HfO2。根據(jù)另一個實施例，子層421、422中的的一個由二氧化鋯ZrO2制成，而另一個子層422、421則由二氧化鈦TiO2制成。
[0053]圖5A - 5B通過實例方式不出了第一和第二部分121、122的布局圖,其中可能設置上文所討論的輔助雜質(zhì)和/或輔助結(jié)構(gòu)。
[0054]圖5A示出了第一和第二部分121、122的常規(guī)布置，其中第一和第二部分121、122是條帶形、交替布置并平行于超結(jié)半導體器件500的半導體基體100的邊緣之一。第一和第二部分121、122的子集沿著半導體基體100兩個相反的邊緣從存儲區(qū)210延伸入第一邊緣區(qū)291。至少一個第二部分122完全形成于存儲區(qū)210和半導體基體100的其他邊緣之間的兩個第二邊緣區(qū)292之一內(nèi)。存儲區(qū)210不同于邊緣區(qū)291、292，不同之處在于，在存儲區(qū)210內(nèi)，所有影響通過第一部分121的通態(tài)或正向電流的成分和結(jié)構(gòu)全部起作用，而在邊緣區(qū)291、292內(nèi)，這些成分或結(jié)構(gòu)的至少一個缺失、未連接或未起作用。存儲區(qū)210內(nèi)的第一部分121影響通態(tài)和正向電流,而位于邊緣區(qū)291、292內(nèi)的第一部分則不影響。
[0055]圖5B所示實施例不同于圖5A所示實施例,不同之處在于圖5B具有更寬的邊緣區(qū)291、292，并且在每個第二邊緣區(qū)292內(nèi)形成至少兩個完整的第二部分122。
[0056]圖5C指具有形成于存儲區(qū)210內(nèi)的第一和第二部分121、122的實施例。在邊緣區(qū)290內(nèi)，框架狀第一和第二部分121b、122b以交替順序環(huán)繞存儲區(qū)210。第一和第二框架狀部分121b、122b均可以是連續(xù)的(如圖所示)或可能不連續(xù)形成。例如，第二框架狀部分122b可以包括未在框架角連接或靠近框架角的四個單獨的部段。
[0057]圖6A和6B指通過從蝕刻入本征或均相摻雜層的溝槽側(cè)壁向外擴散形成第一和第二部分121、122的實施例。溝槽可能是條帶狀的槽。根據(jù)示出的實施例，溝槽幾乎為方形。根據(jù)其他實施例，溝槽具有六角形或圓形橫截面形狀。
[0058]半導體基體100具有第一表面101和平行于第一表面101的第二表面102。至少一個摻雜區(qū)Iio形成于直接鄰接于第一表面101。另外，第一導電型摻雜層130形成于半導體基體100內(nèi)。根據(jù)涉及超結(jié)二極管和超結(jié)IGFET的實施例，摻雜層130直接鄰接于第二表面102。根據(jù)其他實施例，例如，涉及IGBT的實施例，至少一個其他的與第一導電型相反的第二導電型層可以布置在摻雜層130和第二表面102之間。例如，如果半導體器件500是超結(jié)二極管，至少一個摻雜區(qū)110可能是一個形成于存儲區(qū)210內(nèi)的第二導電型單摻雜區(qū)。根據(jù)涉及IGFET和IGBT的實施例，多個第一導電型摻雜區(qū)形成于半導體基體100的存儲區(qū)210內(nèi)，其中每個摻雜區(qū)110形成作為第二導電型的基底區(qū)115內(nèi)的井。
[0059]在存儲區(qū)210和沿著半導體基體100的邊緣延伸并環(huán)繞存儲區(qū)210的邊緣區(qū)290內(nèi)均有漂移層120布置在至少一個摻雜區(qū)110和摻雜層130之間。漂移層120包括第一導電型的第一部分121以及第二導電型的第二部分122。漂移層120還包括通過蝕刻以進行側(cè)壁摻雜的溝槽的填充物形成的電介質(zhì)結(jié)構(gòu)340。第一部分121環(huán)繞形成厚度一致的矩形空心圓柱的電介質(zhì)結(jié)構(gòu)340。第二部分122形成嵌有圓柱形第一部分121的柵格。
[0060]在存儲區(qū)210內(nèi)，柵電極結(jié)構(gòu)315設置為控制少數(shù)電荷載流子在摻雜區(qū)110和第一部分121之間的基底區(qū)115區(qū)域內(nèi)的分布。第一電極310可以電連接至摻雜區(qū)110和基底區(qū)115。每個基底區(qū)115可能是第二部分122的一個部段或可以直接鄰接于第二部分122。電介質(zhì)層330可以使第一電極310與第一部分121分離。第一電極310可以電連接或可以不電連接至邊緣區(qū)290內(nèi)的第二部分122。
[0061]通態(tài)或正向電流流經(jīng)存儲區(qū)210的第一部分121。第一和第二部分121、122的至少一個而不是存儲區(qū)210內(nèi)的第一部分121包括輔助結(jié)構(gòu)或包含輔助雜質(zhì)410，以至少局部降低至少在相關(guān)的第一和第二部分121、122的中心部位內(nèi)的平均自由程或電場強度。
[0062]例如，至少在邊緣區(qū)290的第二部分122內(nèi)摻雜降低邊緣區(qū)290的第二部分122內(nèi)電荷載流子平均自由程的輔助雜質(zhì)410，例如，代替單晶格內(nèi)半導體材料原子的輔助雜質(zhì)原子或作為施主或受主有效的輔助雜質(zhì)原子。根據(jù)一個實施例，第二部分122包括第一導電型的第一輔助雜質(zhì)以及補償?shù)谝粚щ娦偷谝惠o助雜質(zhì)的第二導電型的第二輔助雜質(zhì)。由于漂移層120的電場強度因為邊緣效應增強的部段的平均自由程降低，邊緣區(qū)290的阻斷電壓能力局部增加并且在不增加通態(tài)電阻的情況下對于在存儲區(qū)210內(nèi)的相應部分可工作。根據(jù)另一個實施例，至少第二部分122的中心部位包括輔助結(jié)構(gòu)并反向摻雜以局部降低電場強度。
[0063]圖7A和7B所示實施例指嵌入由第一部分121形成的柵格內(nèi)的柱狀第二部分122。第二部分122的橫截面可能是圓形、橢圓形、方形、矩形或多邊形。
[0064]圖8示出了超結(jié)二極管501。半導體基體100包括摻雜區(qū)110和摻雜層130。摻雜層130可能是n型，摻雜區(qū)110可能是p型。摻雜區(qū)110直接鄰接于半導體基體100的第一表面101。摻雜層130直接鄰接于半導體基體100的平行于第一表面101的第二表面102。陽極301直接與摻雜區(qū)110電接觸，陰極302直接與摻雜層130電接觸。在摻雜區(qū)110和摻雜層130之間，漂移層120形成于存儲區(qū)210和環(huán)繞存儲區(qū)210的邊緣區(qū)290內(nèi)。漂移層120包括n型第一部分121以及p型第二部分122。
[0065]當超結(jié)二極管501正向偏置時，正向電流流經(jīng)存儲區(qū)210內(nèi)的第一部分121。第一和第二部分121、122的至少一個而不是存儲區(qū)210內(nèi)的第一部分121包括輔助雜質(zhì)400和/或輔助結(jié)構(gòu)，與輔助結(jié)構(gòu)以外和沒有輔助雜質(zhì)400的區(qū)域相比其內(nèi)的平均自由程降低。根據(jù)一個實施例，邊緣區(qū)290內(nèi)第二部分122的至少一個，例如，距離半導體基體100邊緣最近的第二部分122包含輔助雜質(zhì)400或包括輔助結(jié)構(gòu)。根據(jù)其他實施例，邊緣區(qū)290內(nèi)每個第二部分122設置有輔助結(jié)構(gòu)和/或包含輔助雜質(zhì)400。根據(jù)另一實施例，存儲區(qū)210內(nèi)第二部分122的至少一部分或全部可以包括輔助結(jié)構(gòu)或包含輔助雜質(zhì)400。根據(jù)其他實施例，邊緣區(qū)290內(nèi)第一部分121的一個、一部分或全部可以包括輔助結(jié)構(gòu)或包含輔助雜質(zhì)400。輔助雜質(zhì)400可以設置在邊緣區(qū)域290內(nèi)靠近半導體基體100邊緣的子區(qū)或整個邊緣區(qū)域290內(nèi)。
[0066]輔助雜質(zhì)400降低漂移層120區(qū)域內(nèi)電荷載流子的平均自由程，其中電場強度具有最大值。電荷載流子吸收較少能量，因此生成電子空穴對并觸發(fā)雪崩擊穿的臨界電場強度得以增加。輔助雜質(zhì)400增加超結(jié)二極管501邊緣區(qū)290內(nèi)的電壓阻斷能力并且至少可以使邊緣區(qū)290的電壓阻斷能力接近存儲區(qū)210的電壓阻斷能力。
[0067]圖9指制造超結(jié)半導體器件的方法。形成第一導電型摻雜層(902)。在摻雜層上形成漂移層，其中漂移層包括存儲區(qū)和環(huán)繞存儲區(qū)的邊緣區(qū)，并且第一導電型第一部分和與第一導電型相反的第二導電型第二部分形成于存儲區(qū)和邊緣區(qū)內(nèi)(904)。在漂移層上方，至少一個摻雜區(qū)形成于存儲區(qū)內(nèi)，其中至少一個摻雜區(qū)和摻雜層之間的通態(tài)和正向電流流經(jīng)存儲區(qū)內(nèi)的第一部分(906)。第一部分和第二部分中的至少一個而不是存儲區(qū)內(nèi)的第一部分設置有降低雪崩率的輔助結(jié)構(gòu)或輔助雜質(zhì)(908)。
[0068]根據(jù)一個實施例，漂移層通過外延生長形成。例如，漂移層可以由一個生長步驟形成。隨后，可以在生長的外延層中蝕刻出溝槽并且第一和第二部分可以由側(cè)壁摻雜向外擴散和/或蝕刻溝槽內(nèi)的其他外延生長形成。
[0069]根據(jù)另一實施例，漂移層通過重復迭代(re-1terating)進行包括子層外延生長和至少一個摻雜的工藝序列形成。例如，生長的子層可能是第一導電型并且生長的子層可以使用為第一部分預留的摻雜掩膜遮蔽區(qū)(mask shielding area)在分配給第二部分的區(qū)域內(nèi)反向摻雜。根據(jù)另一個實施例，本征子層得到生長，第一部分通過使用遮蔽至少第二部分的第一注入掩膜的注入形成而第二部分是通過使用遮蔽至少第一部分的第二注入掩膜的注入形成。
[0070]根據(jù)一個實施例，至少一個迭代序列包括在為輔助雜質(zhì)提供的選定區(qū)內(nèi)設置輔助雜質(zhì)。根據(jù)一個實施例，注入工藝可以包括使用遮蔽存儲區(qū)或存儲區(qū)中心部位但不遮蔽邊緣區(qū)的注入掩膜的掩膜輔助注入。
[0071]輔助雜質(zhì)可以通過使用不同的注入能量注入不同深度。凈摻雜濃度可以在子層間變化，并且對于每個子層，凈摻雜濃度可能是到存儲區(qū)距離的函數(shù)。
[0072]根據(jù)另一個實施例，生長子層由第一掩膜注入使用遮蔽存儲陣列中分配給第二部分區(qū)域的第一注入掩膜和第二掩膜注入使用遮蔽存儲陣列中分配給第一部分區(qū)域的第二注入掩膜摻雜。具有較低注入劑量的第一和第二掩膜注入的一個使用未遮蔽邊緣區(qū)的掩膜，而具有較高注入劑量的第一和第二掩膜注入的一個掩膜注入使用邊緣區(qū)開口大于存儲區(qū)的掩膜。當使用兩個常用圖案掩膜注入時形成相同的凈摻雜濃度但是形成較高絕對摻雜濃度，這導致了增加的散射并且降低的雪崩率。
[0073]盡管本文已經(jīng)列舉并說明了具體實施例，本領(lǐng)域普通技術(shù)人員應明白，在不脫離本發(fā)明范圍的情況下多種備選和/或等效實施方案可替代所述具體實施例。例如，涉及IGFET和IGBT的實施例可以包括從第一表面形成于蝕刻入漂移層的溝槽內(nèi)的柵電極結(jié)構(gòu)。本申請旨在包括本文所述具體實施例的任意改裝或變形。因此，本發(fā)明只由權(quán)利要求及其等同范圍限定。
【權(quán)利要求】
1.一種超結(jié)半導體器件，包括: 存儲區(qū)內(nèi)的至少一個摻雜區(qū)； 形成于所述存儲區(qū)和環(huán)繞所述存儲區(qū)的邊緣區(qū)內(nèi)的漂移層，所述漂移層包括第一導電型的第一部分以及與所述第一導電型相反的第二導電型的第二部分，來自或流入至少一個摻雜區(qū)的通態(tài)電流或正向電流流經(jīng)所述存儲區(qū)的所述第一部分，以及 其中，所述第一和第二部分中的至少一個而不是所述存儲區(qū)內(nèi)的所述第一部分包含輔助雜質(zhì)或具有輔助結(jié)構(gòu)，所述輔助雜質(zhì)或所述輔助結(jié)構(gòu)可工作以便局部降低雪崩率。
2.根據(jù)權(quán)利要求1所述的超結(jié)半導體器件，其中，所述輔助雜質(zhì)可工作以局部降低電荷載流子的平均自由程。
3.根據(jù)權(quán)利要求1所述的超結(jié)半導體器件，其中，所述輔助雜質(zhì)可工作以局部降低電場強度。
4.根據(jù)權(quán)利要求1所述的超結(jié)半導體器件，其中，所述輔助結(jié)構(gòu)可工作以局部降低電場強度。
5.根據(jù)權(quán)利要求1所述的超結(jié)半導體器件，其中，所述輔助雜質(zhì)可工作以擴大電荷載流子在所述漂移層內(nèi)的散射。
6.根據(jù)權(quán)利要求1所述的超結(jié)半導體器件，其中，所述輔助雜質(zhì)在半導體材料的晶格內(nèi)替換半導體材料的原子并適用于通過微擾晶格的晶勢散射電荷載流子，其中所述半導體材料形成所述漂移層。
7.根據(jù)權(quán)利要求1所述的超結(jié)半導體器件，其中，所述輔助雜質(zhì)作為施主或受主有效并且通過第二導電型雜質(zhì)至少部分補償所述第二部分的摻雜。
8.根據(jù)權(quán)利要求1所述的超結(jié)半導體器件，其中，所述輔助雜質(zhì)作為施主和受主有效并且互相補償。
9.根據(jù)權(quán)利要求1所述的超結(jié)半導體器件，其中，所述邊緣區(qū)內(nèi)所述第二部分中的至少一個包含輔助雜質(zhì)或具有輔助結(jié)構(gòu)。
10.根據(jù)權(quán)利要求1所述的超結(jié)半導體器件，其中，所述存儲區(qū)和邊緣區(qū)內(nèi)的所有第二部分均包含輔助雜質(zhì)或具有輔助結(jié)構(gòu)。
11.根據(jù)權(quán)利要求1所述的超結(jié)半導體器件，其中，所述邊緣區(qū)內(nèi)所述第一部分中的至少一個包含輔助雜質(zhì)。
12.根據(jù)權(quán)利要求1所述的超結(jié)半導體器件，其中，所述邊緣區(qū)內(nèi)所有第一部分和第二部分均包含輔助雜質(zhì)。
13.根據(jù)權(quán)利要求1所述的超結(jié)半導體器件，其中，所述第一和第二部分為條帶形并沿著垂直于通態(tài)或正向電流流動方向的方向以交替順序布置。
14.根據(jù)權(quán)利要求1所述的超結(jié)半導體器件，其中，所述輔助結(jié)構(gòu)由充電的電介質(zhì)材料形成。
15.根據(jù)權(quán)利要求1所述的超結(jié)半導體器件，其中，每個輔助結(jié)構(gòu)具有偏離所述漂移層的半導體材料的平均介電常數(shù)不超過20%的平均介電常數(shù)。
16.根據(jù)權(quán)利要求1所述的超結(jié)半導體器件，其中，每個輔助結(jié)構(gòu)包括至少兩個不同材料的子層。
17.根據(jù)權(quán)利要求1所述的超結(jié)半導體器件，其中，每個輔助結(jié)構(gòu)布置在一個所述第二部分的中心部位。
18.根據(jù)權(quán)利要求1所述的超結(jié)半導體器件，其中，所述輔助雜質(zhì)和所述輔助結(jié)構(gòu)在所述存儲區(qū)的所述第一部分內(nèi)缺乏。
19.一種超結(jié)二極管，包括根據(jù)權(quán)利要求1所述的超結(jié)半導體器件，其中，所述至少一個摻雜區(qū)為第二導電型并直接鄰接于所述存儲區(qū)內(nèi)的所述第一和第二部分。
20.一種超結(jié)絕緣柵場效應晶體管，包括根據(jù)權(quán)利要求1所述的超結(jié)半導體器件，其中，所述每個摻雜區(qū)為第一導電型并直接鄰接于第二導電型的基底區(qū)，每個基底區(qū)直接鄰接于至少一個所述第一部分和至一個所述第二部分。
21.一種制造超結(jié)半導體器件的方法，所述方法包括: 在存儲區(qū)和環(huán)繞所述存儲區(qū)的邊緣區(qū)內(nèi)形成漂移層，所述漂移層包括第一導電型的第一部分以及與所述第一導電型相反的第二導電型的第二部分； 在所述存儲區(qū)內(nèi)所述漂移層上方形成至少一個摻雜區(qū)，其中，來自或流入所述至少一個摻雜區(qū)的通態(tài)電流或正向電流流經(jīng)所述存儲區(qū)的第一部分；以及 在第一和第二部分中的至少一個而不是所述存儲區(qū)內(nèi)的所述第一部分內(nèi)設置可工作以局部降低雪崩率的輔助雜質(zhì)或輔助結(jié)構(gòu)。
22.根據(jù)權(quán)利要求21所述的方法，其中，所述漂移層通過迭代包括通過外延生長子層和將摻雜物注入所述子層的工藝序列形成。
23.根據(jù)權(quán)利要求22所述的方法，其中，至少一個所述迭代的工藝序列包括通過輔助注入工藝提供所述輔助雜質(zhì)。
24.根據(jù)權(quán)利要求2`3所述的方法，其中，所述輔助注入工藝包括使用遮蔽所述存儲區(qū)但未遮蔽所述邊緣區(qū)的至少一部分的注入掩膜的掩膜注入。
25.根據(jù)權(quán)利要求23所述的方法，其中，生長的子層為本征層，所述第一部分的部段通過使用遮蔽所述第二部分的第一注入掩膜進行注入，所述第二部分的部段通過使用遮蔽所述第一部分的第二注入掩膜進行注入。
26.根據(jù)權(quán)利要求25所述的方法，其中，具有較低注入劑量的所述第一掩膜注入和第二掩膜注入中的一個使用未遮蔽所述邊緣區(qū)的掩膜，具有較高注入劑量的所述第一掩膜注入和第二掩膜注入中的一個使用所述邊緣區(qū)內(nèi)開口大于所述存儲區(qū)內(nèi)開口的掩膜。
【文檔編號】H01L29/861GK103531611SQ201210307113
【公開日】2014年1月22日 申請日期:2012年8月24日 優(yōu)先權(quán)日:2012年7月2日
【發(fā)明者】弗朗茨·赫爾萊爾, 漢斯-約阿希姆·舒爾茨, 烏韋·瓦爾, 漢斯·韋伯 申請人:英飛凌科技奧地利有限公司