專利名稱：Scr型ldmos esd器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路的靜電放電保護(hù)技術(shù)領(lǐng)域，尤其涉及一種SCR型LDMOS ESD器件。
背景技術(shù)：
集成電路的靜電放電(Electrostatic Discharge,ESD)現(xiàn)象是芯片在浮接的情況下，大量的電荷從外向內(nèi)灌入集成電路的瞬時(shí)過(guò)程。由于集成電路芯片的內(nèi)阻很低，當(dāng)ESD現(xiàn)象發(fā)生時(shí)，會(huì)產(chǎn)生一個(gè)瞬時(shí)(耗時(shí)10(Γ200納秒，上升時(shí)間僅約O. Γιο納秒)、高峰值(幾安培)的電流，并且產(chǎn)生大量焦耳熱，從而會(huì)造成集成電路芯片失效問(wèn)題。對(duì)于高壓功率集成電路，橫向雙擴(kuò)散金屬-氧化物-半導(dǎo)體(Lateral DoubleDiffusion Metal-Oxide-Semiconductor, LDMOS)晶體管由于能夠承受較高的擊穿電壓被 廣泛選用為高壓輸入/輸出管腳的保護(hù)器件。LDMOS ESD器件是一種ESD保護(hù)器件。圖I為現(xiàn)有的LDM0SESD器件100，包括P型硅襯底110;所述P型硅襯底110上形成阱區(qū)，所述阱區(qū)包括一個(gè)P阱區(qū)120和一個(gè)N阱區(qū)130，所述P阱區(qū)120鄰接所述N阱區(qū)130 ；所述P阱區(qū)120內(nèi)設(shè)有P+襯底接觸區(qū)121和N+源區(qū)122 ；所述N阱區(qū)130作為該LDMOS的漂移區(qū)，在所述N阱區(qū)內(nèi)設(shè)有例如氧化物的絕緣材料形成的淺槽隔離(Shallow Trench Isolation, STI)區(qū)131和的N+漏區(qū)132 ；部分的所述P阱區(qū)120、N阱區(qū)130和STI區(qū)131上表面上設(shè)有柵氧化層區(qū)140 ；在所述柵氧化層區(qū)140上形成多晶硅柵區(qū)141 ；所述多晶硅柵區(qū)141上設(shè)有柵電極142，所述襯底接觸區(qū)121上設(shè)有襯底電極123，所述源區(qū)122上設(shè)有源電極124，所述漏區(qū)132上設(shè)有漏電極133，所述柵電極142、襯底電極123和源電極124均接地，所述漏電極133作為靜電輸入端VESD。如圖I所述的LDMOS ESD器件在所述靜電輸入端Vesd發(fā)生ESD沖擊時(shí)的工作原理為當(dāng)LDMOS晶體管漏區(qū)pn結(jié)承受的電場(chǎng)強(qiáng)度大于其雪崩擊穿臨界電場(chǎng)時(shí)，漏區(qū)載流子在電場(chǎng)加速下獲得足夠多的能量而發(fā)生雪崩倍增效應(yīng)，產(chǎn)生大量電子空穴對(duì)，使漏區(qū)電流急劇增加，同時(shí)LDMOS晶體管內(nèi)部寄生的雙極型晶體管開(kāi)啟，產(chǎn)生集電極到發(fā)射極的電流，并使維持雪崩擊穿的電壓降低，形成電壓減小，電流增大的負(fù)阻回滯效應(yīng)，直至器件達(dá)到熱擊穿燒毀。LDMOS晶體管的觸發(fā)電壓不僅取決于漏區(qū)pn結(jié)的雪崩擊穿臨界電場(chǎng)，LDMOS晶體管漂移區(qū)的橫向耐壓也起了很大的作用，有效地提高了 LDMOS ESD器件時(shí)的觸發(fā)電壓，而且可以通過(guò)改變漂移區(qū)的長(zhǎng)度來(lái)調(diào)節(jié)LDMOS ESD器件的觸發(fā)電壓。但LDMOS晶體管內(nèi)部寄生的雙極型晶體管受到基區(qū)展寬效應(yīng)的影響，發(fā)生雪崩擊穿后會(huì)發(fā)產(chǎn)生較大的回滯，并且電流迅速上升，進(jìn)入回滯點(diǎn)時(shí)，LDMOS晶體管迅速進(jìn)入熱擊穿狀態(tài)，無(wú)法繼續(xù)進(jìn)行靜電放電。因此，現(xiàn)有的LDMOS ESD器件單位面積靜電放電電流較小，難以獲得較高的ESD保護(hù)水平。作為一種常用ESD 器件,可控娃(Silicon Controlled Rectifier, SCR)晶體管單位面積靜電放電電流較大。SCR ESD器件是另一種ESD保護(hù)器件。圖2給出了現(xiàn)有的SCRESD器件200結(jié)構(gòu)示意圖，包括P型硅襯底210;所述P型硅襯底210上形成阱區(qū)，所述阱區(qū)包括一個(gè)P阱區(qū)220和一個(gè)N阱區(qū)230，所述P阱區(qū)220鄰接所述N阱區(qū)230 ；所述P阱區(qū)220內(nèi)設(shè)有第一 P+摻雜區(qū)221和第一 N+摻雜區(qū)222 ；所述N阱區(qū)230內(nèi)設(shè)有第二 N+摻雜區(qū)231和第二 P+摻雜區(qū)232 ；所述第一 P+摻雜區(qū)221上設(shè)有電極223，所述第一 N+摻雜區(qū)222上設(shè)有電極224，所述第二 N+摻雜區(qū)231上設(shè)有電極233，所述第二 P+摻雜區(qū)232上設(shè)有電極234，所述電極223和電極224連接并接地，所述電極233和電極234連接并作為靜電輸入端VESD。
如圖2所示的SCR ESD器件是一個(gè)由第二 P+摻雜區(qū)232、N阱區(qū)230、P阱區(qū)220和第一 N+摻雜區(qū)222形成的三個(gè)PN結(jié)串聯(lián)的四層PNPN結(jié)構(gòu)，可以等效為兩個(gè)雙極型晶體管組合而成，包括一個(gè)NPN管和一個(gè)PNP管。圖3為圖2所示SCR晶體管的等效電路圖，其中Rnw為N阱區(qū)電阻，Rpw為P阱區(qū)電阻。當(dāng)所述靜電輸入端Vesd發(fā)生ESD沖擊時(shí)所述的SCRESD器件的工作原理為當(dāng)N阱區(qū)和P阱區(qū)pn結(jié)承受的反向電場(chǎng)強(qiáng)度大于其雪崩擊穿臨界電場(chǎng)時(shí)，載流子在電場(chǎng)加速下獲得足夠多的能量而發(fā)生雪崩擊穿，產(chǎn)生大量電子空穴對(duì)，形成電流。電流流過(guò)Rpw上產(chǎn)生壓降，幫助NPN管開(kāi)啟，進(jìn)而幫助PNP管開(kāi)啟，NPN管和PNP管形成正反饋，產(chǎn)生從Vesd端到地的大電流，并使維持雪崩擊穿的電壓降低，形成電壓減小，電流增大的負(fù)阻回滯效應(yīng)，直至器件達(dá)到熱擊穿燒毀。SCR ESD器件觸發(fā)后開(kāi)態(tài)電阻很小，因此具有很高的單位面積靜電放電電流。SCR ESD器件的觸發(fā)電壓主要決定于N阱區(qū)和P阱區(qū)pn結(jié)的雪崩擊穿臨界電場(chǎng)，和N阱區(qū)和P阱區(qū)的摻雜濃度相關(guān)。在工藝確定的前提下，SCRESD器件的觸發(fā)電壓不可調(diào)，不能滿足LDMOS晶體管ESD保護(hù)要求。

發(fā)明內(nèi)容
(一)要解決的技術(shù)問(wèn)題本發(fā)明要解決的技術(shù)問(wèn)題是如何設(shè)計(jì)一種LDMOS ESD器件，以解決現(xiàn)有LDMOSESD器件單位面積放電電流小、ESD保護(hù)水平低的問(wèn)題。(二)技術(shù)方案為了解決上述技術(shù)問(wèn)題，本發(fā)明提供一種SCR型LDMOS ESD器件，所述SCR型LDMOSESD器件包括襯底區(qū)、阱區(qū)和柵區(qū)；所述阱區(qū)形成于所述襯底區(qū)上，所述阱區(qū)包括P阱區(qū)和N阱區(qū)，所述N阱區(qū)鄰接所述P阱區(qū)，所述P阱區(qū)和N阱區(qū)均與所述襯底區(qū)相接觸；所述P阱區(qū)設(shè)有第一 P+摻雜區(qū)和第一 N+摻雜區(qū)；所述N阱區(qū)設(shè)有STI區(qū)、第二 N+摻雜區(qū)和第二 P+摻雜區(qū)；所述柵區(qū)形成于所述阱區(qū)上，所述柵區(qū)包括柵氧化層區(qū)和多晶硅柵區(qū)，柵氧化層區(qū)設(shè)于部分所述P阱區(qū)、部分所述N阱區(qū)和部分所述STI區(qū)的上表面，所述多晶硅柵區(qū)設(shè)于柵氧化層區(qū)上；所述多晶硅柵區(qū)上設(shè)有柵電極，所述第一 P+摻雜區(qū)上設(shè)有襯底接觸電極，所述第一 N+摻雜區(qū)上設(shè)有源電極，所述第二 N+摻雜區(qū)上設(shè)有漏電極，所述第二 P+摻雜區(qū)上設(shè)有P+擴(kuò)散區(qū)電極。優(yōu)選地，所述柵電極、襯底接觸電極和源電極均接地。優(yōu)選地，所述漏電極和P+擴(kuò)散區(qū)電極連接，作為靜電輸入端VESD。優(yōu)選地，所述STI區(qū)由氧化物的絕緣材料形成。(三)有益效果上述技術(shù)方案具有如下優(yōu)點(diǎn)本發(fā)明的SCR型LDMOS ESD器件的N阱區(qū)設(shè)有P+摻雜區(qū)，使得在SCR型LDMOS ESD器件的背向形成寄生的SCR晶體管。當(dāng)ESD沖擊發(fā)生時(shí)，寄生的SCR晶體管作為主要靜電放電器件，使得SCR型LDMOS ESD器件的單位面積靜電放電 電流增大，從而獲得高的ESD保護(hù)水平。另外，本發(fā)明的SCR型LDMOS ESD器件的觸發(fā)電壓由LDMOS晶體管的漂移區(qū)長(zhǎng)度決定，實(shí)現(xiàn)了觸發(fā)電壓可調(diào)節(jié)。


圖I是現(xiàn)有的LDMOS ESD器件的結(jié)構(gòu)示意圖；圖2是現(xiàn)有的SCR ESD器件的結(jié)構(gòu)示意圖；圖3是圖2所示的SCR ESD器件的等效原理圖；圖4是根據(jù)本發(fā)明實(shí)施例提供的SCR型LDMOS ESD器件的結(jié)構(gòu)示意圖；圖5是圖4所示的SCR型LDMOS ESD器件的等效原理圖；圖6是圖I所示的現(xiàn)有LDMOS ESD器件和圖4所示的本發(fā)明實(shí)施例提供的SCR型LDMOSESD器件的性能比較圖。
具體實(shí)施例方式下面結(jié)合附圖和實(shí)施例，對(duì)本發(fā)明的具體實(shí)施方式
作進(jìn)一步詳細(xì)描述。以下實(shí)施例用于說(shuō)明本發(fā)明，但不用來(lái)限制本發(fā)明的范圍。本發(fā)明的核心思想是，提供一種SCR型LDMOS ESD器件，在SCR型LDMOS ESD器件的N阱區(qū)設(shè)有P+摻雜區(qū)，使得在SCR型LDMOS ESD器件的背向形成寄生的SCR晶體管。當(dāng)ESD沖擊發(fā)生時(shí)，所述寄生的SCR晶體管作為主要靜電放電器件，使得SCR型LDMOS ESD器件的單位面積靜電放電電流增大，從而獲得高的ESD保護(hù)水平。SCR型LDMOS ESD器件的觸發(fā)電壓由LDMOS晶體管的漂移區(qū)長(zhǎng)度決定，實(shí)現(xiàn)了觸發(fā)電壓可調(diào)節(jié)。圖4是按照本發(fā)明一種實(shí)施方式的SCR型LDMOS ESD器件300，包括P型硅襯底區(qū) 310 ；所述P型硅襯底310上形成阱區(qū)，所述阱區(qū)包括一個(gè)P阱區(qū)320和一個(gè)N阱區(qū)330，所述N阱區(qū)320鄰接所述P阱區(qū)330，所述P阱區(qū)320和N阱區(qū)330均與所述P型襯底區(qū)310相接觸；所述P阱區(qū)320設(shè)有第一 P+摻雜區(qū)321和第一 N+摻雜區(qū)322，所述第一 P+摻雜區(qū)321作為L(zhǎng)DMOS晶體管的襯底接觸區(qū)，所述第一 N+摻雜區(qū)322作為L(zhǎng)DMOS晶體管的源區(qū)；所述N阱區(qū)330作為L(zhǎng)DMOS晶體管的漂移區(qū)，設(shè)有例如氧化物的絕緣材料形成的STI區(qū)331、第二 N+摻雜區(qū)332和第二 P+摻雜區(qū)333，所述第二 N+摻雜區(qū)332作為L(zhǎng)DMOS晶體管的漏區(qū)；
所述第二 P+摻雜區(qū)333、N阱區(qū)320、P阱區(qū)330和第一 N+摻雜區(qū)322形成由三個(gè)PN結(jié)串聯(lián)的四層PNPN結(jié)構(gòu)的SCR晶體管；部分的所述P阱區(qū)320、部分的N阱區(qū)330和部分的STI區(qū)331上表面設(shè)有柵氧化層區(qū)340 ;所述柵氧化層區(qū)340上設(shè)有多晶硅柵區(qū)341，所述柵氧化層區(qū)340和多晶硅柵區(qū)341作為L(zhǎng)DMOS晶體管的柵區(qū)；所述多晶硅柵區(qū)341上設(shè)有柵電極342，所述第一 P+摻雜區(qū)321上設(shè)有襯底接觸電極323，所述第一 N+摻雜區(qū)322上設(shè)有源電極324，所述第二 N+摻雜區(qū)332上設(shè)有漏電極334，所述第二 P+摻雜區(qū)333上設(shè)有P+擴(kuò)散區(qū)電極335，所述柵電極342、襯底接觸電極323和源電極324均接地，所述漏電極334和P+擴(kuò)散區(qū)電極335連接，并作為靜電輸入端
^ESD0圖5是本發(fā)明技術(shù)方案提供的SCR型LDMOS ESD器件的等效電路圖，與現(xiàn)有的LDMOS ESD器件相比，新增的第二 P+摻雜區(qū)使得所述SCR型LDMOS ESD器件的背向形成寄 生的SCR晶體管，即本發(fā)明的SCR型LDMOS ESD器件其中包含一個(gè)LDMOS晶體管和一個(gè)SCR晶體管。其中，所述的LDMOS晶體管包括P型硅襯底區(qū)310 ;P阱區(qū)320和N阱區(qū)330 ;電極342 (作為L(zhǎng)DMOS晶體管的柵電極)、電極323 (作為L(zhǎng)DMOS的襯底接觸電極)、電極324 (作為L(zhǎng)DMOS晶體管的源電極)以及電極334 (作為L(zhǎng)DMOS的漏電極)。其中，P阱區(qū)320中的第一 P+摻雜區(qū)321作為L(zhǎng)DMOS晶體管的襯底接觸區(qū)，第一 N+摻雜區(qū)322作為L(zhǎng)DMOS晶體管的源區(qū)；N阱區(qū)330作為L(zhǎng)DMOS晶體管的漂移區(qū)，第二 N+摻雜區(qū)332作為L(zhǎng)DMOS晶體管的漏區(qū)。所述的SCR晶體管包括P型硅襯底區(qū)310 ;P阱區(qū)320和N阱區(qū)330 ;電極323、電極324、電極334以及電極335。其中，第二 P+摻雜區(qū)333、N阱區(qū)320、P阱區(qū)330和第一 N+摻雜區(qū)322使得SCR晶體管形成由三個(gè)PN結(jié)串聯(lián)的四層PNPN結(jié)構(gòu)。圖5中，Rpw為P阱區(qū)電阻，Rnwl為N阱區(qū)中第二 P+摻雜區(qū)到第二 N+摻雜區(qū)的等效電阻，Rnw2為N阱區(qū)中第二 N+摻雜區(qū)到P阱區(qū)與N阱區(qū)邊界的等效電阻。下面對(duì)照?qǐng)D5說(shuō)明本發(fā)明的工作原理在所述靜電輸入端Vesd發(fā)生ESD沖擊時(shí)，所述SCR型LDMOS ESD器件的中LDMOS晶體管首先被觸發(fā)，即當(dāng)LDMOS晶體管漏區(qū)pn結(jié)承受的電場(chǎng)強(qiáng)度大于其雪崩擊穿臨界電場(chǎng)時(shí)，漏區(qū)載流子在電場(chǎng)加速下獲得足夠多的能量而發(fā)生雪崩倍增效應(yīng)，產(chǎn)生大量電子空穴對(duì)，使漏區(qū)電流急劇增加。增大的漏區(qū)電流流過(guò)Rpw上產(chǎn)生壓降，幫助NPN管開(kāi)啟，進(jìn)而幫助PNP管開(kāi)啟，NPN管和PNP管形成正反饋，使得寄生的SCR晶體管打開(kāi)。由于SCR晶體管開(kāi)啟后內(nèi)阻遠(yuǎn)遠(yuǎn)小于LDMOS晶體管，SCR晶體管因此會(huì)成為主要靜電放電器件，使得所述SCR型LDMOS ESD器件的單位面積靜電放電電流增大，獲得高的ESD保護(hù)水平。所述SCR型LDMOS ESD器件的觸發(fā)電壓受到LDMOS晶體管漂移區(qū)的作用，有很大一部分電壓降分布在LDMOS晶體管漂移區(qū)上，通過(guò)調(diào)整漂移區(qū)的長(zhǎng)度可以實(shí)現(xiàn)所述SCR型LDMOS ESD器件的觸發(fā)電壓可調(diào)。傳輸線脈沖(Transmission Line Pulse, TLP)測(cè)試數(shù)據(jù)如圖6所示。通過(guò)對(duì)比可以看出首先，本發(fā)明的SCR型LDMOS ESD器件和現(xiàn)有的LDMOS ESD器件具有相同的觸發(fā)電壓。其次，現(xiàn)有的LDMOS ESD器件由于受到基區(qū)展寬效應(yīng)的影響，發(fā)生雪崩擊穿后會(huì)發(fā)產(chǎn)生較大的回滯，并且電流迅速上升，進(jìn)入回滯點(diǎn)時(shí)會(huì)迅速進(jìn)入熱擊穿狀態(tài)，無(wú)法繼續(xù)進(jìn)行靜電放電，二次擊穿電流It2較小(小于I安培)。而本發(fā)明的SCR型LDMOS ESD器件發(fā)生雪崩擊穿并產(chǎn)生回滯后，寄生的SCR晶體管作為主要靜電放電器件開(kāi)始工作，放電電流繼續(xù)增大，獲得較高的二次擊穿電流It2 (大于4安培)，具有高的ESD保護(hù)水平。以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普 通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明技術(shù)原理的前提下，還可以做出若干改進(jìn)和替換，這些改進(jìn)和替換也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種SCR型LDMOS ESD器件，其特征在于，所述SCR型LDMOS ESD器件包括襯底區(qū)、阱區(qū)和柵區(qū)； 所述阱區(qū)形成于所述襯底區(qū)上，所述阱區(qū)包括P阱區(qū)和N阱區(qū)，所述N阱區(qū)鄰接所述P阱區(qū)，所述P阱區(qū)和N阱區(qū)均與所述襯底區(qū)相接觸； 所述P阱區(qū)設(shè)有第一 P+摻雜區(qū)和第一 N+摻雜區(qū)； 所述N阱區(qū)設(shè)有淺槽隔離STI區(qū)、第二 N+摻雜區(qū)和第二 P+摻雜區(qū)； 所述柵區(qū)形成于所述阱區(qū)上，所述柵區(qū)包括柵氧化層區(qū)和多晶硅柵區(qū)，柵氧化層區(qū)設(shè)于部分所述P阱區(qū)、部分所述N阱區(qū)和部分所述STI區(qū)的上表面，所述多晶硅柵區(qū)設(shè)于柵氧化層區(qū)上； 所述多晶硅柵區(qū)上設(shè)有柵電極，所述第一 P+摻雜區(qū)上設(shè)有襯底接觸電極，所述第一 N+摻雜區(qū)上設(shè)有源電極，所述第二 N+摻雜區(qū)上設(shè)有漏電極，所述第二 P+摻雜區(qū)上設(shè)有P+擴(kuò)散區(qū)電極。
2.如權(quán)利要求I所述的SCR型LDMOSESD器件，其特征在于，所述柵電極、襯底接觸電極和源電極均接地。
3.如權(quán)利要求I所述的SCR型LDMOSESD器件，其特征在于，所述漏電極和P+擴(kuò)散區(qū)電極連接，作為靜電輸入端VESD。
4.如權(quán)利要求I或2或3所述的SCR型LDMOSESD器件，其特征在于，STI區(qū)由氧化物的絕緣材料形成。
全文摘要
本發(fā)明涉及集成電路的靜電放電保護(hù)技術(shù)領(lǐng)域，公開(kāi)了一種SCR型LDMOS ESD器件。本發(fā)明的SCR型LDMOS ESD器件的N阱區(qū)設(shè)有P+摻雜區(qū)，使得在SCR型LDMOS ESD器件的背向形成寄生的SCR晶體管。當(dāng)ESD沖擊發(fā)生時(shí)，寄生的SCR晶體管作為主要靜電放電器件，使得SCR型LDMOS ESD器件的單位面積靜電放電電流增大，從而獲得高的ESD保護(hù)水平。另外，本發(fā)明的SCR型LDMOSESD器件的觸發(fā)電壓由LDMOS晶體管的漂移區(qū)長(zhǎng)度決定，實(shí)現(xiàn)了觸發(fā)電壓可調(diào)節(jié)。
文檔編號(hào)H01L29/06GK102832233SQ20121031664
公開(kāi)日2012年12月19日 申請(qǐng)日期2012年8月30日 優(yōu)先權(quán)日2012年8月30日
發(fā)明者王源, 張鵬, 曹健, 陸光易, 賈嵩, 張興 申請(qǐng)人:北京大學(xué)