專利名稱：堆疊的晶片級封裝器件的制作方法
堆疊的晶片級封裝器件背景技術(shù)
諸如智能手機、移動游戲設(shè)備等多媒體設(shè)備采用了給多媒體設(shè)備提供各種功能的集成電路。例如，集成電路可以給這些多媒體設(shè)備提供處理功能、存儲功能等。然而，多媒體設(shè)備會繼續(xù)有更多功能，其需要更多數(shù)量的集成電路以執(zhí)行期望的功能(以及存儲)。例如， 多媒體設(shè)備可以包括設(shè)計為執(zhí)行單個或多個與特定任務(wù)相關(guān)的多個應(yīng)用程序(apps)(例如，應(yīng)用)。每個應(yīng)用程序都需要訪問用于應(yīng)用程序的期望任務(wù)的電路且需要具有利用用于應(yīng)用程序的期望任務(wù)的電路的能力。發(fā)明內(nèi)容
所描述的晶片級封裝技術(shù)使得可以將多個管芯封裝到單個半導體封裝器件中。在實施方式中，堆疊的晶片級封裝器件包括具有在其中形成的至少一個電互連部的半導體器件。至少一個半導體封裝器件設(shè)置在所述半導體器件的所述第一表面上。一個或多個所述半導體封裝器件包括一個或多個微焊料凸塊。所述晶片級封裝器件還包括設(shè)置在所述半導體器件上并由所述半導體器件支撐的用以包封一個或多個所述半導體封裝器件的包封結(jié)構(gòu)。當半導體封裝器件設(shè)置在所述半導體器件上時，每個所述微焊料凸塊連接至形成在所述半導體器件中的各個電互連部。所述電互連部在所述半導體封裝器件與所述半導體器件之間提供電連接。
提供本發(fā)明內(nèi)容來以簡化的形式介紹概念的選擇，以下在具體實施方式
部分會進一步描述這些概念。本發(fā)明內(nèi)容既不旨在確定所要求的主題的關(guān)鍵特征或必要特征，也不旨在用作輔助確定所要求保護的主題的范圍。


參照附圖描述了具體實施方式
部分。在說明書和附圖中的不同實例中使用的相同的附圖標記可以表示相似或相同的項。
圖I是示出根據(jù)本公開內(nèi)容的示例實施方式的堆疊的晶片級封裝器件的圖示局部截面圖，其中在非扇出式封裝配置中實施該封裝器件；
圖2是示出根據(jù)本公開內(nèi)容的示例實施方式的另一堆疊的晶片級封裝器件的圖示局部截面圖，其中在扇出式封裝配置中實施該封裝器件；
圖3A是示出圖I中所示的晶片級封裝器件的圖示局部截面圖，其中該器件示出為包括堆疊在第二半導體封裝器件上的第一半導體封裝器件；
圖3B是示出圖2中所示的晶片級封裝器件的圖示局部截面圖，其中該器件示出為包括堆疊在第二半導體封裝器件上的第一半導體封裝器件；
圖3C是示出圖I中所示的晶片級封裝器件的圖示局部截面圖，其中該器件示出為包括與第二半導體封裝器件并排堆疊的第一半導體封裝器件；
圖3D是示出圖2中所示的晶片級封裝器件的圖示局部截面圖，其中該器件示出為包括與第二半導體封裝器件并排堆疊的第一半導體封裝器件；
圖4是示出用于制造諸如圖I中所示的器件等堆疊的晶片級封裝器件的示例實施方式中的工藝的流程圖5至圖9是示出根據(jù)圖4中所示的工藝制造諸如圖I中所示的器件等堆疊的晶片級封裝器件的圖示局部截面圖10是示出用于制造諸如圖2中所示的器件等堆疊的晶片級封裝器件的示例實施方式中的工藝的流程圖11至圖17是示出根據(jù)圖10中所示的工藝制造諸如圖2中所示的器件等堆疊的晶片級封裝器件的圖示局部截面圖。
具體實施方式
MM
諸如智能手機、移動游戲設(shè)備等的多媒體設(shè)備包括采用集成電路以給多媒體設(shè)備提供功能的半導體器件。多媒體設(shè)備可以包括給多媒體設(shè)備提供特定功能和任務(wù)的不同數(shù)量的應(yīng)用程序。隨著應(yīng)用程序數(shù)量的增多，可能需要集成電路提供更多數(shù)量的處理功能和存儲功能。然而，更多數(shù)量的電路會與多媒體設(shè)備中所需的更多數(shù)量的物理空間相關(guān)聯(lián)。
因此，所描述的晶片級封裝技術(shù)使得可以將多個管芯封裝到單個晶片級封裝器件中。將多個管芯封裝到單個晶片級封裝器件中在更小數(shù)量的物理空間中實現(xiàn)了增大的密度。在實施方式中，晶片級封裝器件包括具有在其中形成的至少一個電互連部的半導體器件。至少一個半導體封裝器件設(shè)置在所述半導體器件的第一表面上，并且所述至少一個半導體封裝器件包括一個或多個微焊料凸塊。因此，所述半導體器件也配置為用于晶片級封裝器件的載體器件。所述晶片級封裝器件還包括設(shè)置在所述半導體器件上且由所述半導體器件支撐的包封結(jié)構(gòu)，以包封一個或多個所述半導體封裝器件。當半導體封裝器件設(shè)置在所述半導體器件上時，每個微焊料凸塊連接至形成在所述半導體器件中的各個電互連部。 所述電互連部在所述半導體封裝器件與所述半導體器件之間提供電連接。
在實施方式中，所述晶片級封裝器件可以采用非扇出式配置或扇出式配置。對于非扇出式封裝配置，輸入/輸出(I/O)的數(shù)量直接與半導體器件(例如，載體器件)的尺寸相關(guān)。對于扇出式封裝配置，I/o的數(shù)量不是半導體器件尺寸的函數(shù)。因此，較多數(shù)量的I/O 可以采用扇出式封裝配置。
示例實施方式
圖I至3D示出了根據(jù)本公開內(nèi)容的示例實施方式的晶片級封裝器件100。如圖所示，晶片級封裝器件100包括一個或多個半導體封裝器件102(例如，單個管芯封裝)，半導體封裝器件102包括襯底104 (例如，硅晶片等)和在其中形成的一個或多個集成電路106A。 可以以多種方式來配置集成電路106A。例如，集成電路106可以包括數(shù)字電路。在另一示例中，集成電路106可以包括模擬電路。第一半導體封裝器件102由合適的保護性封裝材料108包封，以使得對集成電路106A的損傷和/或侵蝕最小。在一個或多個實施方式中， 材料108可以是陶瓷、塑料、環(huán)氧樹脂等。第一半導體封裝器件102還包括一個或多個在半導體封裝器件102的表面109上布置的接觸焊盤110的面陣。接觸焊盤110的數(shù)量和配置可以隨集成電路106A的復雜度和配置、襯底104的尺寸和形狀等的變化而變化。接觸焊盤 110提供電觸點，集成電路106A通過所述電觸點而互連至外部部件，諸如其它半導體器件、印刷電路板等。接觸焊盤110可以形成在介電層111中。介電層111可以包括苯并環(huán)丁烯聚合物(BCB)、聚酰亞胺(PI)、聚苯并惡唑(ΡΒ0)、二氧化硅(SiO2)等。
設(shè)置一個或多個微焊料凸塊112，以在接觸焊盤110與本文所描述的對應(yīng)的電互連部之間提供機械和/或電互連。在一個或多個實施方式中，微焊料凸塊112可以由無鉛焊料來制造，所述無鉛焊料諸如錫-銀-銅(Sn-Ag-Cu)合金焊料(S卩，SAC)、錫-銀(Sn-Ag) 合金焊料、錫-銅(Sn-Cu)合金焊料、銅柱狀凸塊等。然而，預期可以使用錫-鉛(PbSn)焊料。微焊料凸塊112的直徑可以是大約四十(40)微米至大約兩百(200)微米。微焊料凸塊 112的間距(Pl)可以是大約六十(60)微米至大約三百(300)微米。
可以將凸塊界面114應(yīng)用于第一半導體封裝器件102的接觸焊盤110，以在接觸焊盤110與微焊料凸塊112之間提供可靠的互連邊界。例如，在圖I中所示的器件102中， 凸塊界面114包括應(yīng)用于第一半導體封裝器件102的接觸焊盤110的凸塊下金屬層(UBM) 116。UBM 116可以具有多種成分。例如，UBM 116包括不同金屬的多個層(例如，鋁(Al)、鈦 (Ti)、鎳(Ni)、銅(Cu)等)，所述不同金屬的多個層起到附著層、擴散阻擋層、可焊接層、氧化阻擋層等的作用。然而，其它UBM結(jié)構(gòu)也是可行的。
一起來看，微焊料凸塊112和關(guān)聯(lián)的凸塊界面114 (例如，USB 116)包括凸塊組件 118，該凸塊組件118配置成將半導體封裝器件102的機械和/或電互連部提供至印刷的對應(yīng)電互連部。如圖I至3D中所示，半導體封裝器件102可以包括取決于各種設(shè)計考慮的凸塊組件118的一個或多個陣列120。
如圖I中所示，晶片級封裝器件100還包括含有襯底123的半導體器件122。在實施方式中，半導體器件122起到半導體封裝器件102的載體器件的作用。半導體器件122 還可以包括形成在襯底123中的一個或多個集成電路106B。如上所述，這些集成電路106B 可以是數(shù)字集成電路和/或模擬集成電路。在實施方式中，集成電路106B可以是與集成電路106A相同類型的電路。例如，集成電路106A和集成電路106B可以為數(shù)字電路或模擬電路。在另一實施方式中，集成電路106A與集成電路106B可以包括不同類型的電路。例如， 集成電路106A可以是數(shù)字電路，而集成電路106B可以是模擬電路，反之亦然。因此，集成電路106AU06B可以在彼此(或其它電路)之間提供互補功能。半導體器件122在尺寸上可以大于半導體器件104，以便在制造和器件100使用期間為器件104提供支撐。
半導體器件122還包括形成在襯底123 (例如，硅晶片的一部分等)中并且配置為在第一半導體封裝器件102與半導體器件122之間提供電連接的一個或多個電互連部124。 電互連部124可以以多種方式配置。在實施方式中，電互連部124可以是其中沉積有導電材料128 (例如,銅、多晶娃等)的微穿娃通孔(micro-through-silicon via, TSV) 126。該微TSV 126的大概尺寸可以為從約十(10)微米至約五十(50)微米，且其大概深度可以為從約五十(50)微米至約一百五十(150)微米。在另一實施方式中，電互連部124可以是包括薄膜(例如，鋁、銅等)重布線和互連系統(tǒng)的重新分布層(RDL)結(jié)構(gòu)130，該重布線和互連系統(tǒng)對器件122中的電互連部進行重新分布。在另一實施方式中，電互連部124可以是微 TSV和RDL結(jié)構(gòu)130的組合。
如圖I和圖2中所示，半導體封裝器件102堆疊在半導體122上，使得微焊料凸塊 112與半導體器件122的電互連部124接觸。在實施方式中，微焊料凸塊112與微TSV 126 接觸。在另一實施方式中，微焊料凸塊112與RDL結(jié)構(gòu)130接觸。因此，集成電路106AU06B可以彼此通信，并且為晶片級封裝器件100提供更多功能。
器件100還包括包封結(jié)構(gòu)132，包封結(jié)構(gòu)132至少基本上包封半導體封裝器件 102，并且由半導體器件122支撐。包封結(jié)構(gòu)132配置為包封半導體封裝器件102。包封結(jié)構(gòu)132可以包括陶瓷、塑料、環(huán)氧樹脂等。半導體器件122包括在器件122的表面136上布置的接觸焊盤134的一個或多個面陣。接觸焊盤134的數(shù)量和配置可以隨集成電路106B 的復雜度和配置、襯底123的尺寸和形狀等的變化而變化。接觸焊盤134提供電觸點，集成電路106B通過該電觸點互連至外部部件，諸如其它半導體器件、印刷電路板等。
設(shè)置一個或多個焊料凸塊138，以在接觸焊盤134與本文所描述的對應(yīng)的電互連部之間提供機械和/或電互連。在一個或多個實施方式中，焊料凸塊138可以由無鉛焊料來制造，所述無鉛焊料諸如錫-銀-銅(Sn-Ag-Cu)合金焊料(S卩，SAOJi -銀(Sn-Ag)合金焊料、錫-銅(Sn-Cu)合金焊料等。然而，預期可以使用錫-鉛(PbSn)焊料。焊料凸塊138 的直徑可以為大約一百(100)微米至大約三百五十(350)微米。焊料凸塊138的間距(P2) 可以為大約三百(300)微米至大約六百五十(650)微米。
凸塊界面140可以應(yīng)用于半導體器件122的接觸焊盤134，以在接觸焊盤134與焊料凸塊138之間提供可靠的互連邊界。例如，在圖I中所示的半導體器件122中，凸塊界面 140包括應(yīng)用于第二半導體器件122的接觸焊盤134的凸塊下金屬層(UBM) 142。UBM 142 可以具有多個成分。例如，UBM 142包括不同金屬的多個層(例如，鋁(Al)、鈦(Ti)、鎳(Ni)、 銅(Cu)等)，所述不同金屬的多個層起到附著層、擴散阻擋層、可焊接層、氧化阻擋層等的作用。然而，其它UBM結(jié)構(gòu)也是可行的。在其它實施方式中，半導體器件122可以不包括焊料凸塊。取而代之地，半導體器件122可以利用平面柵格陣列表面安裝封裝技術(shù)，以與其它電子部件連接。
一起來看，焊料凸塊138和關(guān)聯(lián)的凸塊界面140 (例如，UBM 142)包括凸塊組件 144，凸塊組件144配置成將第一半導體器件122的機械和/或電互連部提供至印刷的對應(yīng)電互連部。如圖I至3D所示，半導體器件122可以包括取決于各種設(shè)計考慮的凸塊組件 144的一個或多個陣列146?？梢栽谝粋€或多個介電層148附近形成凸塊組件144。這些介電層148可以包括各種材料。例如，這些層148可以為苯并環(huán)丁烯聚合物(BCB)、聚酰亞胺 (PI)、聚苯并惡唑(ΡΒ0)、二氧化硅(SiO2)等。
圖I示出了具有非扇出式封裝配置的晶片級封裝器件100，其中輸入/輸出(I/O) 的數(shù)量(例如，焊料凸塊138的數(shù)量)是晶片級封裝器件100的管芯尺寸的直接函數(shù)。然而， 圖2示出了具有扇出式封裝配置的晶片級封裝器件100，其中I/O的數(shù)量不是晶片級封裝器件100的管芯尺寸的函數(shù)?？梢圆捎孟率龅暮线m的嵌入工藝來制造具有扇出式封裝配置的晶片級封裝器件100。如圖所示，包封結(jié)構(gòu)132延伸(EW)超過管芯的寬度(DW)(例如，半導體器件122的寬度)，以使得表面136上可以有更多數(shù)量的焊料凸塊138。例如，可以將焊料凸塊138設(shè)置在延伸超過半導體器件122的包封結(jié)構(gòu)132部分上。因此，凸塊界面140可以形成在延伸超過半導體器件122的寬度(DW)的包封結(jié)構(gòu)132部分上，以給形成在延伸超過半導體器件122的包封結(jié)構(gòu)132部分上的這些焊料凸塊138提供連接。
應(yīng)當理解，半導體封裝器件102的尺寸可以相對于半導體器件122的尺寸而變化。 例如，半導體封裝器件102的寬度可以小于半導體器件122的寬度。在另一示例中，半導體封裝器件102的寬度可以與半導體器件122的寬度大致相同。
盡管圖I和圖2僅示出了堆疊在半導體器件122上的單個半導體封裝器件102。 圖3A和圖3B示出了多個器件堆疊的配置。例如，晶片級封裝器件100可以包括堆疊在第二半導體封裝器件102B上的第一半導體封裝器件102A，并且第二半導體封裝器件102B堆疊在半導體器件122上。在該實施方式中，第二半導體封裝器件102B包括在其中形成的一個或多個電互連部124，以使得第一半導體器件102A的集成電路106A可以通過第一半導體器件102A的微焊料凸塊112與第二半導體器件106B的集成電路106A和/或半導體器件122的集成電路106B通信。在一個或多個實施方式中，電互連部124可以是微TSV 126、 RDL結(jié)構(gòu)130、兩者的組合等。
圖3C和3D示出了另一晶片級封裝器件100的配置。如圖所示，第一半導體封裝器件102A和第二半導體封裝器件102B兩者均以并排的封裝配置堆疊在半導體器件122上。 因此，兩個半導體封裝器件102AU02B可以通過形成在器件122中的電互連部124與半導體器件122通信。
制誥工藝示例
圖4示出了采用晶片級封裝技術(shù)制造具有非扇出式配置的晶片級封裝器件300的示例工藝200。如圖所示，首先處理半導體晶片(例如，襯底)(方框202)以在其中形成集成電路。可以以多種方式來配置集成電路。例如，集成電路可以是數(shù)字集成電路、模擬集成電路、 混合信號集成電路等。在一個或多個實施方式中，可以利用前段工藝(front-end-of-1 ine) 技術(shù)以在諸如圖5中所示的晶片302等半導體晶片中形成集成電路。隨后，在晶片中形成一個或多個電互連部(方框204)。電互連部配置為在諸如集成電路等各個電部件之間提供電連接。如圖5中所示，電互連部304可以是其中沉積有導電材料308 (例如，銅、多晶硅等) 的微穿硅通孔(TSV)306。可以通過諸如銅大馬士革工藝等合適的沉積工藝來沉積導電材料 308。在一個或多個實施方式中，微TSV 306的大概尺寸可以為從約十(10)微米至約五十(50)微米，并且其大概深度可以為從約五十(50)微米至約一百五十(150)微米。在另一實施方式中，電互連部304可以是如以上參照圖I至3D所描述的重新分布層(RDL)結(jié)構(gòu)。
—旦形成電互連部，就在晶片的第一表面上設(shè)置一個或多個半導體封裝器件(方框206)。如圖6中所示，半導體封裝器件310包括集成電路312。集成電路312也可以包括數(shù)字電路、模擬電路、混合信號電路等。半導體封裝器件310還包括包封集成電路312的保護性封裝材料314，以使得對集成電路312的損傷和/或侵蝕最小。在一個或多個實施方式中，材料314可以是陶瓷、塑料、環(huán)氧樹脂等。半導體封裝器件310還包括一個或多個微焊料凸塊316，諸如以上參考圖I至3D所描述的微焊料凸塊112等。如所示，可以將半導體封裝器件310設(shè)置在晶片302的第一表面318上，以使得微焊料凸塊316可以與電連接部304接觸。在實施方式中，電互連部304在集成電路312與形成在晶片302中的集成電路(未示出)之間提供電連接。
隨后，在晶片的第一表面上形成包封結(jié)構(gòu)(方框208)。如圖7中所示，包封結(jié)構(gòu)320 可以形成在第一表面318上，以使得結(jié)構(gòu)320至少基本上包封半導體封裝器件310。在一個或多個實施方式中，包封結(jié)構(gòu)320可以包括沉積在表面318上的包封材料。在一個或多個實施方式中，結(jié)構(gòu)320可以包括一種或多種諸如環(huán)氧樹脂材料等聚合物。結(jié)構(gòu)320用于使半導體封裝器件310絕緣，并且用于至少基本上使器件310相對于晶片302 (以及當已經(jīng)對晶片302進行分割(Singulate)后的各個半導體器件321)保持在適當?shù)奈恢蒙稀?br> 隨后，對晶片的第二表面進行背面研磨工藝(方框210)。如圖8中所示，隨后，對晶片302的第二表面322進行背面研磨工藝，以便為了進一步的處理步驟而至少部分地暴露電互連部304 (例如，微TSV 306等)。一旦至少部分地暴露了電互連部，就在晶片的第二表面上形成了一個或多個焊料凸塊(方框212)。可以首先在表面322上形成介電層323。在實施方式中，介電層323可以為苯并環(huán)丁烯聚合物(BCB)、聚酰亞胺(PI)、聚苯并惡唑(ΡΒ0)、 二氧化硅(SiO2)等。焊料凸塊324可以通過合適的回流工藝形成在晶片302的第二表面 322上。在一個或多個實施方式中，電互連部304在集成電路312之間、形成在晶片302內(nèi)的集成電路之間、和/或焊料凸塊324之間提供電連接。焊料凸塊324可以形成在在電互連部304與焊料凸塊324之間提供電連接的一個或多個電互連部326上。在一個或多個實施方式中，電互連部326可以包括凸塊界面，諸如以上參考圖I至3D所描述的凸塊界面140。 例如，凸塊界面可以包括UBM結(jié)構(gòu)328等。如上所述，在一些實施方式中，半導體器件321 可以替代地利用平面柵格陣列技術(shù)來與其它電子部件通信。
隨后，對晶片進行分割工藝(方框214)，以將晶片分割為一個或多個單個管芯。一旦分割了晶片302 (參見圖9)，器件300可以包括位于晶片302的分割部分(例如，單個管芯)的表面318上的且至少基本上由材料320所包封的半導體封裝器件310。可以設(shè)置器件310以使得微焊料凸塊316與器件300的電互連部304接觸。包封的半導體器件310和晶片302的分割的部分可以視為具有非扇出式配置的堆疊的芯片級封裝(CSP)器件。預期在一些實施方式中，可以在如關(guān)于方框208所描述的沉積包封材料之前分割晶片。
圖10示出了采用晶片級封裝技術(shù)制造具有扇出式配置的晶片級封裝器件500的示例工藝400。如圖所示，首先處理半導體晶片(例如，襯底)(方框402)以在其中形成集成電路?？梢砸远喾N方式來配置集成電路。例如，集成電路可以是數(shù)字集成電路、模擬集成電路、混合信號集成電路等。在一個或多個實施方式中，可以利用前段工藝技術(shù)以在諸如圖 11中所示的晶片502等半導體晶片中形成集成電路。隨后，在晶片中形成一個或多個電互連部(方框404)。電互連部配置為在諸如集成電路等各個電部件之間提供電連接。如圖11 中所示，電互連部504可以是其中沉積有導電材料508 (例如，銅、多晶硅等)的微穿硅通孔 (TSV)506?？梢酝ㄟ^諸如銅大馬士革工藝等合適的沉積工藝來沉積導電材料508。在一個或多個實施方式中，微TSV 506的大概尺寸可以為從約十(10)微米至約五十(50)微米,并且其大概深度可以為從約五十(50)微米至約一百五十(150)微米。在另一實施方式中，電互連部504可以是如以上參照圖I至3D所描述的重新分布層(RDL)結(jié)構(gòu)。
一旦形成了電互連部，就在晶片的第一表面上設(shè)置了一個或多個半導體封裝器件 (方框406)。如圖12中所示，半導體封裝器件510包括集成電路512。集成電路512也可以包括數(shù)字電路、模擬電路、混合信號電路等。半導體封裝器件510還包括保護性封裝材料 514，保護性封裝材料514配置為保護集成電路512使其免受進一步的半導體制造工藝(例如，保護集成電路512使其免受本文所描述的包封工藝)的損傷和/或侵蝕。在一個或多個實施方式中，保護性封裝材料514可以是陶瓷、塑料、環(huán)氧樹脂等。半導體封裝器件510還包括一個或多個微焊料凸塊516，諸如以上參考圖I至3D所描述的微焊料凸塊112等?？梢詫雽w封裝器件510設(shè)置在晶片502的第一表面518上，以使得微焊料凸塊516與電連接部504接觸。在實施方式中，電互連部504在集成電路512與形成在晶片502中的集成電路(未示出)之間提供電連接。
隨后，對晶片進行分割工藝(方框408)，以將晶片分割為一個或多個單個管芯。隨后，將單個管芯設(shè)置在重建(reconstitution)晶片上(方框410)。如圖13中所示，將單個半導體器件520設(shè)置在重建晶片522上。在一個或多個實施方式中，重建晶片522可以為任意類型的犧牲晶片，諸如娃晶片、有機晶片等。
隨后，在晶片的第一表面上形成包封結(jié)構(gòu)(方框412)。如圖14中所示，包封結(jié)構(gòu) 524可以形成在重建晶片522的第一表面526上，以使得結(jié)構(gòu)524至少基本上包封半導體封裝器件510。在一個或多個實施方式中，包封結(jié)構(gòu)524可以包括沉積在表面526上的包封材料。在一個或多個實施方式中，結(jié)構(gòu)524包括諸如環(huán)氧樹脂材料等的聚合物。結(jié)構(gòu)524用于使半導體封裝器件510絕緣，并且用于至少基本上使器件510相對于晶片520保持在適當?shù)奈恢蒙稀?br> 隨后，對重建晶片進行背面研磨工藝(方框414)。對重建晶片522和每個半導體器件520的一部分進行適合的背面研磨工藝，以至少部分地暴露每個半導體器件520的電互連部504 (參見圖15)。一旦已經(jīng)至少部分地暴露了電互連部，就將一個或多個焊料凸塊形成在管芯的表面上(方框416)。首先可以在表面530上形成介電層527。在實施方式中，介電層527可以是苯并環(huán)丁烯聚合物(BCB)、聚酰亞胺(PI)、聚苯并惡唑(ΡΒ0)、二氧化硅(SiO2)等。如圖16中所示，焊料凸塊528形成在至少部分地暴露的電互連部504附近的半導體器件520的表面上。利用合適的回流工藝形成焊料凸塊528。在一個或多個實施方式中，焊料凸塊528可以形成在一個或多個位于表面530上且位于介電層527中的電互連部532上。如上所述，電互連部532可以是凸塊界面等。在一個或多個實施方式中，第一焊料凸塊528可以連接至第一電互連部532(例如，第一電互連部532專用于第一焊料凸塊 528)，第二焊料凸塊528可以連接至第二電互連部532，第三焊料凸塊528可以連接至第三電互連部532，等等。
隨后，對包封結(jié)構(gòu)進行分割工藝(方框418)，以將包封結(jié)構(gòu)分割為單個堆疊的管芯 (例如，堆疊的半導體封裝器件)。如圖17中所示，一旦對包封結(jié)構(gòu)524進行分割，包封結(jié)構(gòu) 524的寬度(EW)將大于半導體器件520的寬度(DW)。這使得電互連部532也至少部分地在包封結(jié)構(gòu)524部分上延伸(與電互連部326僅能夠在半導體器件321的寬度上延伸的器件 300相比)。因此，這種配置(例如，扇出式配置)實現(xiàn)了器件500的更多數(shù)量的焊料凸塊528 以及由此的更多數(shù)量的輸入/輸出(I/O)。器件500包括具有扇出式配置的堆疊的CSP器件。
盡管以特定的結(jié)構(gòu)特征和/或工藝操作描述了該主題，然而應(yīng)當理解，以所附權(quán)利要求限定的主題不必限制于上述的特定特征或動作。相反，上述的特定特征和動作作為實施權(quán)利要求的示例形式而公開。
權(quán)利要求
1.一種晶片級封裝器件，包括 半導體器件，具有形成在所述半導體器件中的至少一個電互連部，所述半導體器件包括第一表面和第二表面； 半導體封裝器件，設(shè)置在所述半導體器件的所述第一表面上； 至少一個微焊料凸塊，耦合至所述半導體封裝器件；以及 包封結(jié)構(gòu)，由所述半導體器件支撐并用于包封所述半導體封裝器件； 其中，當所述半導體封裝器件設(shè)置在所述半導體器件的所述第一表面上并且所述至少一個電互連部配置為給所述半導體封裝器件提供電連接時，所述至少一個微焊料凸塊與所述至少一個電互連部接觸。
2.根據(jù)權(quán)利要求I所述的晶片級封裝器件，還包括設(shè)置在所述半導體器件的所述第二表面上的至少一個焊料凸塊。
3.根據(jù)權(quán)利要求2所述的晶片級封裝器件，其中，所述至少一個電互連部配置為在所述半導體封裝器件與所述半導體器件的所述至少一個焊料凸塊之間提供電連接。
4.根據(jù)權(quán)利要求I所述的晶片級封裝器件，其中，所述至少一個電互連部配置為在所述半導體封裝器件與形成在所述半導體器件內(nèi)的集成電路之間提供電連接。
5.根據(jù)權(quán)利要求I所述的晶片級封裝器件，其中，所述電互連部是微穿硅通孔。
6.根據(jù)權(quán)利要求I所述的晶片級封裝器件，其中，所述至少一個電互連部是重新分布層結(jié)構(gòu)。
7.根據(jù)權(quán)利要求I所述的晶片級封裝器件，其中，所述半導體封裝器件的寬度小于所述半導體器件的寬度。
8.一種晶片級封裝器件，包括 半導體器件，具有形成在所述半導體器件中的至少一個電互連部，所述半導體器件包括第一表面和第二表面并具有第一寬度； 半導體封裝器件，設(shè)置在所述半導體器件的所述第一表面上； 至少一個微焊料凸塊，耦合至所述半導體封裝器件；以及 包封結(jié)構(gòu)，由所述半導體器件支撐并用于包封所述半導體封裝器件，所述包封結(jié)構(gòu)具有第二寬度，所述第二寬度大于所述第一寬度； 其中，當所述半導體封裝器件設(shè)置在所述半導體器件的所述第一表面上并且所述至少一個電互連部配置為給所述半導體封裝器件提供電連接時，所述至少一個微焊料凸塊與所述至少一個電互連部接觸。
9.根據(jù)權(quán)利要求8所述的晶片級封裝器件，還包括設(shè)置在所述半導體器件的所述第二表面上的至少一個焊料凸塊。
10.根據(jù)權(quán)利要求9所述的晶片級封裝器件，其中，所述至少一個電互連部配置為在所述半導體封裝器件和所述半導體器件的所述至少一個焊料凸塊之間提供電連接。
11.根據(jù)權(quán)利要求8所述的晶片級封裝器件，其中，所述至少一個電互連部配置為在所述半導體封裝器件與形成在所述半導體器件內(nèi)的集成電路之間提供電連接。
12.根據(jù)權(quán)利要求8所述的晶片級封裝器件，其中所述電互連部是微穿硅通孔。
13.根據(jù)權(quán)利要求8所述的晶片級封裝器件，其中所述至少一個電互連部是重新分布層結(jié)構(gòu)。
14.根據(jù)權(quán)利要求8所述的晶片級封裝器件，其中所述半導體封裝器件的寬度小于所述半導體器件的寬度。
15.一種工藝，包括 接收半導體晶片，處理所述半導體晶片以在所述半導體晶片的第一表面中形成一個或多個集成電路； 在所述半導體晶片中形成一個或多個電互連部； 在所述半導體晶片的所述第一表面上設(shè)置一個或多個半導體封裝器件；以及在所述半導體晶片的所述第一表面上形成包封結(jié)構(gòu)，以包封所述一個或多個半導體封裝器件。
16.根據(jù)權(quán)利要求15所述的工藝，還包括 對所述半導體晶片的第二表面進行背面研磨，以至少部分地暴露所述一個或多個電互連部； 在所述第二表面上形成一個或多個焊料凸塊；以及 分割所述半導體晶片以形成一個或多個管芯； 其中，所述一個或多個管芯中的每一個管芯均包括所述半導體晶片的一部分以及設(shè)置在所述第一表面上的半導體封裝器件，所述半導體封裝器件由所述包封結(jié)構(gòu)來包封。
17.根據(jù)權(quán)利要求15所述的工藝，其中所述包封結(jié)構(gòu)的寬度大于關(guān)聯(lián)的管芯的寬度。
18.根據(jù)權(quán)利要求15所述的工藝，其中所述一個或多個電互連部包括微穿硅通孔。
19.根據(jù)權(quán)利要求15所述的工藝，其中所述一個或多個電互連部包括重新分布層結(jié)構(gòu)。
20.根據(jù)權(quán)利要求15所述的工藝，其中設(shè)置一個或多個半導體封裝器件還包括在所述第一表面上設(shè)置一個或多個半導體封裝器件，以使得設(shè)置在所述半導體封裝器件上的微焊料凸塊與所述一個或多個電互連部中的電互連部接觸。
全文摘要
本發(fā)明提供了一種堆疊的晶片級封裝器件。所描述的晶片級封裝器件包括封裝到單個晶片級封裝器件中的多個管芯。在實施方式中，晶片級封裝器件包括具有在其中形成的至少一個電互連部的半導體器件。至少一個半導體封裝器件設(shè)置在所述半導體器件的所述第一表面上。所述半導體封裝器件包括一個或多個微焊料凸塊。所述晶片級封裝器件還包括設(shè)置在所述半導體器件上并由所述半導體器件支撐的用以包封一個或多個所述半導體封裝器件的包封結(jié)構(gòu)。當所述半導體封裝器件設(shè)置在所述半導體器件上時，每個微焊料凸塊連接至形成在所述半導體器件中的各個電互連部。
文檔編號H01L23/488GK102983112SQ20121032044
公開日2013年3月20日 申請日期2012年8月31日 優(yōu)先權(quán)日2011年9月2日
發(fā)明者A·V·薩莫伊洛夫, T·王, Y-S·A·孫 申請人:馬克西姆綜合產(chǎn)品公司