專利名稱：具有基板貫通電極的半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
在這里說明的實施方式涉及具有基板貫通電極的半導(dǎo)體裝置。
背景技術(shù)：
CMOS圖像傳感器等的固體拍攝裝置中，必須防止來自周邊電路部的噪音向傳感器電路部的混入。因此，為了防止來自周邊的噪音，在傳感器電路部或成為噪音發(fā)生主要原因的周邊電路部的外周配置深溝隔離(Deep Trench Isolation)。深溝隔離在未電連接的浮動狀態(tài)、或者使用配置于硅基板的表面?zhèn)鹊谋砻娌季€進(jìn)行電位固定的狀態(tài)下被利用。在深溝隔離浮動的情況下，噪音遮斷能力弱。還有，采用表面布線對深溝隔離進(jìn)行電位固定的情況下，存在由于表面布線使得硅基板的表面?zhèn)鹊牟季€區(qū)域減少這樣的問題。

發(fā)明內(nèi)容
本發(fā)明打算解決的課題是提供不減少在基板表面形成的電路的布線資源，并能得到電路部間的噪音抑制效果的提高的半導(dǎo)體裝置。根據(jù)一個實施方式，在半導(dǎo)體裝置，設(shè)置第I電路塊、第I基板貫通電極、和背面布線被設(shè)置。第I電路塊形成在半導(dǎo)體基板的表面?zhèn)?。第I基板貫通電極以將第I電路塊和其他的電路塊分離的方式，沿著第I電路塊的外周設(shè)置，貫通基板的表面背面設(shè)置，與周圍絕緣分離，并具有導(dǎo)電性。背面布線設(shè)置在基板背面?zhèn)?，與第I基板貫通電極連接，將第I基板貫通電極連接到電源端子或屏蔽電位端子。本發(fā)明能謀求電路部間的噪音抑制效果的提高。


圖1是表示第I實施方式涉及的半導(dǎo)體裝置的概略結(jié)構(gòu)的俯視圖和斷面圖。圖2是表示第2實施方式涉及的半導(dǎo)體裝置的概略結(jié)構(gòu)的俯視圖和斷面圖。圖3是表示第3實施方式涉及的半導(dǎo)體裝置的概略結(jié)構(gòu)的俯視圖。圖4是表示第4實施方式涉及的半導(dǎo)體裝置的概略結(jié)構(gòu)的俯視圖。圖5是表示第5實施方式涉及的半導(dǎo)體裝置的概略結(jié)構(gòu)的俯視圖和斷面圖。圖6是表示圖5的半導(dǎo)體裝置的傳感器部和端子部的關(guān)系的斷面圖。圖7是表示圖5的半導(dǎo)體裝置的傳感器部和端子部的關(guān)系的斷面圖。圖8是表示第5實施方式的半導(dǎo)體裝置的全部構(gòu)成的俯視圖。圖9是表示圖8的半導(dǎo)體裝置的I/O塊內(nèi)的端子的放大圖。
具體實施例方式以下，關(guān)于多個實施方式，一邊參照附圖一邊說明。在附圖中，相同的符號表示相同或類似部分。關(guān)于第I實施方式涉及的半導(dǎo)體裝置，參照圖1進(jìn)行說明。圖1是表示半導(dǎo)體裝置的概略結(jié)構(gòu)的圖，圖1(a)是俯視圖，圖1(b)是沿著圖1(a)的A-A線的斷面圖。如圖1(a)及圖1(b)所示，在半導(dǎo)體裝置1，設(shè)置第I電路塊100、基板貫通電極(through-substrate via) 200o基板10是在娃基板11上形成講區(qū)域12的基板。在基板10的表面?zhèn)?，形成具有MOS晶體管等的第I電路塊100。在第I電路塊100的周邊部，形成其他的電路塊(未圖示的第2、第3、...第η的電路塊)。第I電路塊100通過貫通基板10的內(nèi)外設(shè)置的基板貫通電極(through-substrate via) 200在周圍進(jìn)行包圍，與其他的電路塊分離。在基板為娃的情況下，還稱為娃貫通電極(through-silicon via)。再者,將圖中的基板貫通電極(through-substrate via)表不為DT (deep trench:深溝槽)(圖2 7，圖9也相同地表示為DT (de印trench))。在基板貫通電極200中，在貫通基板10的內(nèi)外設(shè)置的貫通孔(via hole) 50的側(cè)面形成作為電介質(zhì)層的硅氧化膜21。經(jīng)由硅氧化膜21，向貫通孔(via hole)50埋入作為導(dǎo)電材料的導(dǎo)電性的多結(jié)晶硅膜22。通過以包圍第I電路塊100的方式形成基板貫通電極200，基板貫通電極200作為用于元件分離的所謂深溝隔離(Deep Trench Isolation)起作用。這里，對電介質(zhì)層使用娃氧化膜。對導(dǎo)電材料使用N型的多結(jié)晶硅膜，但是也可以使用P型的多結(jié)晶硅膜。例如，若對導(dǎo)電材料使用以高濃度摻雜N型或P型的雜質(zhì)的多結(jié)晶硅膜，能大幅度降低基板貫通電極的阻抗。在基板10的背面?zhèn)?，形成硅氧化膜等的絕緣膜31。在絕緣膜31中，在位于基板貫通電極200的下面的部分設(shè)置開口部。在絕緣膜31上形成背面布線32，背面布線32通過絕緣膜31的開口部與基板貫通電極200的下面電連接。背面布線32連接到未圖示的電源端子或屏蔽電位端子。在這里，電源端子或屏蔽電位端子以表面?zhèn)鹊牟季€區(qū)域不縮小的方式設(shè)置于背面?zhèn)龋?，也可以設(shè)置于表面?zhèn)取？傊緦嵤┓绞降幕遑炌姌O200與以前的深溝隔離(Deep Trench Isolation)不同，從基板10的表面到達(dá)背面,而且使用背面布線32設(shè)定在規(guī)定的電位。在柵絕緣膜13上，設(shè)置柵電極14。在基板貫通電極200的導(dǎo)電性的多結(jié)晶硅膜22的表面?zhèn)?、源極/漏極區(qū)域15，分別設(shè)置接觸部16。各個接觸部16連接在未圖示的基板表面?zhèn)鹊牟季€。通過將基板貫通電極200連接到背面布線32，可以經(jīng)由基板貫通電極200，將背面布線32連接到表面?zhèn)鹊牟季€。根據(jù)本實施方式，通過以包圍第I電路塊100的周圍的方式設(shè)置基板貫通電極200，能將第I電路塊100與其他的電路塊分離，電路間的噪音抑制有效。而且，通過固定基板貫通電極200的電位，能得到高的噪音抑制效果。還有，通過將基板貫通電極200連接到背面布線32，存在不減少在基板10的表面?zhèn)刃纬傻碾娐返牟季€資源，并能連接端子和基板貫通電極的優(yōu)點。在本實施方式，通過將基板貫通電極200例如連接到背面?zhèn)鹊碾娫炊俗樱粌H是噪音抑制，硅表面電路的電源加強也是可能的，所以能期待IR下降的減輕，和表面布線區(qū)域的增加。通過在基板背面?zhèn)仍O(shè)置布線的半導(dǎo)體裝置，能在電路區(qū)域內(nèi)設(shè)置基板貫通電極。在這樣的半導(dǎo)體裝置中，因為只要與電路區(qū)域內(nèi)的基板貫通電極同時形成基板貫通電極200即可，所以不需要過程來重新形成基板貫通電極200。因此，能不導(dǎo)致制造成本的增大，而形成基板貫通電極200，實用性提高。關(guān)于第2實施方式涉及的半導(dǎo)體裝置，參照圖2進(jìn)行說明。圖2是表示半導(dǎo)體裝置的概略結(jié)構(gòu)的圖，圖2(a)是俯視圖，圖2(b)是沿著圖2(a)的B-B線的斷面圖。以下，對于與第一實施方式相同的構(gòu)成部分，附加相同符號，省略那個部分的說明，僅說明不同的部分。如圖2 (a)及圖2(b)所示，在本實施方式的半導(dǎo)體裝置2，使基板貫通電極為雙重。SP，第I電路塊100通過第I基板貫通電極210將周圍包圍。第I基板貫通電極210通過離開配置的第2基板貫通電極220將周圍包圍?；遑炌姌O210和基板貫通電極220,與第I實施方式的基板貫通電極200相同，包括電介質(zhì)層的硅氧化膜21及導(dǎo)電材料的多結(jié)晶硅膜22等，貫通基板10的表面背面設(shè)置。并且，在基板貫通電極220的外側(cè)形成未圖示的其他的電路塊。第I基板貫通電極210、第2基板貫通電極220分別在背面?zhèn)扰c背面布線32電連接，連接到未圖示的電源端子或屏蔽電位端子。再者，第I基板貫通電極210、第2基板貫通電極210不是必須與相同的背面布線32連接，也可以連接在另外的背面布線。如上述，通過本實施方式的半導(dǎo)體裝置，得到與第I實施方式相同的效果。即使基板貫通電極是一重，也能得到噪音抑制效果，但是在基板貫通電極為雙重的情況下，因為基板貫通電極210、基板貫通電極220共同被電固定，能降低基板貫通電極的阻抗，與一重的情況相比能得到2倍以上的效果。還有，與通過深η阱(de印-η阱)/深P阱(de印-P阱)等實施噪音對策的以前的情況相比，通過本實施方式的半導(dǎo)體裝置2，能削減步驟數(shù)目。關(guān)于第3實施方式涉及的半導(dǎo)體裝置，參照圖3 (a) 圖3(c)進(jìn)行說明。圖3 (a) 圖3(c)是表示半導(dǎo)體裝置的概略結(jié)構(gòu)的俯視圖。以下，對于與第一實施方式相同的構(gòu)成部分，附加相同符號，省略那個部分的說明，僅說明不同的部分。本實施方式與第I實施方式不同的點在于，沒有通過基板貫通電極完全包圍第I電路塊100,而是通過基板貫通電極包圍第I電路塊100的一部分。如圖3(a)所示，在半導(dǎo)體裝置3a，設(shè)置第I電路塊100、第2電路塊120、第3電路塊130、基板貫通電極201、和基板貫通電極202。成為從上下兩側(cè)由馬蹄形形狀的基板貫通電極201、202夾著第I電路塊100的方式。與電路塊相比，基板貫通電極201、基板貫通電極202的端部延伸。例如，基板貫通電極201與第2電路塊120相比，僅延伸距離LI。其結(jié)果，第I電路塊100和上側(cè)的第2電路塊120通過基板貫通電極201分離，第I電路塊100和下側(cè)的第3電路塊130通過基板貫通電極202分離。如圖3(b)所示，在半導(dǎo)體裝置3b，設(shè)置第I電路塊100、第2電路塊120、第3電路塊130、第4電路塊140、和基板貫通電極203。成為以C字型的基板貫通電極203包圍第I電路塊100。其結(jié)果，第I電路塊100和第2電路塊120 (上側(cè))、第I電路塊100和第3電路塊130 (下側(cè))、第I電路塊100和第4電路塊140 (左側(cè))分別通過基板貫通電極203分離。如圖3(c)所示，在半導(dǎo)體裝置3c，設(shè)置第I電路塊100、第2電路塊120、第3電路塊130、第4電路塊140、和基板貫通電極204。從上側(cè)以馬蹄形形狀的基板貫通電極204夾著第I電路塊100。其結(jié)果，第I電路塊100和第2電路塊120 (上側(cè))、第I電路塊100和第3電路塊130 (左側(cè))、第I電路塊100和第4電路塊140 (右側(cè))分別通過基板貫通電極204分離。還有，盡管未圖示，但是，基板貫通電極201至204，與第I實施方式的基板貫通電極200相同地包括電介質(zhì)層的硅氧化膜21及導(dǎo)電材料的多結(jié)晶硅膜22等，貫通基板10的表面背面設(shè)置。與基板10的背面?zhèn)鹊牟季€連接，通過背面布線，連接到電源端子或屏蔽電位端子。如上述，通過本實施方式的半導(dǎo)體裝置，能充分地分離第I電路塊100和第2至4電路塊120、130、140，得到與第I實施方式相同的效果。關(guān)于第4實施方式涉及的半導(dǎo)體裝置，參照圖4(a) 圖4(d)進(jìn)行說明。圖4(a) 圖4(d)是表示半導(dǎo)體裝置的概略結(jié)構(gòu)的俯視圖。以下，對于與第一實施方式相同的構(gòu)成部分，附加相同符號，省略那個部分的說明，僅說明不同的部分。本實施方式與第I實施方式不同的點在于，沒有通過基板貫通電極完全包圍第I電路塊100,而是通過基板貫通電極包圍第I電路塊100的一部分。如圖4(a)所示，在半導(dǎo)體裝置4a，設(shè)置第I電路塊100、第2電路塊120，、和基板貫通電極205。在第I電路塊100的上側(cè)，配置橫方向比縱方向長的矩形狀的基板貫通電極205，將第I電路塊100和第2電路塊120分離。與電路塊相比，基板貫通電極205的端部延伸。例如，基板貫通電極205與第2電路塊120相比，僅延伸距離LI。其結(jié)果，第I電路塊100和上側(cè)的第2電路塊120通過基板貫通電極205分離。如圖4(b)所示，在半導(dǎo)體裝置4b，設(shè)置第I電路塊100、第2電路塊120、第3電路塊130、基板貫通電極205、和基板貫通電極206。成為從上下兩側(cè)由橫方向比縱方向長的矩形狀的基板貫通電極205、基板貫通電極206夾著第I電路塊100的方式。其結(jié)果，第I電路塊100和上側(cè)的第2電路塊120通過基板貫通電極205分離,第I電路塊100和下側(cè)的第3電路塊130通過基板貫通電極206分離。如圖4(c)所示，在半導(dǎo)體裝置4c，設(shè)置第I電路塊100、第2電路塊120，和基板貫通電極207。在第I電路塊100的左側(cè)，設(shè)置縱方向比橫方向長的矩形狀的基板貫通電極207，在基板貫通電極207的左側(cè)設(shè)置縱方向比橫方向長的矩形狀的第2電路塊120。基板貫通電極207例如與第I電路塊100相比，在縱方向僅延伸距離L11。其結(jié)果，第I電路塊100和第2電路塊120通過基板貫通電極207分離。如圖4(d)所示，在半導(dǎo)體裝置4d，設(shè)置第I電路塊100、第2電路塊120、第3電路塊130、基板貫通電極207、和基板貫通電極208。成為從左右兩側(cè)由縱方向比橫方向長的矩形狀的基板貫通電極207、基板貫通電極208夾著第I電路塊100的方式。其結(jié)果，第I電路塊100和左側(cè)的第2電路塊120通過基板貫通電極207分離，第I電路塊100和右側(cè)的第3電路塊130通過基板貫通電極208分離。盡管未圖示，但是，基板貫通電極205至208，與第I實施方式的基板貫通電極200相同地包括電介質(zhì)層的硅氧化膜21及導(dǎo)電材料的多結(jié)晶硅膜22等，貫通基板10的內(nèi)外設(shè)置。并且，成為與基板10的背面?zhèn)鹊牟季€連接，連接到電源端子或屏蔽電位端子的方式。還有，基板貫通電極205至208，為了將第I電路塊100和其他的電路塊的分離可靠，期望地比第I電路塊100的相對的邊的長度更長。如上述，通過本實施方式的半導(dǎo)體裝置，由于僅在必需分離的部分配置基板貫通電極205至208，能充分地分離第I電路塊100和第2至4電路塊120、130、140，得到與第I實施方式相同的效果。關(guān)于第5實施方式涉及的半導(dǎo)體裝置，參照圖5(a)、圖5(b)進(jìn)行說明。圖5 (a)是表示半導(dǎo)體裝置的概略結(jié)構(gòu)的俯視圖，圖5(b)是沿著圖5(a)的C-C線的斷面圖。以下，對于與第一實施方式相同的構(gòu)成部分，附加相同符號，省略那個部分的說明，僅說明不同的部分。本實施方式是適用背面照射型的CMOS圖像傳感器的例子，基本的構(gòu)成與第I實施方式相同。如圖5(a)及圖5(b)所示，在半導(dǎo)體裝置5，設(shè)置像素電路塊(第I電路塊)500、基板貫通電極200。像素電路塊500具有構(gòu)成CMOS圖像傳感器的像素部的MOS晶體管等，形成在基板10的表面?zhèn)?。在像素電路塊500的周邊部形成其他周邊電路塊。像素電路塊500通過貫通基板10的內(nèi)外設(shè)置的基板貫通電極200將周圍包圍，與其他周邊電路塊分離。在基板10的背面?zhèn)龋纬晒柩趸さ鹊慕^緣膜31，在絕緣膜31中，在位于基板貫通電極200的下面的部分設(shè)置開口部。在絕緣膜31上形成背面布線32，背面布線32通過絕緣膜31的開口部與基板貫通電極200的下面電連接。還有，背面布線32連接到未圖示的電源端子或屏蔽電位端子。若背面布線32存在于入射像素電路塊500的光的路徑中，則產(chǎn)生入射光量的降低和/或畫質(zhì)的劣化，因此背面布線32以不重疊于像素電路塊500的方式配置形成。關(guān)于CMOS圖像傳感器中使用的傳感器部和端子的關(guān)系，參照圖6及圖7進(jìn)行說明。圖6及圖7是表示半導(dǎo)體裝置的傳感器部和端子部的關(guān)系的斷面圖。如圖6所示，在周邊電路，設(shè)置與背面?zhèn)鹊亩俗?0相連的多個基板貫通電極41，通過多個基板貫通電極41將背面?zhèn)鹊亩俗?0和表面布線17連接。即，基板貫通電極41與作為設(shè)置于基板背面?zhèn)鹊谋趁娌季€32的一部分的端子40連接，在基板表面?zhèn)冉?jīng)由接觸部16與表面布線17連接。圖7是除了圖6的構(gòu)成之外還設(shè)置接觸部18及進(jìn)而設(shè)置上層的表面布線19的圖。通過追加來自表面的布線，與第I實施方式的半導(dǎo)體裝置相比，能進(jìn)一步增強噪首抑制效果。關(guān)于包括端子部的半導(dǎo)體裝置，參照圖8進(jìn)行說明。圖8是表示本實施方式的CMOS圖像傳感器的全部構(gòu)成的俯視圖。如圖8所示，在像素電路塊500的周邊，例如左側(cè)，配置模擬電路塊600。像素電路塊500通過基板貫通電極200包圍，模擬電路塊600通過基板貫通電極250包圍。在像素電路塊500的上方的基板周邊部，設(shè)置配置有多個端子45的I/O塊310，在I/O塊310和像素電路塊500之間，設(shè)置橫方向比縱方向長的矩形狀的基板貫通電極260。在像素電路塊500的下方的基板周邊部，設(shè)置配置有多個端子45的I/O塊320，在I/O塊320和像素電路塊500之間，設(shè)置橫方向比縱方向長的矩形狀的基板貫通電極270。盡管未圖示，但是，基板貫通電極200、250、260、270，與第I實施方式相同地包括電介質(zhì)層的硅氧化膜21及導(dǎo)電材料的多結(jié)晶硅膜22等，貫通基板10的內(nèi)外設(shè)置。將基板貫通電極200、250、260、270與基板10的背面?zhèn)鹊牟季€連接，連接到電源端子或屏蔽電位端子。關(guān)于半導(dǎo)體裝置的I/O塊內(nèi)的端子，參照圖9進(jìn)行說明。圖9是本實施方式的CMOS圖像傳感器的I/o塊310內(nèi)的端子45的放大圖。如圖9所示，在各個端子45，設(shè)置多個基板貫通電極41，端子45經(jīng)由多個基板貫通電極41連接在背面?zhèn)鹊牟季€。在端子45，設(shè)置例如3x8的24個基板貫通電極41。如上述，通過本實施方式的半導(dǎo)體裝置，能得到抑制來自模擬電路塊600的對于CMOS圖像傳感器的像素電路塊500的噪音的效果，使CMOS圖像傳感器的畫質(zhì)提高。還有，通過本實施方式，由基板貫通電極200包圍像素電路塊500的周邊，所以如果由不透明材料形成基板貫通電極200，也能防止從周邊向像素電路塊500的光的侵入。并且，像素電路塊500的周邊的基板貫通電極200能與連接至端子45的基板貫通電極41同時形成，不需要過程來重新形成基板貫通電極200。關(guān)于基板貫通電極250、260、270也相同。因此，能抑制伴隨基板貫通電極200、250、260、270的形成的制造成本的增大。還有，本發(fā)明不限于上述的各實施方式。基板貫通電極不需要以如第1、2、5實施方式那樣完全包圍第I電路塊的全部的方式形成，也可以如第3實施方式那樣包圍一部分的方式形成。并且，也可以如第4實施方式那樣在相鄰的電路塊間以直線狀形成基板貫通電極?？傊?，基板貫通電極沿著第I電路塊的外周，設(shè)置于使得電路間噪音抑制為必要的電路塊之間即可。還有，盡管對設(shè)置于基板貫通電極的導(dǎo)電材料使用導(dǎo)電性的多結(jié)晶硅膜，但是也可以使用導(dǎo)電性的非晶硅膜、硅化物膜、多晶硅膜、Cu(銅)、A1(鋁)等來取代。對設(shè)置于基板貫通電極的電介質(zhì)層使用硅氧化膜，但是也可以使用硅氮化膜、絕緣性有機膜等來取代。并且，不限于CMOS圖像傳感器，可適用于想極力避開來自周邊的噪音的混入的具有電路塊的各種的半導(dǎo)體裝置。雖然說明本發(fā)明的幾個實施例，但是這些實施例只是作為例示，而不是限定發(fā)明的范圍。這些新實施例可以各種各樣的形態(tài)實施，在不脫離發(fā)明的要旨的范圍，可進(jìn)行各種省略、置換、變更。這些實施例及其變形也是發(fā)明的范圍、要旨所包含的，同時也是權(quán)利要求的范圍所述的發(fā)明及其均等的范圍所包含的。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于，包括: 第I電路塊，形成在半導(dǎo)體基板的表面?zhèn)龋? 第I基板貫通電極，以將上述第I電路塊和其他的電路塊分離的方式，沿著上述第I電路塊的外周設(shè)置，貫通上述半導(dǎo)體基板的表面背面設(shè)置，與周圍絕緣分離，并具有導(dǎo)電性；和 背面布線，設(shè)置在上述半導(dǎo)體基板的背面?zhèn)龋c上述第I基板貫通電極連接，將上述第I基板貫通電極連接到電源端子或屏蔽電位端子。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，還包括: 第2基板貫通電極，沿著上述第I基板貫通電極的外周設(shè)置，與上述第I基板貫通電極離開配置，貫通上述半導(dǎo)體基板的表面背面設(shè)置，與周圍絕緣分離，與上述背面布線連接，并具有導(dǎo)電性。
3.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 上述第I基板貫通電極以包圍上述第I電路塊的周圍全部的方式以環(huán)狀配置。
4.如權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于， 上述第2基板貫通電極以包圍上述第I基板貫通電極的周圍全部以環(huán)狀配置。
5.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 上述第I基板貫通電極以包圍上述第I電路塊的外周的一部分的方式以馬蹄形形狀配置，或者在上述第I電路塊的I邊，以比該邊長的直線狀延伸。
6.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 上述第I電路塊是CMOS圖像傳感器的像素電路塊。
7.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 設(shè)置在背面?zhèn)鹊谋趁骐娫炊俗优c上述背面布線連接，上述背面布線經(jīng)由上述第I基板貫通電極與設(shè)置在上述半導(dǎo)體基板的表面?zhèn)鹊牟季€連接。
8.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，還包括: I/O塊，設(shè)置有多個端子；和 第3基板貫通電極，設(shè)置在上述第I基板貫通電極和上述I/O塊之間，端部與上述I/O塊的端部相比延伸配置，貫通上述半導(dǎo)體基板的表面背面設(shè)置，與周圍絕緣分離，并具有導(dǎo)電性。
9.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 上述屏蔽電位端子設(shè)定在規(guī)定的屏蔽電位。
10.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 對上述第I基板貫通電極，在貫通孔的側(cè)面設(shè)置電介質(zhì)層，經(jīng)由上述電介質(zhì)層以覆蓋上述貫通孔的方式埋入導(dǎo)電材料。
11.一種半導(dǎo)體裝置，其特征在于，包括: 第I電路塊，形成在半導(dǎo)體基板的表面?zhèn)龋? 第2電路塊，與上述第I電路塊離開配置，形成在上述半導(dǎo)體基板的表面?zhèn)龋? 第I基板貫通電極，在上述第I電路塊和上述第2電路塊之間，以與上述第I及第2電路相接的方式設(shè)置，端部與上述第I及第2電路塊的端部相比以直線狀延伸，貫通上述半導(dǎo)體基板的表面背面設(shè)置，與周圍絕緣分離，并具有導(dǎo)電性；和背面布線，設(shè)置在上述半導(dǎo)體基板的背面?zhèn)?，與上述第I基板貫通電極連接，將上述第I基板貫通電極連接到電源端子或屏蔽電位端子。
12.如權(quán)利要求11所述的半導(dǎo)體裝置，其特征在于， 上述第I及第2電路塊是CMOS圖像傳感器的像素電路塊。
13.如權(quán)利要求11所述的半導(dǎo)體裝置，其特征在于， 設(shè)置在背面?zhèn)鹊谋趁骐娫炊俗优c上述背面布線連接，上述背面布線經(jīng)由上述第I基板貫通電極與設(shè)置在上述半導(dǎo)體基板的 表面?zhèn)鹊牟季€連接。
14.如權(quán)利要求11所述的半導(dǎo)體裝置，其特征在于， 上述屏蔽電位端子設(shè)定在規(guī)定的屏蔽電位。
15.如權(quán)利要求11所述的半導(dǎo)體裝置，其特征在于， 對上述第I基板貫通電極，在貫通孔的側(cè)面設(shè)置電介質(zhì)層，經(jīng)由上述電介質(zhì)層以覆蓋上述貫通孔的方式埋入導(dǎo)電材料。
全文摘要
根據(jù)一個實施方式，在半導(dǎo)體裝置，設(shè)置第1電路塊、第1基板貫通電極、和背面布線被設(shè)置。第1電路塊形成在半導(dǎo)體基板的表面?zhèn)?。?基板貫通電極以將第1電路塊和其他的電路塊分離的方式，沿著第1電路塊的外周設(shè)置，貫通基板的表面背面設(shè)置，與周圍絕緣分離，并具有導(dǎo)電性。背面布線設(shè)置在基板背面?zhèn)?，與第1基板貫通電極連接，將第1基板貫通電極連接到電源端子或屏蔽電位端子。
文檔編號H01L27/146GK103208485SQ20121032054
公開日2013年7月17日 申請日期2012年8月31日 優(yōu)先權(quán)日2012年1月12日
發(fā)明者小山千繪, 都哲幸, 佐藤英史 申請人:株式會社 東芝