專利名稱：多層封裝基板以及封裝件的制作方法
技術領域：
本發(fā)明涉及半導體封裝技術；更具體地說，本發(fā)明涉及一種多層封裝基板以及采用該多層封裝基板的封裝件。
背景技術：
封裝是電子元器件的重要組成部分。隨著電子器件集成度的日益提高，封裝基板(尤其是多層封裝基板)的結構也日益復雜，相應地其制造難度也顯著增加。目前，在多層封裝基板設計中通常是通過在電源地平面層上增加應力釋放點來提高高密度多層封裝基板的可制造性。圖I示意性地示出了根據現有技術的多層封裝基板的截面結構。
如圖I所示，根據現有技術的多層封裝基板包括依次層疊的上積層I、芯板層2以及下積層3。其中，所述上積層I的芯片區(qū)域中布置了多個上積層過孔11 ;所述下積層3的芯片區(qū)域中布置了多個下積層過孔33。由于多層封裝基板的頂層芯片區(qū)域的引腳密度遠高于底層的引腳密度，導致封裝基板芯片區(qū)域上積層I的上積層過孔11的密度遠大于下積層3的下積層過孔33的密度。上積層I與下積層3之間的非平衡式過孔分布易導致封裝基板翹曲，從而降低可制造性。因此，希望能夠提供一種能夠防止封裝基板翹曲并提高封裝基板的可制造性的封裝基板設計方法。

發(fā)明內容
本發(fā)明所要解決的技術問題是針對現有技術中存在上述缺陷，針對高密度多層封裝基板，提供一種平衡式封裝基板設計方法從而防止封裝基板翹曲并提高封裝基板的可制造性。根據本發(fā)明的第一方面，提供了一種多層封裝基板，其包括依次層疊的上積層、芯板層以及下積層；其中，所述上積層的芯片區(qū)域中布置了多個上積層過孔；所述下積層的芯片區(qū)域中布置了多個下積層過孔；其中，所述下積層的芯片區(qū)域中的所述多個下積層過孔包括附加過孔，以使得下積層的芯片區(qū)域中的下積層過孔的密度趨近于上積層的芯片區(qū)域中的上積層過孔的密度。優(yōu)選地，在上述多層封裝基板中，所述下積層的芯片區(qū)域中的所述多個下積層過孔包括附加過孔，使得下積層的芯片區(qū)域中的下積層過孔的密度等于上積層的芯片區(qū)域中的上積層過孔的密度。優(yōu)選地，在上述多層封裝基板中，所述下積層的芯片區(qū)域中的所述多個下積層過孔包括附加過孔，使得下積層的芯片區(qū)域中的下積層過孔的數量等于上積層的芯片區(qū)域中的上積層過孔的數量。優(yōu)選地，在上述多層封裝基板中，附加過孔均勻分布在下積層的芯片區(qū)域中。優(yōu)選地，在上述多層封裝基板中，附加過孔均勻分布在下積層的芯片區(qū)域中的其它多個下積層過孔之間。優(yōu)選地，在上述多層封裝基板中，所述附加過孔的位置對應于上積層的一部分上積層過孔的位置，以便使得上積層與下積層之間的芯片區(qū)域的過孔分布更進一步地得到平衡。優(yōu)選地，在上述多層封裝基板中，所述附加過孔用作電源過孔。優(yōu)選地，在上述多層封裝基板中，所述附加過孔用作接地過孔。優(yōu)選地，在上述多層封裝基板中，一部分附加過孔用作電源過孔，另一部分附加過孔用作接地過孔。根據本發(fā)明的第二方面，提供了一種采用根據根據本發(fā)明的第一方面所述的多層封裝基板的封裝件。 在本發(fā)明例中，通過在封裝基板下積層的芯片區(qū)域均勻增加虛設的或用作電源地過孔的附加過孔，可有效增加多層封裝基板的下積層的芯片區(qū)域的過孔數量，由此可平衡封裝基板內上積層與下積層之間的芯片區(qū)域的過孔密度，防止封裝基板翹曲并提高高密度多層封裝基板的可制造性。其中，在虛設過孔用作電源地過孔的情況下，通過增加電源地過孔數量也有助于提升高密度多層封裝基板的電性能。


結合附圖，并通過參考下面的詳細描述，將會更容易地對本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點和特征，其中圖I示意性地示出了根據現有技術的多層封裝基板的截面結構。圖2示意性地示出了根據本發(fā)明實施例的多層封裝基板的下積層芯片區(qū)域的示意圖。圖3示意性地示出了根據本發(fā)明實施例的多層封裝基板的截面結構。需要說明的是，附圖用于說明本發(fā)明，而非限制本發(fā)明。注意，表示結構的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標有相同或者類似的標號。
具體實施例方式為了使本發(fā)明的內容更加清楚和易懂，下面結合具體實施例和附圖對本發(fā)明的內容進行詳細描述。多層封裝基板頂層芯片引腳間距遠小于封裝基板底層封裝引腳間距，因此多層封裝基板的上積層I的芯片區(qū)域中的上積層過孔11的密度遠大于下積層3的下積層過孔33的密度，上積層I與下積層3之間的非平衡式過孔分布易導致封裝基板翹曲，從而降低高密度多層封裝基板的可制造性。由此，在本發(fā)明實施例中，通過在封裝基板下積層3的芯片區(qū)域均勻增加虛設過孔(例如，電源地過孔)，可有效增加多層封裝基板的下積層3的芯片區(qū)域的過孔數量，由此可平衡封裝基板內上積層I與下積層3之間的芯片區(qū)域的過孔密度，防止封裝基板翹曲并提高高密度多層封裝基板的可制造性。另一方面，在本發(fā)明具體實施例中，在虛設過孔用作電源地過孔的情況下，通過增加電源地過孔數量也有助于提升高密度多層封裝基板的電性能。圖2示意性地示出了根據本發(fā)明實施例的多層封裝基板的下積層芯片區(qū)域的示意圖。如圖2所示，與現有技術不同的是，在多層封裝基板的下積層3的芯片區(qū)域4中，除了現有的下積層過孔(黑色實心圓圈所示)之外，下積層3的芯片區(qū)域4中的下積層過孔33還包括附加過孔331 (如空心圓圈所示)以增大下積層3的芯片區(qū)域4中的下積層過孔33的密度。由此，使得下積層3的芯片區(qū)域4中的下積層過孔33的密度趨近于上積層I的芯片區(qū)域中的上積層過孔11的密度。由此，可平衡封裝基板內上積層I與下積層3之間的芯片區(qū)域的過孔密度，防止封裝基板翹曲并提高高密度多層封裝基板的可制造性。優(yōu)選地，在具體實施例中，通過在下積層3的芯片區(qū)域4中增加附加過孔331，使得下積層3的芯片區(qū)域4中的下積層過孔33的密度等于上積層I的芯片區(qū)域中的上積層過孔11的密度。由此，可最佳地平衡封裝基板內上積層I與下積層3之間的芯片區(qū)域的過孔密度，防止封裝基板翹曲并提高高密度多層封裝基板的可制造性。當然，需要說明的是，在具體實施例中，對于通過增加附加過孔331，使得下積層3 的芯片區(qū)域4中的下積層過孔33的密度稍微大于上積層I的芯片區(qū)域中的上積層過孔11的密度的情況，也沒有脫離本發(fā)明的精神和實質，因此也落入本發(fā)明的保護范圍。優(yōu)選地，在具體實施例中，通過在下積層3的芯片區(qū)域4中增加附加過孔331，使得下積層3的芯片區(qū)域4中的下積層過孔33的數量等于上積層I的芯片區(qū)域中的上積層過孔11的數量。由此，可進一步有效地平衡封裝基板內上積層I與下積層3之間的芯片區(qū)域的過孔密度，防止封裝基板翹曲并提高高密度多層封裝基板的可制造性。優(yōu)選地，在具體實施例中，附加過孔331均勻分布在下積層3的芯片區(qū)域4中。更進一步優(yōu)選地，在具體實施例中，附加過孔331均勻分布在下積層3的芯片區(qū)域4中的其它多個下積層過孔之間。優(yōu)選地，在具體實施例中，附加過孔331的位置對應于上積層I的一部分上積層過孔11的位置，以便使得上積層I與下積層3之間的芯片區(qū)域的過孔分布更進一步地得到平衡。附加過孔331可以是虛設的過孔。但是，優(yōu)選地，在具體實施例中，附加過孔331用作電源地過孔，即附加過孔331用作電源過孔；或者附加過孔331用作接地過孔；或者，一部分附加過孔331用作電源過孔，另一部分附加過孔331用作接地過孔。由此，在增加了附加過孔311的基礎上，圖3示意性地示出了根據本發(fā)明實施例的多層封裝基板的截面結構。如圖3所示，根據本發(fā)明實施例的多層封裝基板包括依次層疊的上積層I、芯板層2以及下積層3。其中，所述上積層I的芯片區(qū)域中布置了多個上積層過孔11 ;所述下積層3的芯片區(qū)域中布置了多個下積層過孔33。其中，所述下積層3的芯片區(qū)域中的所述多個下積層過孔33包括附加過孔331，以使得下積層3的芯片區(qū)域4中的下積層過孔33的密度趨近于上積層I的芯片區(qū)域中的上積層過孔11的密度。優(yōu)選地，在具體實施例中，通過增加附加過孔331，使得下積層3的芯片區(qū)域4中的下積層過孔33的密度等于上積層I的芯片區(qū)域中的上積層過孔11的密度。優(yōu)選地，在具體實施例中，通過在下積層3的芯片區(qū)域4中增加附加過孔331，使得下積層3的芯片區(qū)域4中的下積層過孔33的數量等于上積層I的芯片區(qū)域中的上積層過孔11的數量。
優(yōu)選地，在具體實施例中，附加過孔331均勻分布在下積層3的芯片區(qū)域4中。更進一步優(yōu)選地，在具體實施例中，附加過孔331均勻分布在下積層3的芯片區(qū)域4中的其它多個下積層過孔之間。優(yōu)選地，在具體實施例中，附加過孔331的位置對應于上積層I的一部分上積層過孔11的位置，以便使得上積層I與下積層3之間的芯片區(qū)域的過孔分布更進一步地得到平衡。附加過孔331可以是虛設的過孔。但是，優(yōu)選地，在具體實施例中，附加過孔331用作電源地過孔，即附加過孔331用作電源過孔；或者附加過孔331用作接地過孔；或者，一部分附加過孔331用作電源過孔，另一部分附加過孔331用作接地過孔。根據本發(fā)明的另一優(yōu)選實施例，本發(fā)明還提供了一種采用上述多層封裝基板的封 裝件。可以理解的是，雖然本發(fā)明已以較佳實施例披露如上，然而上述實施例并非用以限定本發(fā)明。對于任何熟悉本領域的技術人員而言，在不脫離本發(fā)明技術方案范圍情況下，都可利用上述揭示的技術內容對本發(fā)明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術方案的內容，依據本發(fā)明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術方案保護的范圍內。
權利要求
1.一種多層封裝基板，其特征在于包括依次層疊的上積層、芯板層以及下積層；其中，所述上積層的芯片區(qū)域中布置了多個上積層過孔；所述下積層的芯片區(qū)域中布置了多個下積層過孔；其中，所述下積層的芯片區(qū)域中的所述多個下積層過孔包括附加過孔，以使得下積層的芯片區(qū)域中的下積層過孔的密度趨近于上積層的芯片區(qū)域中的上積層過孔的密度。
2.根據權利要求I所述的多層封裝基板，其特征在于，所述下積層的芯片區(qū)域中的所述多個下積層過孔包括附加過孔，使得下積層的芯片區(qū)域中的下積層過孔的密度等于上積層的芯片區(qū)域中的上積層過孔的密度。
3.根據權利要求I或2所述的多層封裝基板，其特征在于，所述下積層的芯片區(qū)域中的所述多個下積層過孔包括附加過孔，使得下積層的芯片區(qū)域中的下積層過孔的數量等于上積層的芯片區(qū)域中的上積層過孔的數量。
4.根據權利要求I或2所述的多層封裝基板，其特征在于，附加過孔均勻分布在下積層的芯片區(qū)域中。
5.根據權利要求I或2所述的多層封裝基板，其特征在于，附加過孔均勻分布在下積層的芯片區(qū)域中的其它多個下積層過孔之間。
6.根據權利要求I或2所述的多層封裝基板，其特征在于，所述附加過孔的位置對應于上積層的一部分上積層過孔的位置，以便使得上積層與下積層之間的芯片區(qū)域的過孔分布更進一步地得到平衡。
7.根據權利要求I或2所述的多層封裝基板，其特征在于，所述附加過孔用作電源過孔。
8.根據權利要求I或2所述的多層封裝基板，其特征在于，所述附加過孔用作接地過孔。
9.根據權利要求I或2所述的多層封裝基板，其特征在于，一部分附加過孔用作電源過孔，另一部分附加過孔用作接地過孔。
10.一種采用根據權利要求I至9之一所述的多層封裝基板的封裝件。
全文摘要
本發(fā)明提供了一種多層封裝基板以及封裝件。根據本發(fā)明的多層封裝基板包括依次層疊的上積層、芯板層以及下積層；其中，所述上積層的芯片區(qū)域中布置了多個上積層過孔；所述下積層的芯片區(qū)域中布置了多個下積層過孔；其中，所述下積層的芯片區(qū)域中的所述多個下積層過孔包括附加過孔，以使得下積層的芯片區(qū)域中的下積層過孔的密度趨近于上積層的芯片區(qū)域中的上積層過孔的密度。由此，可平衡封裝基板內上積層與下積層之間的芯片區(qū)域的過孔密度，防止封裝基板翹曲并提高高密度多層封裝基板的可制造性。
文檔編號H01L23/522GK102800649SQ20121032565
公開日2012年11月28日 申請日期2012年9月5日 優(yōu)先權日2012年9月5日
發(fā)明者金利峰, 胡晉, 李川, 王玲秋, 賈福楨 申請人:無錫江南計算技術研究所