制作掩埋pn結勢壘肖特基二極管的方法
【專利摘要】本發(fā)明公開一種制作掩埋PN結勢壘肖特基二極管的方法，該方法通過在原有的基礎硅外延層的上方增設一層新的附加硅外延層，這樣有多個掩埋體掩埋在新的外延表面以下，形成多個隔離的PN結，在反向電壓的情況下，這些PN結形成的空泛層會防護肖特基勢壘介面而減低反向電壓的電場影響，因而減少反向電壓增加對反向漏電變大的負面效應，并且肖特基勢壘介面也保持其原先的面積，在正向電壓情況下，可以保持其正向電流導通的功能及效率。
【專利說明】制作掩埋PN結勢壘肖特基二極管的方法
【技術領域】
[0001]本發(fā)明設計半導體領域，具體涉及制作掩埋PN結勢壘肖特基二極管的方法。
【背景技術】
[0002]傳統(tǒng)的肖特基二極管(Schottky diode)的結構如圖a所示,其中肖特基勢魚(圖a中的“A”區(qū)域)為位于表層金屬與硅外延層之間形成的一個肖特基勢壘介面。此介面在正向電壓時可以導通大正向電流；而在反向電壓的情況下阻止電流流通，只有少量的反向漏電發(fā)生。當反向偏壓加大，反向漏電會隨著加大，這是肖特基勢壘的自然物理特性。
[0003]為了克服此反向漏電隨著反向電壓增加而增大的問題，而設計出的一種結勢壘肖特基二極管(Junction Barrier Schottky Diode),其結構如圖b所示。該結勢魚肖特基二極管在傳統(tǒng)肖特基二極管的肖特基勢壘介面中加入多個隔離的“P”型小區(qū)域，這些“P”型區(qū)域與“N”型的外延區(qū)形成多個PN結。當反向偏壓加大時，這些PN結在肖特基勢壘介面下形成一層空泛層，此空泛層的厚度會隨著反向電壓增加而擴大，因而減小了反向電壓的電場對肖特基勢壘介面的影響，達到反向漏電會大幅度降低的目的。然而這種結構的結勢壘肖特基二極管所存在的缺點是:由于加入的“P”型區(qū)域占用了一部分原有肖特基勢壘介面的面積(圖b中“B”所示)；所以在正向電壓的情況下，可以導通電流的面積變小，所以正向電流也會相對的減小，因而降低了正向導通電流的功能及效率。顯然，肖特基二極管的正向導通特性與反向漏電特性是一對矛盾。為了比較好的解決上述問題，要使二極管既有大的正向導通電流和小的正向導通電壓，又不會有大的反向漏電流，因此需要進一步改進。

【發(fā)明內容】

[0004]本發(fā)明所要解決的技術問題是提供一種制作掩埋PN結勢壘肖特基二極管的方法，其能夠生產出一種兼具傳統(tǒng)肖特基二極管和結勢壘肖特基二極管兩者優(yōu)勢的掩埋PN結勢壘肖特基二極管。
[0005]為解決上述問題，本發(fā)明是通過以下方案實現(xiàn)的:
[0006]一種制作掩埋PN結勢壘肖特基二極管的方法，包括如下步驟:
[0007]( I)在硅片襯底上覆蓋一層基礎硅外延層；
[0008](2)在基礎娃外延層的上方先成長一層薄的基礎氧化娃層；
[0009](3)在基礎氧化硅層的上表面刻蝕出多個塊狀的凹槽；
[0010](4)將雜質離子注入到上述塊狀的凹槽內，并活化或擴散注入的雜質離子，以在基礎硅外延層的上部形成多個塊狀的掩埋體；
[0011](5)將基礎硅外延層上方的薄的基礎氧化硅層清除后，再在基礎硅外延層的上方成長一層附加娃外延層；
[0012](6)在附加硅外延層上再成長一層厚的氧化硅層；
[0013](7)在厚的氧化硅層的中部刻蝕出一個凹窗；
[0014](8)在附加娃外延層的上方和凹窗內沉積一層由一種或多種金屬混合而成的金屬表層，并對其進行燒結或快速熱處理，以形成金屬與硅結合的肖特基勢壘介面；
[0015](9)在肖特基勢壘介面上沉積一層厚的表層金屬層，再用光刻及蝕刻方法把表層金屬層進行區(qū)隔或獨立；
[0016](10)把硅片襯底減薄，并在硅片襯底的下方鍍上背面金屬層。
[0017]作為上述方法的改進，所述步驟(3)還需要在基礎氧化硅層的上表面刻蝕出一個環(huán)形的基礎凹槽，該環(huán)形的基礎凹槽位于基礎氧化硅層的上表面邊沿處，并將多個塊狀的凹槽圈設在環(huán)形的基礎凹槽的內側；此時，所述步驟(4)的雜質離子同樣需要注入到上述環(huán)形的基礎凹槽內，并活化或擴散注入的雜質離子，以在基礎硅外延層的上部形成一個環(huán)形的基礎終止環(huán)。
[0018]作為上述方法的進一步改進，所述步驟(5)之后和(6)之前還包括一附加終止環(huán)生產步驟，即
[0019]首先，在附加硅外延層上成長一層薄的附加氧化硅層；
[0020]然后，在附加氧化硅層的上表面刻蝕出一個環(huán)形的附加凹槽，該環(huán)形的附加凹槽位于附加氧化硅層的上表面邊沿處；
[0021]接著，將雜質離子注 入到上述環(huán)形的附加凹槽內，并活化或擴散注入的雜質離子，以在附加硅外延層上形成一個環(huán)形的附加終止環(huán)；
[0022]最后，將附加硅外延層上方的薄的附加氧化硅層清除。
[0023]上述方法中，所述附加終止環(huán)位于基礎終止環(huán)的正上方，且兩者的位置上下對應。
[0024]與現(xiàn)有技術相比，本發(fā)明所生產出的掩埋PN結勢壘肖特基二極管，能夠在原有的基礎娃外延層的上方增設一層新的附加娃外延層，這樣有多個掩埋體掩埋在新的外延表面以下，形成多個隔離的PN結，在反向電壓的情況下，這些PN結形成的空泛層會防護肖特基勢壘介面而減低反向電壓的電場影響，因而減少反向電壓增加對反向漏電變大的負面效應，并且肖特基勢壘介面也保持其原先的面積，在正向電壓情況下，可以保持其正向電流導通的功能及效率。
【專利附圖】

【附圖說明】
[0025]圖a為傳統(tǒng)的肖特基二極管的結構示意圖；
[0026]圖b為結勢魚肖特基二極管的結構不意圖；
[0027]圖1~7為實施方法一中各步驟所得晶體示意圖；
[0028]圖1~4及8~11為實施方法二中各步驟所得晶體示意圖；
[0029]圖12為實施方法二最終所得晶體不意圖；
[0030]圖13為實施方法四最終所得晶體示意圖。
【具體實施方式】
[0031]實施方法一:
[0032]一種制作掩埋PN結勢壘肖特基二極管的方法，包括如下步驟:
[0033](I)在N+型的硅片襯底上覆蓋一層N-型的基礎硅外延層。參見圖1。
[0034](2)在基礎硅外延層的上方先成長一層薄的基礎氧化硅層。在本實施方法中，該薄的基礎氧化硅層的厚度為300埃(A° )。[0035](3)首先使用光刻方法在基礎氧化硅層的上表面構造出多個塊狀的凹槽和一個環(huán)形的基礎凹槽。上述環(huán)形的基礎凹槽位于基礎氧化硅層的邊沿處，并將多個塊狀的凹槽圈設在環(huán)形的基礎凹槽的內側。然后利用濕法或干法蝕刻，把塊狀的凹槽和環(huán)形的基礎凹槽內的薄的基礎氧化硅層清除。用離子注入方法將P型的硼離子或硼的化合物離子注入到上述塊狀的沒有氧化硅的凹槽和環(huán)形的沒有氧化硅的基礎凹槽環(huán)內。最后再把剩余光膠清除。參見圖2。
[0036](4)用爐管燒結或快速熱處理方法活化或擴散注入的硼或硼的化合物離子，此時，基礎硅外延層的上部形成多個呈塊狀的P型的掩埋體以及一個呈環(huán)形的P型的基礎終止環(huán)。上述多個掩埋體相互獨立并圈設在基礎終止環(huán)內側。參見圖3。
[0037](5)將基礎硅外延層上方的薄的基礎氧化硅層清除后，再基礎硅外延層的上方成長一層新的N-型的附加硅外延層。參見圖4。
[0038](6)用爐管燒結或化學氣相沉積方法在附加硅外延層上成長一層厚的氧化硅層。在本實施方法中，厚的氧化硅層的厚度為I Pm。參見圖5。
[0039](7)用光刻方法在厚的氧化硅層的中部構造出一個凹窗。并利用濕法或干法蝕刻，把凹窗內的厚的氧化硅層清除后，再把光膠清除。其中厚的氧化硅層的剩余部分形成氧化娃外環(huán)層。參見圖6。
[0040](8)用蒸鍍或濺鍍方法在附加外延層的上方和凹窗處沉積一層由特定的一種或多種金屬混合而成的金屬表層，并用爐管燒結或快速熱處理方法對其進行處理，以形成金屬與硅結合的肖特基勢壘介面。
[0041](9)用蒸鍍或濺鍍方法在肖特基勢壘介面上沉積一層厚的陽極的表面金屬層，再用光刻及蝕刻方法把面金屬層進行區(qū)隔或獨立。在本實施方法中，所述表面金屬層的厚度約為5iim。參見圖7。
[0042]( 10)把硅片襯底減薄，并在硅片襯底的下方鍍上陰極的背面金屬層，以配合后續(xù)器件在封裝流程上的規(guī)范。
[0043]采用上述方法所得到的一種掩埋PN結勢壘肖特基二極管，其主要由背面金屬層、襯底基片、基礎硅外延層、掩埋體、基礎終止環(huán)、附加硅外延層、肖特基勢壘、氧化硅外環(huán)層和表面金屬層組成。背面金屬層置于襯底基片的下方?；A硅外延層覆蓋于襯底基片上方。多個掩埋體各自獨立且相互隔離地掩埋在基礎硅外延層的上部。所述掩埋體呈塊狀。這些塊狀的掩埋體可以隨意分布在基礎硅外延層的上部、但最好呈矩陣陣列、環(huán)形陣列、或其他規(guī)則形式分布掩埋。掩埋體與基礎硅外延層互為異型半導體，即掩埋體與基礎硅外延層各采用N型半導體和P型半導體中的一種。如在本實施例中，掩埋體為P型半導體，基礎硅外延層為N型半導體。這些掩埋體與基礎硅外延層形成多個PN結。環(huán)形的基礎終止環(huán)掩埋在基礎硅外延層的上部，該基礎終止環(huán)環(huán)繞地掩埋在基礎硅外延層的上部邊沿處，并將多個掩埋圈設在基礎終止環(huán)的內側。基礎終止環(huán)與基礎硅外延層互為異型半導體，基礎終止環(huán)與基礎娃外延層之間形成PN結。附加娃外延層設置在基礎娃外延層的上方。該附加娃外延層與基礎娃外延層為同型半導體，即基礎娃外延層與附加娃外延層同為N型半導體或同為P型半導體。如本實施例中，所述附加硅外延層為N型半導體。肖特基勢壘位于氧化硅外環(huán)層內側的附加硅外延層之上。表面金屬層置于肖特基勢壘和氧化硅外環(huán)層之上。所述背面金屬層為陰極金屬層，表面金屬層為陽極金屬層。[0044]實施方法二:
[0045]一種制作掩埋PN結勢壘肖特基二極管的方法，包括如下步驟:
[0046](I)在N+型的硅片襯底上覆蓋一層N-型的基礎硅外延層。參見圖1。
[0047](2)在基礎娃外延層的上方先成長一層薄的基礎氧化娃層。在本實施方法中，該薄的基礎氧化硅層的厚度為300埃(A° )。
[0048](3)首先使用光刻方法在基礎氧化硅層的上表面構造出多個塊狀的凹槽和一個環(huán)形的基礎凹槽。上述環(huán)形的基礎凹槽位于基礎氧化硅層的邊沿處，并將多個塊狀的凹槽圈設在環(huán)形的基礎凹槽的內側。然后利用濕法或干法蝕刻，把塊狀的凹槽和環(huán)形的基礎凹槽內的薄的基礎氧化硅層清除。用離子注入方法將P型的硼離子或硼的化合物離子注入到上述塊狀的沒有氧化硅的凹槽和環(huán)形的沒有氧化硅的基礎凹槽環(huán)內。最后再把剩余光膠清除。參見圖2。
[0049](4)用爐管燒結或快速熱處理方法活化或擴散注入的硼或硼的化合物離子，此時，基礎硅外延層的上部形成多個呈塊狀的P型的掩埋體以及一個呈環(huán)形的P型的基礎終止環(huán)。上述多個掩埋體相互獨立并圈設在基礎終止環(huán)內側。參見圖3。
[0050](5)將基礎硅外延層上方的薄的基礎氧化硅層清除后，再基礎硅外延層的上方成長一層新的N-型的附加硅外延層。參見圖4。
[0051](6)首先在附加硅外延層上成長一層薄的附加氧化硅層。在本實施方法中，該薄的附加氧化硅層的厚度為300埃(A° )。然后用光刻法在附加氧化硅層的上表面構造出一個環(huán)形的附加凹槽，該環(huán)形的附加凹槽位于附加氧化硅層的邊沿處。環(huán)形的附加凹槽位于環(huán)形的基礎凹槽的正上方，其兩者的位置上下相對應。再利用濕法或干法蝕刻，把環(huán)形的凹槽內的薄的附加氧化硅清除。并把光膠清除。接著將雜質離子注入到上述環(huán)形的凹槽內，參見圖8。
[0052](7)活化或擴散注入的雜質離子，以在附加硅外延層上形成一個環(huán)形的附加終止環(huán)。該附加終止環(huán)位于基礎終止環(huán)的正上方，其兩者的位置上下相對應。最后將附加硅外延層上方的薄的附加氧化硅層清除。用爐管燒結或化學氣相沉積方法在附加硅外延層上成長一層厚的氧化硅層。在本實施方法中，厚的氧化硅層的厚度為lum。參見圖9。
[0053](8)用光刻方法在厚的氧化硅層的中部構造出一個凹窗。并利用濕法或干法蝕刻，把凹窗內的厚的氧化硅層清除后，再把光膠清除。其中厚的氧化硅層的剩余部分形成氧化娃外環(huán)層。參見圖10。
[0054](9)用蒸鍍或濺鍍方法在附加外延層的上方和凹窗處沉積一層由特定的一種或多種金屬混合而成的金屬表層，并用爐管燒結或速熱處理方法對其進行處理，以形成金屬與硅結合的肖特基勢壘介面。
[0055]( 10 )用蒸鍍或濺鍍方法在肖特基勢壘介面上沉積一層厚的陽極的表面金屬層，再用光刻及蝕刻方法把面金屬層進行區(qū)隔或獨立。在本實施方法中，所述表面金屬層的厚度約為5iim。參見圖11。
[0056](11)把硅片襯底減薄，并在硅片襯底的下方鍍上陰極的背面金屬層，以配合后續(xù)器件在封裝流程上的規(guī)范。
[0057]采用上述方法所得到的一種掩埋PN結勢壘肖特基二極管，其主要由背面金屬層、襯底基片、基礎硅外延層、掩埋體、基礎終止環(huán)、附加硅外延層、附加終止環(huán)、肖特基勢壘、氧化硅外環(huán)層和表面金屬層組成。背面金屬層置于襯底基片的下方?；A硅外延層覆蓋于襯底基片上方。多個掩埋體各自獨立且相互隔離地掩埋在基礎硅外延層的上部。所述掩埋體呈塊狀。這些塊狀的掩埋體可以隨意分布在基礎硅外延層的上部、但最好呈矩陣陣列、環(huán)形陣列、或其他規(guī)則形式分布掩埋。掩埋體與基礎硅外延層互為異型半導體，即掩埋體與基礎硅外延層各采用N型半導體和P型半導體中的一種。如在本實施例中，掩埋體為P型半導體，基礎娃外延層為N型半導體。這些掩埋體與基礎娃外延層形成多個PN結。環(huán)形的基礎終止環(huán)掩埋在基礎硅外延層的上部，該基礎終止環(huán)環(huán)繞地掩埋在基礎硅外延層的上部邊沿處，并將多個掩埋圈設在基礎終止環(huán)的內側?；A終止環(huán)與基礎硅外延層互為異型半導體，基礎終止環(huán)與基礎娃外延層之間形成PN結。附加娃外延層設置在基礎娃外延層的上方。該附加娃外延層與基礎娃外延層為同型半導體，即基礎娃外延層與附加娃外延層同為N型半導體或同為P型半導體。如本實施例中，所述附加硅外延層為N型半導體。環(huán)形的氧化硅外環(huán)層位于附加硅外延層的上表面邊沿。在本實施例中，氧化硅外環(huán)層的材質為二氧化硅。環(huán)形的附加終止環(huán)掩埋在附加硅外延層的內部。該附加終止環(huán)環(huán)繞掩埋在附加硅外延層的邊沿處；附加終止環(huán)與附加硅外延層互為異型半導體，附加終止環(huán)與附加硅外延層之間形成PN結。肖特基勢壘位于氧化硅外環(huán)層內側的附加硅外延層之上。表面金屬層置于肖特基勢壘和氧化硅外環(huán)層之上。所述背面金屬層為陰極金屬層，表面金屬層為陽極金屬層。
[0058]實施方式三:
[0059]本實施方式三與實施方法一的各個步驟大體相同，其區(qū)別僅是將N型及P型互換，獲得的掩埋PN結勢壘肖特基二極管以P+型的硅片襯底，P-型的基礎硅外延層和附加硅外延層，N型的掩埋體和基礎終止環(huán)。此時注入塊狀的凹槽和環(huán)形的基礎凹槽內的雜質離子均為磷離子或砷離子。參見圖12。
[0060]實施方式四:
[0061 ] 本實施方式四與實施方法二的各個步驟大體相同，其區(qū)別僅是將N型及P型互換，獲得的掩埋PN結勢壘肖特基二極管以P+型的硅片襯底，P-型的基礎硅外延層和附加硅外延層，N型的掩埋體、基礎終止環(huán)和附加終止環(huán)。此時注入塊狀的凹槽、環(huán)形的基礎凹槽和環(huán)形的附加凹槽內的雜質離子均為磷離子或砷離子。參見圖13。
【權利要求】
1.一種制作掩埋PN結勢壘肖特基二極管的方法，其特征是包括如下步驟: (1)在硅片襯底上覆蓋一層基礎硅外延層； (2)在基礎娃外延層的上方先成長一層薄的基礎氧化娃層； (3)在基礎氧化硅層的上表面刻蝕出多個塊狀的凹槽； (4)將雜質離子注入到上述塊狀的凹槽內，并活化或擴散注入的雜質離子，以在基礎硅外延層的上部形成多個塊狀的掩埋體； (5)將基礎硅外延層上方的薄的基礎氧化硅層清除后，再在基礎硅外延層的上方成長一層附加娃外延層； (6)在附加娃外延層上再成長一層厚的氧化娃層； (7)在厚的氧化硅層的中部刻蝕出一個凹窗； (8)在附加娃外延層的上方和凹窗內沉積一層由一種或多種金屬混合而成的金屬表層，并對其進行燒結或快速熱處理，以形成金屬與硅結合的肖特基勢壘介面； (9)在肖特基勢壘介面上沉積一層厚的表層金屬層，再用光刻及蝕刻方法把表層金屬層進行區(qū)隔或獨立； (10)把娃片襯底減薄，并在娃片襯底的下方鍍上背面金屬層。
2.根據(jù)權利要求1所述的一種制作掩埋PN結勢壘肖特基二極管的方法，其特征是，所述步驟(3)還需要在基礎氧化硅層的上表面刻蝕出一個環(huán)形的基礎凹槽，該環(huán)形的基礎凹槽位于基礎氧化硅層的上表面邊沿處，并將多個塊狀的凹槽圈設在環(huán)形的基礎凹槽的內側；此時，所述步驟(4)的雜質離子同樣需要注入到上述環(huán)形的基礎凹槽內，并活化或擴散注入的雜質離子，以在基礎硅外延層的上部形成一個環(huán)形的基礎終止環(huán)。
3.根據(jù)權利要求2所述的一種制作掩埋PN結勢壘肖特基二極管的方法，其特征是，所述步驟(5)之后和(6)之前還包括一附加終止環(huán)生產步驟，即 首先，在附加硅外延層上成長一層薄的附加氧化硅層； 然后，在附加氧化硅層的上表面刻蝕出一個環(huán)形的附加凹槽，該環(huán)形的附加凹槽位于附加氧化硅層的上表面邊沿處； 接著，將雜質離子注入到上述環(huán)形的附加凹槽內，并活化或擴散注入的雜質離子，以在附加硅外延層上形成一個環(huán)形的附加終止環(huán)； 最后，將附加硅外延層上方的薄的附加氧化硅層清除。
4.根據(jù)權利要求3所述的一種制作掩埋PN結勢壘肖特基二極管的方法，其特征是，所述附加終止環(huán)位于基礎終止環(huán)的正上方，且兩者的位置上下對應。
【文檔編號】H01L21/329GK103681317SQ201210345795
【公開日】2014年3月26日 申請日期:2012年9月18日 優(yōu)先權日:2012年9月18日
【發(fā)明者】關仕漢, 李勇昌, 彭順剛, 鄒鋒, 王常毅 申請人:桂林斯壯微電子有限責任公司