国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      存儲(chǔ)裝置的制作方法

      文檔序號(hào):7108345閱讀:295來(lái)源:國(guó)知局
      專利名稱:存儲(chǔ)裝置的制作方法
      技術(shù)領(lǐng)域
      與本公開一致的裝置、設(shè)備和制造品涉及ー種半導(dǎo)體存儲(chǔ)裝置,更具體地講,涉及ー種具有通過(guò)單獨(dú)的芯片實(shí)現(xiàn)的輸入/輸出功能的半導(dǎo)體存儲(chǔ)裝置。
      背景技術(shù)
      可以廣泛地使用諸如智能電話、平板PC、數(shù)碼相機(jī)、MP3播放器、PDA等的移動(dòng)裝置。這樣的移動(dòng)裝置可以具有動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)或非易失性存儲(chǔ)裝置??梢愿鶕?jù)對(duì)高密度的需要(具體地講,在移動(dòng)裝置中)提高存儲(chǔ)裝置的集成度。然而,在技術(shù)上難以將相同的設(shè)計(jì)規(guī)則應(yīng)用于半導(dǎo)體存儲(chǔ)器的所有組件。另外,用于堆疊存儲(chǔ)裝置的堆疊式多芯片技術(shù)趨于提高集成度。例如,可以使用布線重排エ藝來(lái)堆疊相同類型的存儲(chǔ)裝置并將堆疊的存儲(chǔ)裝置與外部裝置電連接。然而,這種布線重排エ藝會(huì)増加成本和降低存儲(chǔ)裝置的可靠性。因此,雖然已經(jīng)應(yīng)用設(shè)計(jì)規(guī)則來(lái)提高集成度,但是會(huì)降低良率。也就是說(shuō),在設(shè)計(jì)規(guī)則和良率之間存在著平衡。

      發(fā)明內(nèi)容
      根據(jù)示例性實(shí)施例的一方面,提供了一種存儲(chǔ)裝置,所述儲(chǔ)裝置包括第一半導(dǎo)體芯片,包括存儲(chǔ)元件和外圍電路,外圍電路被配置成將數(shù)據(jù)寫入存儲(chǔ)元件中或者從存儲(chǔ)元件讀取數(shù)據(jù);第二半導(dǎo)體芯片,被配置成執(zhí)行在外部裝置和第一半導(dǎo)體芯片之間交換數(shù)據(jù)或信號(hào)的輸入/輸出功能。根據(jù)示例性實(shí)施例的一方面,提供了一種存儲(chǔ)裝置,所述存儲(chǔ)裝置包括印刷電路板基板;第一核心芯片,位于印刷電路板基板上;第ー輸入/輸出電路芯片,設(shè)置在印刷電路板基板上,并且被配置成執(zhí)行從第一核心芯片輸入數(shù)據(jù)或信號(hào)或者將數(shù)據(jù)或信號(hào)輸出到第一核心芯片的輸入/輸出功能;第二核心芯片,堆疊在第一核心芯片上;第二輸入/輸出電路芯片,堆疊在第一核心芯片上,并且被配置成執(zhí)行從第二核心芯片輸入數(shù)據(jù)或信號(hào)或者將數(shù)據(jù)或信號(hào)輸出到第二核心芯片的輸入/輸出功能,其中,第一輸入/輸出電路芯片和第二輸入/輸出電路芯片位于印刷電路板基板上,以使第一核心芯片和第二核心芯片之間的鍵合引線的數(shù)量最少。根據(jù)示例性實(shí)施例的一方面,提供了一種存儲(chǔ)裝置,所述存儲(chǔ)裝置包括印刷電路板基板;第一核心芯片,設(shè)置在印刷電路板基板上;第ー輸入/輸出電路芯片,設(shè)置在印刷電路板基板上且設(shè)置在第一核心芯片的ー側(cè),并且被配置成執(zhí)行從第一核心芯片輸入數(shù)據(jù)和將數(shù)據(jù)輸出到第一核心芯片的輸入/輸出功能;第二核心芯片,堆疊在第一核心芯片和第一輸入/輸出電路芯片上。
      根據(jù)示例性實(shí)施例的一方面,提供了一種存儲(chǔ)裝置,所述存儲(chǔ)裝置包括單元陣列,包括多個(gè)存儲(chǔ)元件;外圍電路,被配置成將數(shù)據(jù)寫在存儲(chǔ)元件中或者從存儲(chǔ)元件讀取數(shù)據(jù),其中,將數(shù)據(jù)傳送到外圍電路或者輸出來(lái)自外圍電路的數(shù)據(jù)的輸入/輸出電路芯片設(shè)置在存儲(chǔ)裝置的外部。根據(jù)示例性實(shí)施例的一方面,提供了一種存儲(chǔ)裝置,所述存儲(chǔ)裝置包括輸入/輸出電路芯片,被配置成與外部裝置交換數(shù)據(jù)或信號(hào);多個(gè)核心芯片,沿垂直方向堆疊,其中,所述多個(gè)核心芯片中的姆個(gè)響應(yīng)于提供給輸入/輸出電路芯片的信號(hào)存儲(chǔ)輸入/輸出電路芯片提供的數(shù)據(jù),并且響應(yīng)于提供給輸入/輸出電路芯片的信號(hào)讀取內(nèi)部數(shù)據(jù),所讀取的數(shù)據(jù)被輸出到輸入/輸出電路芯片。根據(jù)示例性實(shí)施例的一方面,提供了一種存儲(chǔ)裝置,所述存儲(chǔ)裝置包括核心芯片;輸入/輸出電路芯片,位于與核心芯片分開的單獨(dú)的芯片裸片上,其中,輸入/輸出電路芯片包括不可按比例縮小的元件,核心芯片包括可按比例縮小的元件。


      上述和其它方面通過(guò)以下參照附圖的描述將變得清楚,其中,除非另外指明,否則貫穿各幅圖,相同的標(biāo)號(hào)表示相同的部件,其中圖1是示意性地示出根據(jù)示例性實(shí)施例的存儲(chǔ)設(shè)備的框圖;圖2是示出根據(jù)示例性實(shí)施例的存儲(chǔ)裝置的框圖;圖3是示意性地示出根據(jù)示例性實(shí)施例的輸入/輸出電路芯片的框圖;圖4是示意性地示出根據(jù)另ー示例性實(shí)施例的輸入/輸出電路芯片的框圖;圖5是示意性地示出根據(jù)又ー示例性實(shí)施例的輸入/輸出電路芯片的框圖;圖6是示意性地示出根據(jù)又ー示例性實(shí)施例的輸入/輸出電路芯片的框圖;圖7是示意性地示出根據(jù)另ー示例性實(shí)施例的存儲(chǔ)裝置的框圖;圖8是根據(jù)示例性實(shí)施例的存儲(chǔ)裝置的俯視圖;圖9是沿著圖8中的A-A'線截取的剖視圖;圖10是示意性地示出根據(jù)另ー示例性實(shí)施例的存儲(chǔ)裝置的布局的俯視圖;圖11是沿著圖10中的B-B'線截取的剖視圖圖12是示出根據(jù)又ー示例性實(shí)施例的存儲(chǔ)裝置的布局的俯視圖;圖13是沿著圖12中的C-C'線截取的剖視圖;圖14是根據(jù)又一示例性實(shí)施例的存儲(chǔ)裝置的俯視圖;圖15是圖14中示出的存儲(chǔ)裝置的透視圖;圖16是根據(jù)又一示例性實(shí)施例的存儲(chǔ)裝置的俯視圖;圖17是沿著圖16中的E-E'線截取的剖視圖;圖18是根據(jù)又一示例性實(shí)施例的存儲(chǔ)裝置的俯視圖;圖19是沿著圖18中的F-F'線截取的剖視圖;圖20是根據(jù)又一示例性實(shí)施例的存儲(chǔ)裝置的俯視圖;圖21是沿著圖20中的G-G'線截取的剖視圖;圖22是示出根據(jù)示例性實(shí)施例的存儲(chǔ)系統(tǒng)的框圖;圖23是示意性地示出包括輸入/輸出電路芯片和核心芯片分離的非易失性存儲(chǔ)裝置或隨機(jī)存取存儲(chǔ)器(RAM)的計(jì)算系統(tǒng)的框圖。
      具體實(shí)施例方式在下文參照附圖更充分地描述示例性實(shí)施例,在附圖中示出了發(fā)明構(gòu)思的示例性實(shí)施例。然而,本發(fā)明構(gòu)思可以以許多不同的形式來(lái)實(shí)施,而不應(yīng)該被解釋為局限于在此闡述的示例性實(shí)施例。相反,提供這些示例性實(shí)施例使得本公開將是徹底的和完整的,并且這些示例性實(shí)施例將把發(fā)明構(gòu)思的范圍充分地傳達(dá)給本領(lǐng)域的技術(shù)人員。在附圖中,為了清晰起見(jiàn),會(huì)夸大層和區(qū)域的尺寸和相對(duì)尺寸。相同的標(biāo)號(hào)始終表示相同的元件。應(yīng)該理解的是,盡管在這里可使用術(shù)語(yǔ)第一、第二、第三等來(lái)描述各種元件、組件、區(qū)域、層和/或部分,但是這些元件、組件、區(qū)域、層和/或部分不應(yīng)受這些術(shù)語(yǔ)的限制。這些術(shù)語(yǔ)僅是用來(lái)將ー個(gè)元件、組件、區(qū)域、層或部分與另ー個(gè)元件、組件、區(qū)域、層或部分區(qū)分開來(lái)。因此,在不脫離發(fā)明構(gòu)思的教導(dǎo)的情況下,下面討論的第一元件、組件、區(qū)域、層或部分可被命名為第二元件、組件、區(qū)域、層或部分。在這里可使用空間相對(duì)術(shù)語(yǔ),如“在...下面”、“在...下方”、“下面的”、“在...之下”、“在...上方”、“上面的”等,以易于描述如附圖所示的一個(gè)元件或特征與其它元件或特征的關(guān)系。應(yīng)該理解的是,除了在附圖中描述的方位之外,空間相對(duì)術(shù)語(yǔ)意在包含裝置在使用或操作中的不同方位。例如,如果附圖中的裝置被翻轉(zhuǎn),則被描述為“在”其它元件或特征“下方”或“下面”或“之下”的元件隨后將被定位為“在”其它元件或特征“上方”。因此,示例性術(shù)語(yǔ)“在...下方”和“在...之下”可包括“在...上方”和“在...下方”兩種方位。所述裝置可被另外定位(旋轉(zhuǎn)90度或者在其它方位),并且相應(yīng)地解釋這里使用的空間相對(duì)描述符。另外,還將理解的是,當(dāng)層被稱作“在”兩個(gè)層“之間”吋,該層可以是這兩個(gè)層之間唯一的層,或者也可以存在ー個(gè)或多個(gè)中間層。這里使用的術(shù)語(yǔ)僅為了描述特定示例性實(shí)施例的目的,而不意圖限制發(fā)明構(gòu)思。如這里所使用的,除非上下文另外清楚地指明,否則單數(shù)形式也意圖包括復(fù)數(shù)形式。還將理解的是,當(dāng)在本說(shuō)明書中使用術(shù)語(yǔ)“包含”和/或“包括”時(shí),說(shuō)明存在所述特征、整體、步驟、操作、元件和/或組件,但不排除存在或附加ー個(gè)或多個(gè)其它特征、整體、步驟、操作、元件、組件和/或它們的組。如在這里所使用的,術(shù)語(yǔ)“和/或”包括一個(gè)或多個(gè)相關(guān)所列項(xiàng)目的任意組合和所有組合。將理解的是,當(dāng)元件或?qū)颖环Q作“在”另一元件或?qū)印吧稀?、“連接到”另一元件或?qū)?、“結(jié)合到”另一元件或?qū)踊蛘摺芭c,,另一元件或?qū)印跋噜彙眳?,該元件或?qū)涌梢灾苯釉谒隽硪辉驅(qū)由?、直接連接到所述另一元件或?qū)?、直接結(jié)合到所述另一元件或?qū)踊蛘吲c所述另一元件或?qū)又苯酉噜彛蛘呖梢源嬖谥虚g元件或中間層。相反,當(dāng)元件被稱作“直接在”另一元件或?qū)印吧稀?、“直接連接到”另一元件或?qū)?、“直接結(jié)合到”另一元件或?qū)踊蛘摺芭c”另ー元件或?qū)印熬o鄰”時(shí),不存在中間元件或中間層。除非另有定義,否則這里使用的所有術(shù)語(yǔ)(包括技術(shù)術(shù)語(yǔ)和科學(xué)術(shù)語(yǔ))具有與本發(fā)明構(gòu)思所屬領(lǐng)域的普通技術(shù)人員通常所理解的意思相同的意思。將進(jìn)一歩理解,除非這里明確定義,否則術(shù)語(yǔ)例如在通用的字典中定義的術(shù)語(yǔ)應(yīng)該被解釋為具有與相關(guān)領(lǐng)域的上下文和/或本說(shuō)明書中它們的意思相一致的意思,而不是以理想的或者過(guò)于正式的意義來(lái)解釋它們的意思。
      圖1是示意性地示出根據(jù)示例性實(shí)施例的存儲(chǔ)設(shè)備的框圖。參照?qǐng)D1,存儲(chǔ)設(shè)備可以包括存儲(chǔ)裝置100、存儲(chǔ)控制器200和由多條信號(hào)線形成的信道10。存儲(chǔ)控制器200可以響應(yīng)于主機(jī)的寫入或讀取請(qǐng)求控制存儲(chǔ)裝置100寫入或讀取數(shù)據(jù)。存儲(chǔ)控制器200可以根據(jù)主機(jī)的訪問(wèn)請(qǐng)求向存儲(chǔ)裝置100傳送數(shù)據(jù)或控制信號(hào)。存儲(chǔ)控制器200可以檢測(cè)并校正從存儲(chǔ)裝置100讀出的數(shù)據(jù)的誤差。存儲(chǔ)控制器200可以在與存儲(chǔ)裝置100的交換數(shù)據(jù)時(shí)使用選通信號(hào)DQS。存儲(chǔ)裝置100可以包括在斷電時(shí)丟失其數(shù)據(jù)的易失性存儲(chǔ)元件,或者可以包括即使在斷電時(shí)仍然保持其數(shù)據(jù)的非易失性存儲(chǔ)元件??梢韵虼鎯?chǔ)裝置100供應(yīng)來(lái)自存儲(chǔ)控制器200的控制信號(hào)??梢酝ㄟ^(guò)控制信號(hào)線11提供控制信號(hào)。存儲(chǔ)裝置100可以與存儲(chǔ)控制器200交換選通信號(hào)DQS和數(shù)據(jù)??梢越?jīng)由DQS信號(hào)線12在存儲(chǔ)裝置100和存儲(chǔ)控制器200之間傳送選通信號(hào)DQS,可以經(jīng)由數(shù)據(jù)線(I/O) 13在存儲(chǔ)裝置100和存儲(chǔ)控制器200之間交換數(shù)據(jù)。選通信號(hào)DQS可以是用來(lái)提供確定數(shù)據(jù)的邏輯值所使用的參考時(shí)間的信號(hào)。當(dāng)高速進(jìn)行數(shù)據(jù)交換時(shí),可以使用選通信號(hào)DQS來(lái)提供用來(lái)精確地確定輸入/輸出數(shù)據(jù)的時(shí)間點(diǎn)。根據(jù)示例性實(shí)施例的存儲(chǔ)裝置100可以包括用來(lái)與存儲(chǔ)控制器200交換信號(hào)和數(shù)據(jù)的輸入/輸出電路芯片以及用來(lái)存儲(chǔ)和讀出數(shù)據(jù)的核心芯片。輸入/輸出電路芯片可以包括用來(lái)與存儲(chǔ)控制器200交換數(shù)據(jù)和信號(hào)的元件。因此,能夠交換高可靠性的數(shù)據(jù)和信號(hào)。高密度存儲(chǔ)元件可以形成在核心芯片處。此外,核心芯片可以由堆疊了至少兩個(gè)芯片的多芯片形成。能夠通過(guò)由単獨(dú)的芯片實(shí)現(xiàn)輸入/輸出電路來(lái)傳送高性能數(shù)據(jù)和信號(hào)。例如,輸入/輸出電路芯片可以包括與數(shù)據(jù)輸入/輸出緩沖器和輸入/輸出驅(qū)動(dòng)器分開的靜電放電(ESD)保護(hù)電路、阻抗匹配電路或去加重驅(qū)動(dòng)器,其中,去加重驅(qū)動(dòng)器以用來(lái)降低功率的信號(hào)方式傳送輸出數(shù)據(jù)。阻抗匹配電路或去加重驅(qū)動(dòng)器會(huì)導(dǎo)致芯片尺寸増加??梢酝ㄟ^(guò)単獨(dú)的芯片實(shí)現(xiàn)輸入/輸出電路來(lái)靈活地應(yīng)用設(shè)計(jì)規(guī)則。因此,能夠?qū)崿F(xiàn)高密度高可靠性存儲(chǔ)裝置。圖2是示出根據(jù)示例性實(shí)施例的存儲(chǔ)裝置的框圖。參照?qǐng)D2,根據(jù)示例性實(shí)施例的存儲(chǔ)裝置100可以包括輸入/輸出(I/O)電路芯片110和核心芯片120。輸入/輸出電路芯片110可以接收從存儲(chǔ)裝置100的外部輸入的數(shù)據(jù)。輸入/輸出電路芯片Iio可以對(duì)輸入的數(shù)據(jù)進(jìn)行緩沖,以將數(shù)據(jù)傳送到核心芯片120。輸入/輸出電路芯片110可以對(duì)從核心芯片120輸出的數(shù)據(jù)進(jìn)行緩沖,以將數(shù)據(jù)輸出到外部裝置。輸入/輸出電路芯片110可以包括數(shù)據(jù)輸入緩沖器、輸入驅(qū)動(dòng)器、輸出驅(qū)動(dòng)器等,以執(zhí)行上述操作。輸入/輸出電路芯片110還可以包括去加重驅(qū)動(dòng)器,以降低與輸出數(shù)據(jù)關(guān)聯(lián)的功率并提供可靠的數(shù)據(jù)。輸入/輸出電路芯片110可以包括用來(lái)提供可靠的輸入數(shù)據(jù)或輸出數(shù)據(jù)的電路。例如,輸入/輸出電路芯片110可以包括用來(lái)保護(hù)存儲(chǔ)裝置100的元件免受靜電放電影響的靜電放電(ESD)電路。輸入/輸出電路芯片110可以包括用來(lái)與存儲(chǔ)裝置100的外部信道進(jìn)行阻抗匹配的阻抗匹配電路。輸入/輸出電路芯片110可以包括井串轉(zhuǎn)換器。核心芯片120可以基于來(lái)自外部裝置的控制信號(hào)(例如,地址、選通信號(hào)等)將數(shù)據(jù)寫在單元陣列121中或者從單元陣列121讀取數(shù)據(jù)。例如,如果輸入寫入命令,則核心芯片120可以將經(jīng)由輸入/輸出電路芯片110輸入的數(shù)據(jù)寫在由地址指定的存儲(chǔ)區(qū)域中。在輸入讀取命令的情況下,核心芯片120可以讀取由地址指定的存儲(chǔ)區(qū)域的數(shù)據(jù),以將讀取的數(shù)據(jù)傳送到輸入/輸出電路芯片110??梢曰诿頒MD、地址ADDR和控制信號(hào)來(lái)激活外圍電路122,以對(duì)單元陣列121進(jìn)行尋址。對(duì)于上述存儲(chǔ)裝置100,可以通過(guò)與核心芯片120分離的單獨(dú)的芯片裸片(chipdie)來(lái)實(shí)現(xiàn)輸入/輸出電路芯片110。因此,能夠根據(jù)不同的設(shè)計(jì)規(guī)則來(lái)制造輸入/輸出電路芯片110和核心芯片120。此外,可以在輸入/輸出電路芯片110內(nèi)另外包括各種電路。此外,輸入/輸出電路芯片110可以包括難以使最小特征尺寸按比例減小的智能元件,核心芯片120可以包括易于使最小特征尺寸按比例減小的元件。在以上述方式實(shí)現(xiàn)存儲(chǔ)裝置的情況下,可以通過(guò)輸入/輸出電路芯片110來(lái)提高良率。能夠通過(guò)適于高集成度的核心芯片120來(lái)制造高密度存儲(chǔ)裝置。結(jié)果,I/O電路芯片110可以提供各種附加功能和可靠的輸入/輸出數(shù)據(jù)。根據(jù)示例性實(shí)施例,能夠?qū)崿F(xiàn)具有高密度和高可靠性的存儲(chǔ)裝置。圖3至圖6是示意性地示出圖2中的輸入/輸出電路芯片的示例性實(shí)施例的框圖。圖3是示意性地示出根據(jù)示例性實(shí)施例的輸入/輸出電路芯片的框圖。參照?qǐng)D3,輸入/輸出電路芯片IlOa可以包括輸入驅(qū)動(dòng)器111、輸出驅(qū)動(dòng)器112、數(shù)據(jù)輸入(Din)緩沖器113、數(shù)據(jù)輸出(Dout)緩沖器114和ESD電路115。這里,輸入驅(qū)動(dòng)器111、輸出驅(qū)動(dòng)器112和ESD電路115可以電連接到焊盤。輸入驅(qū)動(dòng)器111可以將經(jīng)由焊盤傳送的輸入數(shù)據(jù)調(diào)整為存儲(chǔ)裝置100內(nèi)的信號(hào)處理電平。例如,輸入驅(qū)動(dòng)器111可以將利用差分信號(hào)傳送的數(shù)據(jù)轉(zhuǎn)換為單電平(例如,CMOS電平)信號(hào),以將單電平信號(hào)提供給數(shù)據(jù)輸入緩沖器113??梢园凑找耘c驅(qū)動(dòng)輸入驅(qū)動(dòng)器111的方式相反的方式驅(qū)動(dòng)輸出驅(qū)動(dòng)器112??梢?經(jīng)由數(shù)據(jù)輸出緩沖器114將來(lái)自核心芯片120的輸出數(shù)據(jù)發(fā)送到輸出驅(qū)動(dòng)器112。輸出驅(qū)動(dòng)器112可以將單電平信號(hào)轉(zhuǎn)換為差分信號(hào)。數(shù)據(jù)輸入緩沖器113可以對(duì)經(jīng)由焊盤輸入的數(shù)據(jù)進(jìn)行緩沖。雖然在附圖中未示出,但是在數(shù)據(jù)輸入緩沖器113中緩沖的數(shù)據(jù)可以與時(shí)鐘信號(hào)同步地被提供給核心芯片120。數(shù)據(jù)輸出緩沖器114可以對(duì)從核心芯片120讀出的數(shù)據(jù)進(jìn)行緩沖。數(shù)據(jù)輸出緩沖器114中的緩沖后的數(shù)據(jù)可以與時(shí)鐘信號(hào)同步地通過(guò)輸入/輸出單元輸出到外部裝置。ESD電路115可以包括用來(lái)保護(hù)存儲(chǔ)裝置的內(nèi)部元件免受經(jīng)由焊盤從外部裝置流入的高壓ESD的影響的元件。例如,ESD電路115可以包括代替存儲(chǔ)裝置的內(nèi)部元件被損壞的ニ極管或晶體管。可選擇地,ESD電路115可以由能夠放出與靜電對(duì)應(yīng)的電荷的放電元件形成。由于諸如輸入驅(qū)動(dòng)器111或輸出驅(qū)動(dòng)器112的構(gòu)成元件由高電流器件形成,所以難以減小最小特征尺寸。由于數(shù)據(jù)輸入緩沖器113和數(shù)據(jù)輸出緩沖器114由能夠高速輸入和輸出數(shù)據(jù)的器件形成,所以與單元陣列121(參照?qǐng)D2)的存儲(chǔ)元件相比,它們可能不適于高集成度。由于ESD電路115由高壓元件形成,所以難以使最小特征尺寸按比例減小。因此,通過(guò)將不適于高集成度的元件(即,不可按比例減小的元件)集中定位在輸入/輸出電路芯片IlOa處,可以易于實(shí)現(xiàn)高集成度核心芯片120。用于實(shí)現(xiàn)上述元件的半導(dǎo)體元件或?qū)Ь€可以形成在輸入/輸出電路芯片IlOa處。圖4是示意性地示出根據(jù)另ー示例性實(shí)施例的輸入/輸出電路芯片的框圖。參照?qǐng)D4,輸入/輸出電路芯片IlOb可以包括輸入驅(qū)動(dòng)器111、輸出驅(qū)動(dòng)器112、數(shù)據(jù)輸入(Din)緩沖器113、數(shù)據(jù)輸出(Dout)緩沖器114、ESD電路115和阻抗控制電路(Z控制電路)116。這里,輸入驅(qū)動(dòng)器111、輸出驅(qū)動(dòng)器112、ESD電路115和阻抗控制電路116可以電連接到焊盤。圖4中的構(gòu)成元件111、112、113、114和115可以與圖3中的這些元件基本相同,因此省略了對(duì)它們的描述。阻抗控制電路116可以考慮到數(shù)據(jù)線或信號(hào)線的特性阻抗來(lái)控制焊盤的端子阻杭。如果阻抗不匹配,則輸入/輸出數(shù)據(jù)的反射率會(huì)増大。増大的反射率可意味著實(shí)際上正在被傳送的數(shù)據(jù)的電平降低。通過(guò)控制阻抗(或者,増大電阻值)能夠控制輸入/輸出數(shù)據(jù)或控制信號(hào)的擺動(dòng)電壓電平的寬度。通過(guò)控制阻抗能夠顯著地減小過(guò)沖(overshoot)/下沖(undershoot)。例如,阻抗控制電路116可以包括片內(nèi)終結(jié)(on-die termination,0DT)電路或片外驅(qū)動(dòng)器(off-chip driver,(XD)。ODT電路可以控制連接到焊盤的信號(hào)線的阻抗。ODT電路可以控制阻抗,使得端子電阻值被設(shè)定為預(yù)定的阻抗值。OCD可以連接到輸出驅(qū)動(dòng)器12的端部,并且可以控制差分信號(hào)的交流電壓,以拉平上拉信號(hào)和下拉信號(hào)。可以通過(guò)阻抗控制電路116使經(jīng)由焊盤傳送的輸入/輸出數(shù)據(jù)或信號(hào)的波形穩(wěn)定來(lái)改善數(shù)據(jù)穩(wěn)定性。圖5是示意性地示出根據(jù)又ー示例性實(shí)施例的輸入/輸出電路芯片的框圖。參照?qǐng)D5,輸入/輸出電路芯片IlOc可以包括輸入驅(qū)動(dòng)器111、輸出驅(qū)動(dòng)器112、數(shù)據(jù)輸入(Din)緩沖器113、數(shù)據(jù)輸出(Dout)緩沖器114、ESD電路115、阻抗控制電路(Z控制電路)116和去加重驅(qū)動(dòng)器(de-emp)117。這里,輸入驅(qū)動(dòng)器111、輸出驅(qū)動(dòng)器112、ESD電路115、阻抗控制電路116和去加重驅(qū)動(dòng)器117可以電連接到焊盤。圖5中的構(gòu)成元件111、112、113、114、115和116可以與圖4中的這些元件基本相同,因此省略了對(duì)它們的描述。去加重驅(qū)動(dòng)器117可以與輸出驅(qū)動(dòng)器112并聯(lián)連接。如果激活去加重模式,則輸出驅(qū)動(dòng)器112和去加重驅(qū)動(dòng)器117可以經(jīng)由開關(guān)SW連接。在這種情況下,從數(shù)據(jù)輸出緩沖器114輸出的數(shù)據(jù)可以以去加重方式進(jìn)行調(diào)制,并且可以經(jīng)由焊盤輸出調(diào)制后的數(shù)據(jù)。去加重驅(qū)動(dòng)器117可以是被施加有偽開漏(Pseudo-Open Drain, POD)信令的輸出驅(qū)動(dòng)器。去加重驅(qū)動(dòng)器117可以調(diào)制從數(shù)據(jù)輸出緩沖器114提供的比特流,以將該比特流傳送到焊盤。例如,當(dāng)激活去加重模式時(shí),去加重驅(qū)動(dòng)器117可以以不同的速率放大或消弱從數(shù)據(jù)輸出緩沖器114傳送的比特流和延遲比特流,并且可以將所得的值相加。輸出到焊盤的數(shù)據(jù)的DC分量可以通過(guò)去加重處理被最小化。根據(jù)按照去加重處理輸出的數(shù)據(jù)的波形,能夠解決關(guān)于信道帶寬有限性的缺點(diǎn)。如果將升高或降低電平的步進(jìn)式去加重技術(shù)應(yīng)用于方波,則可顯著地抑制高頻。因此,可以通過(guò)使用去加重驅(qū)動(dòng)器117來(lái)克服信道帶寬的有限性。此外,如果利用4電平信號(hào)或更多電平的信號(hào)的多電平信號(hào)來(lái)傳送數(shù)據(jù),則可以減少因高頻產(chǎn)生的碼間干擾(ISI)。圖6是示意性地示出根據(jù)又ー示例性實(shí)施例的輸入/輸出電路芯片的框圖。參照?qǐng)D6,輸入/輸出電路芯片IlOd可以包括輸入驅(qū)動(dòng)器111、輸出驅(qū)動(dòng)器112、數(shù)據(jù)輸入(Din)緩沖器113、數(shù)據(jù)輸出(Dout)緩沖器114、ESD電路115、阻抗(Z)控制電路116、去加重驅(qū)動(dòng)器117和串并電路(S/P)118。這里,輸入驅(qū)動(dòng)器111、輸出驅(qū)動(dòng)器112、ESD電路115、阻抗控制電路116和去加重驅(qū)動(dòng)器117可以電連接到焊盤。圖6中的構(gòu)成元件111、112、113、114、115、116和117可以與圖5中的這些元件基本相同,因此省略了對(duì)它們的描述。串并電路118可以位于數(shù)據(jù)輸入緩沖器113的輸出端和數(shù)據(jù)輸出緩沖器114的輸入端之間,并且可以將從核心芯片120輸入的數(shù)據(jù)流轉(zhuǎn)換為串行數(shù)據(jù)。串并電路118可以將從外部裝置輸入的串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù),以將轉(zhuǎn)換后的數(shù)據(jù)發(fā)送到核心芯片120。已經(jīng)利用圖3至圖6中的輸入/輸出電路芯片110a、110b、110c和IlOd描述了各種功能和配置。然而,可以在輸入/輸出電路芯片內(nèi)進(jìn)ー步包括用于改善輸入/輸出數(shù)據(jù)的可靠性的功能和配置。此外,可以在輸入/輸出電路芯片中包括難以減小最小特征尺寸的各種組件(即,不可按比例減小的組件)。圖7是示意性地示出根據(jù)另ー示例性實(shí)施例的存儲(chǔ)裝置的框圖。參照?qǐng)D7,存儲(chǔ)裝 置100'可以經(jīng)由輸入/輸出電路芯片110'接收I/O數(shù)據(jù)、地址ADDR和命令CMD。存儲(chǔ)裝置可以是非易失性存儲(chǔ)器,例如,閃速存儲(chǔ)裝置。輸入/輸出電路芯片110'可以經(jīng)由輸入/輸出信道接收命令CMD、地址ADDR和數(shù)據(jù)。例如,在數(shù)據(jù)寫入操作,輸入/輸出電路芯片110'可以接收寫入命令CMDdiiADDI^P寫入數(shù)據(jù)。例如,當(dāng)輸入寫入命令和地址時(shí),可以輸入控制信號(hào)CTRL (例如,寫入使能信號(hào)/WE和地址鎖存使能信號(hào)ALE)。可以將輸入地址和寫入數(shù)據(jù)從輸入/輸出電路芯片110'傳送到核心芯片120'。核心芯片120'的外圍電路122'可以在單元陣列121'中與輸入地址對(duì)應(yīng)的區(qū)域?qū)懭胼斎氲膶懭霐?shù)據(jù)。在讀取操作,輸入/輸出電路芯片110'可以經(jīng)由輸入/輸出焊盤接收從外部裝置提供的讀取命令和地址。當(dāng)輸入讀取命令和地址時(shí),可以輸入控制信號(hào)CTRL(例如,寫入使能信號(hào)/WE和地址鎖存使能信號(hào)ALE)??梢詫⑤斎氲淖x取命令和地址從輸入/輸出電路芯片110'發(fā)送到核心芯片120'。核心芯片120'的外圍電路122'可以感測(cè)來(lái)自指定存儲(chǔ)區(qū)的數(shù)據(jù),以將該數(shù)據(jù)輸出到輸入/輸出電路芯片110'。輸入/輸出電路芯片110'可以處理讀出的數(shù)據(jù),以將讀出的數(shù)據(jù)輸出到外部裝置。雖然針對(duì)圖2描述的輸入/輸出電路芯片110的功能不同于針對(duì)圖7描述的輸入/輸出電路芯片110'的功能,但是發(fā)明構(gòu)思不限于本公開??梢岳幂斎?輸出電路芯片110或輸入/輸出電路芯片110'使各種控制信號(hào)和數(shù)據(jù)與外部裝置進(jìn)行交換。圖8是根據(jù)示例性實(shí)施例的存儲(chǔ)裝置的俯視圖。根據(jù)示例性實(shí)施例的存儲(chǔ)裝置IOOa可以包括安裝在印刷電路板基板300上的輸入/輸出電路芯片110和核心芯片120。輸入/輸出電路芯片110可以經(jīng)由鍵合引線與印刷電路板基板300的用來(lái)提供與外部裝置的電連接的焊盤101連接。即,印刷電路板基板300的焊盤101可以經(jīng)由鍵合引線與輸入/輸出電路芯片110的焊盤102連接。輸入/輸出電路芯片110和核心芯片120可以通過(guò)引線鍵合焊盤103和焊盤104電連接。輸入/輸出電路芯片110可以對(duì)經(jīng)由焊盤102從外部裝置傳送的數(shù)據(jù)或信號(hào)進(jìn)行處理,以將數(shù)據(jù)或信號(hào)經(jīng)由焊盤103傳送到核心芯片120。輸入/輸出電路芯片110可以對(duì)核心芯片120的經(jīng)由焊盤103提供的輸出數(shù)據(jù)或信號(hào)進(jìn)行處理,以將數(shù)據(jù)或信號(hào)輸出到焊盤 102。可以利用應(yīng)用不同設(shè)計(jì)規(guī)則的エ藝來(lái)制造輸入/輸出電路芯片110和核心芯片120。輸入/輸出電路芯片110包括具有與參考值相同或比參考值大的最小特征尺寸的元件,核心芯片120包括具有比參考值小的最小特征尺寸的元件。例如,輸入/輸出電路芯片110可以是利用使得最小特征尺寸為45nm的エ藝制造的半導(dǎo)體芯片,核心芯片120可以是利用使得最小特征尺寸為25nm的エ藝制造的半導(dǎo)體芯片。存儲(chǔ)芯片IOOa可以由利用不同的設(shè)計(jì)規(guī)則或制造エ藝制造的輸入/輸出電路芯片110和核心芯片120的組合形成。在這種情況下,會(huì)易于提高包括使最小特征尺寸縮小相對(duì)容易的存儲(chǔ)元件的核心芯片120的集成度。另ー方面,使包括緩沖器、驅(qū)動(dòng)器、ESD電路等的輸入/輸出電路芯片110的最小特征尺寸縮小會(huì)相對(duì)困難。因此,可以在輸入/輸出電路芯片110處形成難以使最小特征尺寸縮小的組件,而可以在核心芯片120處形成易于使最小特征尺寸縮小的組件。在這種情況下,能夠快速地應(yīng)對(duì)最小特征尺寸急劇縮小的趨勢(shì)。在此描述了核心芯片120由單個(gè)芯片形成的示例。核心芯片120可以是易失性存儲(chǔ)裝置。例如,核心芯片120可以包括諸如DRAM的易失性存儲(chǔ)器。可選擇地,核心芯片120可以包括存儲(chǔ)容量巨大的NAND閃速存儲(chǔ)器。仍然可選擇地,核心芯片120可以由諸如 PRAM.MRAM.ReRAM.FRAM等的下一代非易失性存儲(chǔ)器或者NOR閃速存儲(chǔ)器形成。另外,核心芯片120可以包括由單個(gè)芯片形成的三維存儲(chǔ)器陣列。例如,核心芯片120可以由沿與基板垂直的方向形成單元串(cell string)的垂直NAND形成。圖9是沿著圖8中的A-A'線截取的剖視圖。參照?qǐng)D9,可以包括PCB基板300、輸入/輸出電路芯片110和核心芯片120,以構(gòu)成存儲(chǔ)裝置100a??梢孕纬珊副PPllOa、PllOb, P120和P130以及鍵合引線Wl和W2來(lái)電連接輸入/輸出電路芯片110、核心芯片120 和 PCB 基板 300。輸入/輸出電路芯片110和核心芯片120可以安裝在PCB基板300上,以形成存儲(chǔ)裝置100a。粘合層190a可以置于輸入/輸出電路芯片110和PCB基板300之間,粘合層190b可以置于核心芯片120和PCB基板300之間。形成在核心芯片120處的焊盤P120可以經(jīng)由鍵合引線W2連接到形成在輸入/輸出電路芯片110處的焊盤PllOb。形成在輸入/輸出電路芯片110處的焊盤Pl IOa可以經(jīng)由鍵合引線Wl連接到PCB基板300的焊盤P130。這里,可以利用相同的設(shè)計(jì)規(guī)則或不同的設(shè)計(jì)規(guī)則來(lái)制造輸入/輸出電路芯片110和核心芯片120。圖10是示意性地示出根據(jù)另ー示例性實(shí)施例的存儲(chǔ)裝置的布局的俯視圖。參照?qǐng)D10,可以在PCB基板300上堆疊兩個(gè)核心芯片,S卩,具有不同尺寸的第一核心芯片120和第二核心芯片140。作為示例,第二核心芯片140的面積可以大于第一核心芯片120的面積。輸入/輸出電路芯片110a、110b、130a和130b可以位于PCB基板300和第二核心芯片140上,從而分別對(duì)應(yīng)于核心芯片120和140。下面將對(duì)此進(jìn)行更充分的描述。第二核心芯片140和輸入/輸出電路芯片130a和130b可以安裝在PCB基板300上。第一核心芯片120和輸入/輸出電路芯片IlOa和IlOb可以堆疊在第二核心芯片140上。在圖10中,可以示出的是芯片焊盤形成在核心芯片120和140中的每個(gè)核心芯片的兩個(gè)相對(duì)側(cè)處的情況。然而,發(fā)明構(gòu)思不限于此。例如,芯片焊盤可以形成在一側(cè)處或在所有的四側(cè)上,或者形成在側(cè)面的任意組合上。用來(lái)為第一核心芯片120提供數(shù)據(jù)或信號(hào)的輸入/輸出電路芯片IlOa和IlOb可以經(jīng)由鍵合引線電連接到第一核心芯片120的芯片焊盤。從輸入/輸出電路芯片IlOa和IlOb中的每個(gè)引出的鍵合引線可以連接到第二核心芯片140的芯片焊盤。這里,輸入/輸出電路芯片IlOa和IlOb的布局或尺寸可以不同。此外,第二核心芯片140可以經(jīng)由鍵合引線連接到輸入/輸出電路芯片130a和130b。連接到輸入/輸出電路芯片130a和130b的鍵合引線可以連接到形成在PCB基板300上的焊盤。形成在PCB基板300上的焊盤可以電連接到存儲(chǔ)裝置IOOb外部的數(shù)據(jù)線和
      信號(hào)線。與圖示中不同的是,在通過(guò)堆疊現(xiàn)有技術(shù)的芯片裸片而不分離核心芯片和輸入/輸出電路芯片來(lái)實(shí)現(xiàn)多芯片存儲(chǔ)裝置的情況下,會(huì)難以進(jìn)行堆疊エ藝或者不能進(jìn)行堆疊エ藝。即,會(huì)難以利用鍵合引線來(lái)連接現(xiàn)有技術(shù)的堆疊芯片的芯片焊盤和外部裝置。在這種情況下,可以通過(guò)將布線重排エ藝應(yīng)用于至少一個(gè)芯片來(lái)連接鍵合弓I線。可選擇地,雖然冒著缺陷危險(xiǎn)來(lái)裝配產(chǎn)品,但是會(huì)難以避免良率急劇下降。然而,采用示例性實(shí)施例,可以通過(guò)分離輸入/輸出電路芯片IlOa和IlOb和第一·核心芯片120以及分離輸入/輸出電路芯片130a和130b和第二核心芯片140而無(wú)需布線重排エ藝來(lái)堆疊芯片。此外,鍵合引線的長(zhǎng)度可以根據(jù)輸入/輸出電路芯片IlOa和IlOb的位置而變短。這會(huì)意味著良率得以相對(duì)的提高。圖11是沿著圖10中的B-B'線截取的剖視圖。參照?qǐng)D11,存儲(chǔ)裝置IOOb可以包括PCB基板300、輸入/輸出電路芯片IlOa和110b、第一核心芯片120、輸入/輸出電路芯片130a和130b以及第二核心芯片140。第二核心芯片140與輸入/輸出電路芯片130a和130b可以位于PCB基板300上,以構(gòu)成存儲(chǔ)裝置100b。PCB基板300上的焊盤可以經(jīng)由輸入/輸出電路芯片130a和130b與第二核心芯片140結(jié)合。粘合層190b可以設(shè)置在PCB基板300和第二核心芯片140之間,粘合層190a可以設(shè)置在PCB基板300和輸入/輸出電路芯片130a之間,粘合層190c可以設(shè)置在PCB基板300和輸入/輸出電路芯片130b之間。第一核心芯片120與輸入/輸出電路芯片I IOa和IlOb可以堆疊在第二核心芯片140上。第一核心芯片120和輸入/輸出電路芯片IlOa和IlOb可以經(jīng)由鍵合引線電連接。輸入/輸出電路芯片I IOa和IlOb中的每個(gè)的焊盤可以與位于第二核心芯片140處的焊盤電連接。采用這種構(gòu)造,可以自由地實(shí)現(xiàn)多芯片存儲(chǔ)裝置的各種組合,而無(wú)需考慮第一核心芯片120和第二核心芯片140的尺寸。此外,可以通過(guò)利用輸入/輸出芯片IlOa和IlOb來(lái)避免到第二核心芯片140中的路線的布線重排エ藝,而與芯片組合無(wú)關(guān)。圖12是示出根據(jù)又ー示例性實(shí)施例的存儲(chǔ)裝置的布局的俯視圖。參照?qǐng)D12,尺寸相同或相似的核心芯片120和140可以堆疊在PCB基板300上,以形成存儲(chǔ)裝置100c。對(duì)應(yīng)于核心芯片120的輸入/輸出電路芯片I IOa和IlOb與對(duì)應(yīng)于核心芯片140的輸入/輸出電路芯片130a和130b可以布置在PCB基板300的頂部。第一核心芯片120與輸入/輸出電路芯片IlOa和IlOb可以安裝在PCB基板300的頂部。輸入/輸出電路芯片IlOa和IlOb可以被設(shè)置在第一核心芯片120的ー偵彳。與第二核心芯片140連接的輸入/輸出電路芯片130a和130b可以安裝在PCB基板300的頂部,以相對(duì)于輸入/輸出電路芯片IlOa和IlOb旋轉(zhuǎn)90度。也就是說(shuō),輸入/輸出電路芯片130a和130b可以被設(shè)置為與第一核心芯片120的所述ー側(cè)成直角。第二核心芯片140可以堆疊在輸入/輸出電路芯片IlOaUlOb和第一核心芯片120的頂部。這里,第二核心芯片140可以是相同類型的半導(dǎo)體器件或者具有相似尺寸的半導(dǎo)體器件。結(jié)果,第二核心芯片140可以布置在輸入/輸出電路芯片IlOaUlOb和第一核心芯片120的頂部,并且可以通過(guò)第一核心芯片120與輸入/輸出電路芯片IlOa和IlOb物理地支撐。在上述堆疊結(jié)構(gòu)中,第一核心芯片120的芯片焊盤可以與輸入/輸出電路芯片IIOa和IlOb的芯片焊盤引線鍵合。輸入/輸出電路芯片IIOa和IlOb的芯片焊盤可以與形成在PCB基板300上的焊盤引線鍵合。粘合層可以形成在輸入/輸出電路芯片IlOaUlOb和第一核心芯片120的頂部,第二核心芯片140可以堆疊在所得的結(jié)構(gòu)上。第二核心芯片140的芯片焊盤可以與未堆疊的輸入/輸出電路芯片130a和130b的芯片焊盤引線鍵合。使用芯片焊盤位于兩個(gè)邊緣處的核心芯片120和核心芯片140描述了布局。然而,發(fā)明構(gòu)思可以應(yīng)用于芯片焊盤僅位于ー個(gè)邊緣處的核心芯片。堆疊的具有矩形形狀的第二核心芯片140可以由第一核心芯片120支撐,輸入/輸出電路芯片IlOa和IlOb可以布置在第二核心芯片140下方。因此,可以在對(duì)邊緣強(qiáng)加物理力的制造エ藝時(shí)解決因懸突(overhang)造成的缺點(diǎn)。圖13是沿著圖12中的C-C'線截取的剖視圖。參照?qǐng)D13,存儲(chǔ)裝置IOOc可以包括PCB基板300、輸入/輸出電路芯片IlOa和110b、第一核心芯片120、輸入/輸出電路芯片130a和130b以及第二核心芯片140。第一核心芯片120與輸入/輸出電路芯片IlOa和IlOb可以布置在PCB基板300上,以形成存儲(chǔ)裝置100c。雖然未在圖13中示出,但是輸入/輸出電路芯片130a和130b可以布置在PCB基板300上。第一核心芯片120的芯片焊盤可以引線鍵合到輸入/輸出電路芯片IlOa和IlOb的芯片焊盤。輸入/輸出電路芯片IlOa和IlOb的芯片焊盤可以與布置在PCB基板300上的與外部互連的焊盤引線鍵合。粘合層190b可以設(shè)置在PCB基板300和第一核心芯片120之間,粘合層190a可以布置在PCB基板300和輸入/輸出電路芯片IlOa之間,粘合層190c可以布置在PCB基板300和輸入/輸出電路芯片IlOb之間。粘合層191可以形成在由第一核心芯片120和輸入/輸出電路芯片110a、I IOb形成的結(jié)構(gòu)與第二核心芯片140之間。第二核心芯片140可以堆疊在粘合層191上。雖然未在圖13中示出,但是可以引線鍵合布置在PCB基板300上的輸入/輸出電路芯片130a和130b的芯片焊盤與第二核心芯片140。輸入/輸出電路芯片130a和130b的芯片焊盤可以與形成在PCB基板300上的焊盤引線鍵合??梢栽趫D13的前部或后部進(jìn)行這種連接。出于該原因,這樣的結(jié)構(gòu)并未在圖13中示出。如圖13所示,可以在堆疊在第一核心芯片120上方的矩形形狀的第二核心芯片140處存在懸突。即,當(dāng)堆疊具有不同寬高比的芯片以進(jìn)行變位吋,芯片一部分的下側(cè)可能不被支撐。這里,距離Dl可以稱作懸突??梢栽趯⒁€與芯片焊盤連接的エ藝時(shí)壓制懸突。懸突可能由于迭代壓カ而翹曲或受損。這會(huì)導(dǎo)致連接到第二核心芯片140的芯片焊盤的鍵合引線的接觸故障。懸突的距離Dl越長(zhǎng),鍵合引線的接觸故障就越多。然而,如果根據(jù)示例性實(shí)施例分離輸入/輸出電路芯片IlOa和110b,則可以由輸入/輸出電路芯片IlOa和IlOb支撐第二核心芯片140的懸突。因此,顯著地減少了懸突部分的翹曲或損壞。此外,可以通過(guò)調(diào)整輸入/輸出電路芯片IlOa和IlOb的位置靈活地支撐各種尺寸的懸突,而與芯片尺寸無(wú)關(guān)。圖14是根據(jù)又一示例性實(shí)施例的存儲(chǔ)裝置的俯視圖。參照?qǐng)D14,存儲(chǔ)裝置IOOd可以包括輸入/輸出電路芯片110和堆疊成多核芯并且安裝在PCB基板300處的多個(gè)堆疊的核心芯片。在圖14中,多核芯示出為具有四個(gè)核心芯片120、130、140、150。然而,發(fā)明構(gòu)思不限于此,可以在多核心中設(shè)置更多個(gè)或更少個(gè)核心芯片。輸入/輸出電路芯片110可以與PCB基板300上的焊盤101引線鍵合。S卩,輸入/輸出電路芯片110的焊盤102可以與PCB基板300的焊盤101引線鍵合。輸入/輸出電路芯片110和多個(gè)核心芯片120、130、140、150可以通過(guò)在焊盤103和焊盤105之間連接的鍵合引線電連接。輸入/輸出電路芯片110可以對(duì)從外部經(jīng)由焊盤102傳送的數(shù)據(jù)或信號(hào)進(jìn)行處理,以將數(shù)據(jù)或信號(hào)經(jīng)由焊盤103傳送到多個(gè)核心芯片120、130、140、150。輸入/輸出電路芯片110可以對(duì)經(jīng)由焊盤103發(fā)送的多個(gè)核心芯片120、130、140,150的輸出數(shù)據(jù)或信號(hào)進(jìn)行處理,以將數(shù)據(jù)或信號(hào)輸出到焊盤102??梢岳貌煌脑O(shè)計(jì)規(guī)則來(lái)制造輸入/輸出電路芯片110和多個(gè)核心芯片120、130、140、150。例如,輸入/輸出電路芯片110可以是利用使得最小特征尺寸為45nm的エ 藝制造的半導(dǎo)體芯片,核心芯片120可以是利用使得最小特征尺寸為25nm的エ藝制造的半導(dǎo)體芯片。存儲(chǔ)芯片IOOd可以由利用不同的設(shè)計(jì)規(guī)則或制造エ藝制造的輸入/輸出電路芯片110和核心芯片120、130、140、150的組合形成。在這種情況下,會(huì)易于提高包括使最小特征尺寸縮小相對(duì)容易的存儲(chǔ)元件的核心芯片120、130、140、150的集成度。另ー方面,使包括緩沖器、驅(qū)動(dòng)器、ESD電路等的輸入/輸出電路芯片110的最小特征尺寸縮小會(huì)相對(duì)困難。因此,可以在輸入/輸出電路芯片110處形成難以使最小特征尺寸縮小的組件,而可以在核心芯片120、130、140、150處形成易于使最小特征尺寸縮小的組件。在這種情況下,能夠快速地應(yīng)對(duì)最小特征尺寸急劇縮小的趨勢(shì)。這里,多個(gè)核心芯片120、130、140、150可以是易失性存儲(chǔ)裝置。例如,多個(gè)核心芯片120、130、140、150可以包括諸如DRAM的易失性存儲(chǔ)器??蛇x擇地,多個(gè)核心芯片120、130、140、150可以包括存儲(chǔ)容量巨大的NAND閃速存儲(chǔ)器。仍然可選擇地,多個(gè)核心芯片120、130、140、150可以由諸如PRAM、MRAM、ReRAM、FRAM等的下一代非易失性存儲(chǔ)器或者NOR閃速存儲(chǔ)器形成。另外,多個(gè)核心芯片120、130、140、150可以包括由單個(gè)芯片形成的三維存儲(chǔ)器陣列。例如,多個(gè)核心芯片120、130、140、150中的每個(gè)可以由沿與基板垂直的方向形成単元串的垂直NAND形成。圖15是圖14中示出的存儲(chǔ)裝置的透視圖。參照?qǐng)D15,可以安裝PCB基板300、輸入/輸出電路芯片110和多個(gè)核心芯片120、130、140、150,以形成半導(dǎo)體裝置100d。輸入/輸出電路芯片110和核心芯片120可以安裝在PCB基板300上,以形成存儲(chǔ)裝置100d。核心芯片130可以堆疊在核心芯片120上,核心芯片140可以堆疊在核心芯片130上,核心芯片150可以堆疊在核心芯片140上。這里,示出了存儲(chǔ)裝置IOOd包括四個(gè)堆疊的核心芯片120至150的情況。然而,發(fā)明構(gòu)思不限于此。粘合層可以設(shè)置在核心芯片120至150之間。在以上結(jié)構(gòu)中,輸入/輸出電路芯片110可以被核心芯片120至150共享。S卩,核心芯片120至150可以經(jīng)由輸入/輸出電路芯片110與外部裝置交換輸入/輸出數(shù)據(jù)。圖16是根據(jù)又一示例性實(shí)施例的存儲(chǔ)裝置的俯視圖。參照?qǐng)D16,存儲(chǔ)裝置IOOe可以包括安裝在PCB基板300上的輸入/輸出電路芯片110和多個(gè)堆疊的核心芯片120至160。這里,堆疊的核心芯片120至160可以經(jīng)由形成為共電極的硅通孔(TSV)互連。
      輸入/輸出電路芯片110可以與PCB基板300上的焊盤101電連接。然而,輸入/輸出電路芯片110的通孔Vlla可以利用形成在PCB基板300處的電路圖案或埋置電路而不是利用鍵合引線來(lái)與PCB基板300上的焊盤101連接。輸入/輸出電路芯片110的通孔Vlla可以經(jīng)由形成在PCB基板300處的電路圖案或埋置電路與核心芯片120至160的通孔V12a連接??梢岳貌煌脑O(shè)計(jì)規(guī)則來(lái)制造輸入/輸出電路芯片110和多個(gè)核心芯片120至160。例如,輸入/輸出電路芯片110可以是利用使得最小特征尺寸為45nm的エ藝制造的半導(dǎo)體芯片,堆疊的核心芯片120至160可以是利用使得最小特征尺寸為25nm的エ藝制造的半導(dǎo)體芯片。存儲(chǔ)芯片IOOe可以由利用不同的設(shè)計(jì)規(guī)則或制造エ藝制造的輸入/輸出電路芯片110和堆疊的核心芯片120至160的組合形成。在這種情況下,會(huì)易于提高包括使最小特征尺寸縮小相對(duì)容易的存儲(chǔ)元件的堆疊的核心芯片120至160的集成度。另一方面,使包括緩沖器、驅(qū)動(dòng)器、ESD電路等的輸入/輸出電路芯片110的最小特征尺寸縮小會(huì)相對(duì)困難。因此,可以在輸入/輸出電路芯片110處形成難以使最小特征尺寸縮小的組件,而可以在堆疊的核心芯片120至160處形成易于使最小特征尺寸縮小的組件。在這種情況下,能夠快速地應(yīng)對(duì)最小特征尺寸急劇縮小的趨勢(shì)。這里,堆疊的核心芯片120至160可以是易失性存儲(chǔ)裝置。例如,堆疊的核心芯片120至160可以包括諸如DRAM的易失性存儲(chǔ)器??蛇x擇地,堆疊的核心芯片120至160可以包括存儲(chǔ)容量巨大的NAND閃速存儲(chǔ)器。仍然可選擇地,多個(gè)核心芯片120至160可以由諸如PRAM、MRAM、ReRAM、FRAM等的下一代非易失性存儲(chǔ)器或者NOR閃速存儲(chǔ)器形成。另外,堆疊的核心芯片120至160可以包括由單個(gè)芯片形成的三維存儲(chǔ)器陣列。例如,堆疊的核心芯片120至160中的每個(gè)可以由沿與基板垂直的方向形成單元串的垂直NAND形成。圖17是沿著圖16中的E-E'線截取的剖視圖。參照?qǐng)D17,存儲(chǔ)裝置IOOe可以包括PCB基板300、輸入/輸出電路芯片110和多個(gè)堆疊的核心芯片120至160。輸入/輸出電路芯片110可以包括按TSV方式形成的多個(gè)通孔Vlla和Vllb。輸入/輸出電路芯片110可以通過(guò)形成在輸入/輸出電路芯片110的下表面處的外部端子BI和B2固定到PCB基板300。通孔Vlla可以經(jīng)由外部端子BI和PCB基板300的電路與連接到存儲(chǔ)裝置IOOe的外部裝置的焊盤P30連接。這里,PCB基板300的電路可以是形成在PCB基板300上的金屬圖案或者埋置在PCB基板300的電路布線。輸入/輸出電路芯片110可以通過(guò)通孔Vlla與外部裝置交換數(shù)據(jù)或信號(hào)。輸入/輸出電路芯片110可以通過(guò)通孔Vl lb、外部端子B2和PCB基板300的電路與核心芯片120至160連接。布置在最下層的核心芯片120可以包括用來(lái)形成通孔的芯片區(qū)域121。穿透芯片區(qū)域121的導(dǎo)電通孔V12a和V12b可以經(jīng)由外部端子B3和B4與輸入/輸出電路芯片110電連接。這里,外部端子B1、B2、B3和B4可以分別由例如焊球形成。第一核心芯片120的貫穿結(jié)構(gòu)可以同樣應(yīng)用于第二核心芯片130至第五核心芯片160。通孔V13a和V13b可以形成在第二核心芯片130的芯片區(qū)域131。通孔V13a和V13b可以與通孔V12a和V12b對(duì)齊。通孔V14a和V14b可以形成在第三核心芯片140的芯片區(qū)域141。通孔V14a和V14b可以與通孔V13a和V13b對(duì)齊。通孔V15a和V15b可以形成在第四核心芯片150的芯片區(qū)域151。通孔V15a和V15b可以與通孔V14a和V14b對(duì)齊。通孔V16a和V16b可以形成在第五核心芯片160的芯片區(qū)域161。通孔V16a和V16b可以與通孔V15a和V15b對(duì)齊。如圖17所示,粘合層190a、190b、191、192、193和194可以設(shè)置在PCB基板300與核心芯片120之間以及核心芯片120至160之間。如果利用TSV技術(shù)堆疊核心芯片來(lái)形成堆疊式多芯片,則與引線鍵合方式相比,能夠顯著地縮短布線距離。因此,能夠容易地實(shí)現(xiàn)高速、低功、小尺寸元件。圖18是根據(jù)又一示例性實(shí)施例的存儲(chǔ)裝置的俯視圖。參照?qǐng)D18,存儲(chǔ)裝置IOOf可以包括安裝在PCB基板300上的輸入/輸出電路芯片110和多個(gè)堆疊的核心芯片120至160。這里,堆疊的核心芯片120至160可以經(jīng)由硅通孔(TSV)互連。輸入/輸出電路芯片110可以與PCB基板300上的用來(lái)提供與外部裝置電連接的焊盤101電連接。輸入/輸出電路芯片110的芯片焊盤102可以引線鍵合到PCB基板300上的焊盤101。輸入/輸出電路芯片110的芯片焊盤103可以引線鍵合到形成在PCB基板300上的焊盤105。PCB基板300上的焊盤105可以利用形成在PCB基板300處的埋置電路或電路圖案與核心芯片120至160的通孔V12a和V12b電連接。圖19是沿著圖18中的F-F'線截取的剖視圖。參照?qǐng)D19,存儲(chǔ)裝置IOOf可以包括PCB基板300、輸入/輸出電路芯片110和多個(gè)堆疊的核心芯片120至160。輸入/輸出電路芯片110的芯片焊盤Plll可以經(jīng)由鍵合引線Wl與PCB基板300上的焊盤P30連接。形成在輸入/輸出電路芯片110上的焊盤P112可以經(jīng)由鍵合引線W2與形成在PCB基板300上的焊盤P31連接,形成在輸入/輸出電路芯片110上的焊盤Pl 13可以經(jīng)由鍵合引線W3與形成在PCB基板300上的焊盤P32連接。焊盤P31和P32可以經(jīng)由PCB基板300的電路圖案連接到核心芯片120至160。布置在最下層的第一核心芯片120可以包括用來(lái)形成通孔的芯片區(qū)域121。穿透芯片區(qū)域121的導(dǎo)電通孔V12a和V12b可以經(jīng)由外部端子BI和B2與輸入/輸出電路芯片110電連接。這里,外部端子BI和B2可以由例如焊球形成。第一核心芯片120的貫穿結(jié)構(gòu)可以同樣應(yīng)用于第二核心芯片130至第五核心芯片160。通孔V13a和V13b可以形成在第二核心芯片130的芯片區(qū)域131。通孔V13a和V13b可以與通孔V12a和V12b對(duì)齊。通孔V14a和V14b可以形成在第三核心芯片140的芯片區(qū)域141。通孔V14a和V14b可以與通孔V13a和V13b對(duì)齊。通孔V15a和V15b可以形成在第四核心芯片150的芯片區(qū)域151。通孔V15a和V15b可以與通孔V14a和V14b對(duì)齊。通孔V16a和V16b可以形成在第五核心芯片160的芯片區(qū)域161。通孔V16a和V16b可以與通孔V15a和V15b對(duì)齊。如圖19所示,粘合層190a、190b、191、192、193和194可以設(shè)置在PCB基板300與核心芯片120之間以及核心芯片120至160之間。如果利用TSV技術(shù)堆疊核心芯片來(lái)形成堆疊式多芯片,則與引線鍵合方式相比,能夠顯著地縮短布線距離。因此,能夠容易地實(shí)現(xiàn)高速、低功、小尺寸元件??梢岳貌煌脑O(shè)計(jì)規(guī)則來(lái)制造輸入/輸出電路芯片110和多個(gè)核心芯片120至160。例如,輸入/輸出電路芯片110可以是利用使得最小特征尺寸為45nm的エ藝制造的半導(dǎo)體芯片,核心芯片120至160可以是利用使得最小特征尺寸為25nm的エ藝制造的半導(dǎo)體芯片。存儲(chǔ)芯片IOOf可以由利用不同的設(shè)計(jì)規(guī)則或制造エ藝制造的輸入/輸出電路芯片110和核心芯片120至160的組合形成。在這種情況下,會(huì)易于提高包括使最小特征尺寸縮小相對(duì)容易的存儲(chǔ)元件的核心芯片120至160的集成度。另ー方面,使包括緩沖器、驅(qū)動(dòng)器、ESD電路等的輸入/輸出電路芯片110的最小特征尺寸縮小會(huì)相對(duì)困難。因此,可以在輸入/輸出電路芯片110處形成難以使最小特征尺寸縮小的組件,而可以在堆疊的核心芯片120至160處形成易于使最小特征尺寸縮小的組件。在這種情況下,能夠快速地應(yīng)對(duì)最小特征尺寸急劇縮小的趨勢(shì)。此外,可以利用ー個(gè)輸入/輸出電路芯片110來(lái)進(jìn)行核心芯片120至160的數(shù)據(jù)和信號(hào)交換。這里,多個(gè)核心芯片120至160可以是易失性存儲(chǔ)裝置。例如,多個(gè)核心芯片120至160可以包括諸如DRAM的易失性存儲(chǔ)器。可選擇地,多個(gè)核心芯片120至160可以包括存儲(chǔ)容量巨大的NAND閃速存儲(chǔ)器。仍然可選擇地,多個(gè)核心芯片120至160可以由諸如PRAM.MRAM.ReRAM.FRAM等的下一代非易失性存儲(chǔ)器或者NOR閃速存儲(chǔ)器形成。另外,多個(gè)核心芯片120至160可以包括由單個(gè)芯片形成的三維存儲(chǔ)器陣列。例如,堆疊的核心芯片120至160中的每個(gè)可以由沿與基板垂直的方向形成單元串的垂直NAND形成。圖20是根據(jù)又一示例性實(shí)施例的存儲(chǔ)裝置的俯視圖。參照?qǐng)D20,存儲(chǔ)裝置IOOg可以包括堆疊在PCB基板300上的多個(gè)核心芯片120至160以及堆疊在堆疊的核心芯片120至160的最上層上(或者,在堆疊的核心芯片的結(jié)構(gòu)上)的輸入/輸出電路芯片110。這里,輸入/輸出電路芯片110和堆疊的核心芯片120至160可以經(jīng)由硅通孔(TSV)互連。輸入/輸出電路芯片110可以堆疊在多個(gè)堆疊的核心芯片120至160的結(jié)構(gòu)上(或者,在堆疊的核心芯片的最上層上)。輸入/輸出電路芯片110的芯片焊盤106可以與PCB基板300上的用來(lái)提供與外部裝置的電連接的焊盤101電連接。芯片焊盤106可以引線鍵合到PCB基板300的焊盤101。另ー方面,輸入/輸出電路芯片110、焊盤105和核心芯片120至160可以以TSV的方式電連接。將參照?qǐng)D21對(duì)此進(jìn)行更充分的描述。圖21是沿著圖20中的G-G'線截取的剖視圖。參照?qǐng)D21,存儲(chǔ)裝置IOOg可以包括PCB基板300、輸入/輸出電路芯片110和多個(gè)堆疊的核心芯片120至160。核心芯片120至160可以堆疊在PCB基板300上。布置在最下層的第一核心芯片120可以包括用來(lái)形成通孔的芯片區(qū)域121。通孔V12a和V12b可以形成在芯片區(qū)域121處,以垂直地穿透第一芯片區(qū)域121。第一核心芯片120的通孔V12a和V12b的下部可以通過(guò)外部端子BI和B2固定到PCB基板300。這里,外部端子BI和B2可以由焊球形成。第一核心芯片120的貫穿結(jié)構(gòu)可以同樣應(yīng)用于第二核心芯片130至第五核心芯片160。通孔V13a和V13b可以形成在第二核心芯片130的芯片區(qū)域131。通孔V13a和V13b可以與通孔V12a和V12b對(duì)齊。通孔V14a和V14b可以形成在第三核心芯片140的芯片區(qū)域141。通孔V14a和V14b可以與通孔V13a和V13b對(duì)齊。通孔V15a和V15b可以形成在第四核心芯片150的芯片區(qū)域151。通孔V15a和V15b可以與通孔V14a和V14b對(duì)齊。通孔V16a和V16b可以形成在第五核心芯片160的芯片區(qū)域161。通孔V16a和V16b可以與通孔V15a和V15b對(duì)齊。如圖21所示,粘合層190、191、192、193和194可以設(shè)置在PCB基板300與核心芯片120之間以及核心芯片120至160之間。輸入/輸出電路芯片110可以堆疊在第五核心芯片160上。輸入/輸出電路芯片110可以經(jīng)由通孔Vlla和Vllb與核心芯片120至160連接。輸入/輸出電路芯片110可以包括用來(lái)形成通孔的芯片區(qū)域110'。粘合層195可以設(shè)置在第五核心芯片160和輸入/輸出電路芯片110之間。圖22是示出根據(jù)示例性實(shí)施例的存儲(chǔ)系統(tǒng)的框圖。參照?qǐng)D22,存儲(chǔ)系統(tǒng)1000可以包括存儲(chǔ)控制器1100和存儲(chǔ)裝置1200。存儲(chǔ)控制器1100可以被配置為控制存儲(chǔ)裝置1200。存儲(chǔ)裝置1200和存儲(chǔ)控制器1100可以構(gòu)成存儲(chǔ)卡。SRAM 1110可以用作CPU 1120的工作存儲(chǔ)器。主機(jī)接ロ(I/F)1130可以包括與存儲(chǔ)系統(tǒng)1000連接的主機(jī)的數(shù)據(jù)交換協(xié)議。ECC電路1140可以被配置為檢測(cè)并校正從存儲(chǔ)裝置1200讀出的數(shù)據(jù)的誤差。存儲(chǔ)接ロ(I/F) 1150可以被配置為與存儲(chǔ)裝置1200交互。作為處理單元,CPU 1120可以被配置為執(zhí)行用來(lái)交換數(shù)據(jù)的整體控制操作。雖然沒(méi)有示出,但是存儲(chǔ)系統(tǒng)1000還可以包括存儲(chǔ)用來(lái)與主機(jī)交互的代碼數(shù)據(jù)的ROM。存儲(chǔ)裝置1200可以包括利用不同的設(shè)計(jì)規(guī)則或エ藝制造的輸入/輸出電路芯片和核心芯片。存儲(chǔ)裝置1200可以與針對(duì)圖1至圖21描述的存儲(chǔ)裝置基本相同。存儲(chǔ)裝置1200可以由包括多個(gè)閃速存儲(chǔ)芯片的多芯片封裝件形成。存儲(chǔ)控制器1100可以被配置為經(jīng)由諸如USB、MMC、PC1-E、SAS、SATA、PATA、SCS1、ESD1、IDE等的各種接ロ協(xié)議之一與外部裝置(例如,主機(jī))進(jìn)行通信。圖23是示意性地示出包括輸入/輸出電路芯片和核心芯片分離的非易失性存儲(chǔ)裝置或RAM的計(jì)算系統(tǒng)的框圖。參照?qǐng)D23,計(jì)算系統(tǒng)2000可以包括與總線2060電連接的CPU 2020、RAM 2030、用戶接ロ 2040、諸如基帶芯片組的調(diào)制解調(diào)器2050和非易失性存儲(chǔ)器(NVM)2010。在計(jì)算系統(tǒng)2000為移動(dòng)裝置的情況下,計(jì)算系統(tǒng)2000還可以包括用來(lái)為計(jì)算系統(tǒng)2000供電的電池(未示出)。雖然沒(méi)有示出,但是計(jì)算系統(tǒng)2000還可以包括應(yīng)用芯片組、相機(jī)圖像處理器(CIS)、移動(dòng)DRAM等。這里,非易失性存儲(chǔ)裝置2010或RAM 2030可以包括利用不同的設(shè)計(jì)規(guī)則或エ藝制造的輸入/輸出電路芯片和核心芯片。非易失性存儲(chǔ)裝置2010或RAM 2030可以與針對(duì)圖1至圖21描述的存儲(chǔ)裝置基本相同。在一些示例性實(shí)施例中,存儲(chǔ)裝置和/或存儲(chǔ)控制器可以通過(guò)各種類型的封裝件來(lái)進(jìn)行封裝,所述各種類型的封裝件例如為層疊封裝件(PoP)、球柵陣列(BGA)、芯片級(jí)封裝件(CSP)、塑料有引線芯片載體(PLCC)、塑料雙列直插式封裝(PDI2P)、晶片內(nèi)裸片封裝件(Die in Wafer Pack)、晶片形式的裸片(Die in Wafer Form)、板上芯片(COB)、陶瓷雙列直插式封裝件(CERDIP)、塑料方型扁平封裝件(公制)(MQFP)、小外形集成電路(SOIC)、收縮型小外形封裝件(SSOP)、薄型小外形封裝件(TSOP)、薄型四方扁平封裝件(TQFP)、系統(tǒng)級(jí)封裝件(SIP)、多芯片封裝件(MCP)、晶片級(jí)制造封裝件(WFP)、晶片級(jí)處理堆疊封裝件(WSP)等。上面公開的主題被認(rèn)為是說(shuō)明性的,而非限制性的,權(quán)利要求書意圖覆蓋所有落在發(fā)明構(gòu)思的真實(shí)精神和范圍內(nèi)的這樣的修改、改進(jìn)和其它示例性實(shí)施例。因此,在法所允許的最大限度,范圍將由權(quán)利要求書及其等同物的允許的最大的解釋來(lái)確定,而不應(yīng)受前述詳細(xì)描述的限制和局限。
      權(quán)利要求
      1.一種存儲(chǔ)裝置,所述存儲(chǔ)裝置包括第一半導(dǎo)體芯片,包括存儲(chǔ)元件和外圍電路,外圍電路被配置成將數(shù)據(jù)寫入存儲(chǔ)元件中或者從存儲(chǔ)元件讀取數(shù)據(jù);以及第二半導(dǎo)體芯片,被配置成執(zhí)行在外部裝置和第一半導(dǎo)體芯片之間交換數(shù)據(jù)或信號(hào)的輸入/輸出功能。
      2.如權(quán)利要求1所述的存儲(chǔ)裝置,其中,第一半導(dǎo)體芯片具有第一最小特征尺寸,第二半導(dǎo)體芯片具有不同于第一最小特征尺寸的第二最小特征尺寸。
      3.如權(quán)利要求1所述的存儲(chǔ)裝置,其中,第二半導(dǎo)體芯片包括輸入驅(qū)動(dòng)器,被配置成控制從外部裝置輸入到輸入/輸出端的數(shù)據(jù)的電平;數(shù)據(jù)輸入緩沖器,被配置成對(duì)輸入驅(qū)動(dòng)器提供的數(shù)據(jù)進(jìn)行緩沖,并且將緩沖后的數(shù)據(jù)傳送到第一半導(dǎo)體芯片;數(shù)據(jù)輸出緩沖器,被配置成對(duì)第一半導(dǎo)體芯片提供的輸出數(shù)據(jù)進(jìn)行緩沖;以及輸出驅(qū)動(dòng)器,被配置成控制在數(shù)據(jù)輸出緩沖器中緩沖的輸出數(shù)據(jù)的電平,并且經(jīng)由輸入/輸出端將電平被控制的輸出數(shù)據(jù)輸出到外部裝置。
      4.如權(quán)利要求3所述的存儲(chǔ)裝置,其中,第二半導(dǎo)體芯片還包括靜電放電電路,連接到輸入/輸出端,并且被配置成防止非故意的高壓流到輸入/輸出端中。
      5.如權(quán)利要求3所述的存儲(chǔ)裝置,其中,第二半導(dǎo)體芯片還包括阻抗控制電路,連接到輸入/輸出端,并且被配置成控制輸入/輸出端的端子阻抗。
      6.如權(quán)利要求3所述的存儲(chǔ)裝置,其中,第二半導(dǎo)體芯片還包括去加重驅(qū)動(dòng)器,被配置成對(duì)輸入/輸出端和數(shù)據(jù)輸出緩沖器之間的輸出數(shù)據(jù)進(jìn)行調(diào)制以過(guò)濾輸出數(shù)據(jù)的直流分量和高頻分量。
      7.如權(quán)利要求6所述的存儲(chǔ)裝置,其中,第二半導(dǎo)體芯片還包括開關(guān),被配置成選擇地將來(lái)自數(shù)據(jù)輸出緩沖器的輸出數(shù)據(jù)傳送到輸出驅(qū)動(dòng)器和去加重驅(qū)動(dòng)器中的任一者。
      8.如權(quán)利要求3所述的存儲(chǔ)裝置,其中,第二半導(dǎo)體芯片還包括串并轉(zhuǎn)換器,被配置成使數(shù)據(jù)輸入緩沖器提供的輸入數(shù)據(jù)流并行并且使從第一半導(dǎo)體芯片傳送的輸出數(shù)據(jù)流串行,以將串行后的數(shù)據(jù)提供給數(shù)據(jù)輸出緩沖器。
      9.如權(quán)利要求1所述的存儲(chǔ)裝置,其中,外圍電路包括讀取/寫入電路。
      10.如權(quán)利要求2所述的存儲(chǔ)裝置,其中,第一半導(dǎo)體芯片包括具有比參考值小的最小特征尺寸的元件,第二半導(dǎo)體芯片包括具有與參考值相同或比參考值大的最小特征尺寸的元件。
      11.一種存儲(chǔ)裝置,所述存儲(chǔ)裝置包括印刷電路板基板;第一核心芯片,位于印刷電路板基板上;第一輸入/輸出電路芯片,設(shè)置在印刷電路板基板上,并且被配置成執(zhí)行從第一核心芯片輸入數(shù)據(jù)或信號(hào)或者將數(shù)據(jù)或信號(hào)輸出到第一核心芯片的輸入/輸出功能;第二核心芯片,堆疊在第一核心芯片上;以及第二輸入/輸出電路芯片,堆疊在第一核心芯片上,并且被配置成執(zhí)行從第二核心芯片輸入數(shù)據(jù)或信號(hào)或者將數(shù)據(jù)或信號(hào)輸出到第二核心芯片的輸入/輸出功能,其中,第一輸入/輸出電路芯片和第二輸入/輸出電路芯片位于印刷電路板基板上,以使第一核心芯片和第二核心芯片之間的鍵合引線的數(shù)量最少。
      12.如權(quán)利要求11所述的存儲(chǔ)裝置,其中,第一輸入/輸出電路芯片電連接到布置在第二核心芯片的一側(cè)的芯片焊盤。
      13.如權(quán)利要求12所述的存儲(chǔ)裝置,其中,第二輸入/輸出電路芯片電連接到第一核心芯片的芯片焊盤和第二核心芯片的芯片焊盤。
      14.如權(quán)利要求11所述的存儲(chǔ)裝置,其中,第二核心芯片的面積小于第一核心芯片的面積。
      15.如權(quán)利要求11所述的存儲(chǔ)裝置,其中,第一輸入/輸出電路芯片或第二輸入/輸出電路芯片包括控制數(shù)據(jù)或信號(hào)電平的輸入/輸出驅(qū)動(dòng)器、輸入/輸出緩沖器、靜電放電電路、阻抗控制電路、去加重驅(qū)動(dòng)器和串并電路中的至少一種。
      16.一種存儲(chǔ)裝置,所述存儲(chǔ)裝置包括印刷電路板基板;第一核心芯片,設(shè)置在印刷電路板基板上;第一輸入/輸出電路芯片,設(shè)置在印刷電路板基板上且設(shè)置在第一核心芯片的一側(cè), 并且被配置成執(zhí)行從第一核心芯片輸入數(shù)據(jù)和將數(shù)據(jù)輸出到第一核心芯片的輸入/輸出功能;以及第二核心芯片,堆疊在第一核心芯片和第一輸入/輸出電路芯片上。
      17.如權(quán)利要求16所述的存儲(chǔ)裝置,其中,第二核心芯片呈具有與第一核心芯片具有相同的寬度和長(zhǎng)度的矩形形狀,并且沿垂直于第一核心芯片的方向旋轉(zhuǎn)以疊置。
      18.如權(quán)利要求16所述的存儲(chǔ)裝置,其中,第一輸入/輸出電路芯片位于與第二核心芯片相對(duì)于第一核心芯片的懸突對(duì)應(yīng)的空間。
      19.如權(quán)利要求16所述的存儲(chǔ)裝置,所述存儲(chǔ)裝置還包括第二輸入/輸出電路芯片,定位成在印刷電路板基板上與第一核心芯片的所述一側(cè)成直角,并且被配置成執(zhí)行對(duì)第二核心芯片的數(shù)據(jù)的輸入/輸出功能。
      20.一種存儲(chǔ)裝置,所述存儲(chǔ)裝置包括輸入/輸出電路芯片,被配置成與外部裝置交換數(shù)據(jù)或信號(hào);以及多個(gè)核心芯片,沿垂直方向堆疊,其中,所述多個(gè)核心芯片中的每個(gè)響應(yīng)于提供給輸入/輸出電路芯片的信號(hào)存儲(chǔ)輸入 /輸出電路芯片提供的數(shù)據(jù),并且響應(yīng)于提供給輸入/輸出電路芯片的信號(hào)讀取內(nèi)部數(shù)據(jù), 所讀取的數(shù)據(jù)被輸出到輸入/輸出電路芯片。
      21.如權(quán)利要求20所述的存儲(chǔ)裝置,其中,輸入/輸出電路芯片具有與所述多個(gè)核心芯片中的至少一個(gè)核心芯片的最小特征尺寸不同的最小特征尺寸。
      22.如權(quán)利要求20所述的存儲(chǔ)裝置,其中,所述多個(gè)核心芯片中的每個(gè)核心芯片包括經(jīng)由鍵合引線電互連的芯片焊盤。
      23.如權(quán)利要求20所述的存儲(chǔ)裝置,其中,所述多個(gè)核心芯片經(jīng)由硅通孔電互連。
      24.如權(quán)利要求23所述的存儲(chǔ)裝置,所述存儲(chǔ)裝置還包括印刷電路板基板,設(shè)置在輸入/輸出電路芯片和所述多個(gè)核心芯片的下方,其中,輸入/輸出電路芯片的硅通孔經(jīng)由形成在印刷電路板基板上的電路圖案電連接到所述多個(gè)核心芯片的硅通孔。
      25.如權(quán)利要求20所述的存儲(chǔ)裝置,其中,輸入/輸出電路芯片堆疊在所述多個(gè)核心芯片的最上層上,輸入/輸出電路芯片和所述多個(gè)核心芯片經(jīng)由形成為共電極的硅通孔電連接。
      26.一種存儲(chǔ)裝置,所述存儲(chǔ)裝置包括單元陣列,包括多個(gè)存儲(chǔ)元件;以及外圍電路,被配置成將數(shù)據(jù)寫在存儲(chǔ)元件中或者從存儲(chǔ)元件讀取數(shù)據(jù),其中,將數(shù)據(jù)傳送到外圍電路或者輸出來(lái)自外圍電路的數(shù)據(jù)的輸入/輸出電路芯片設(shè)置在存儲(chǔ)裝置的外部。
      27.一種存儲(chǔ)裝置,所述存儲(chǔ)裝置包括核心芯片;以及輸入/輸出電路芯片,位于與核心芯片分開的單獨(dú)的芯片裸片上,其中,輸入/輸出電路芯片包括不可按比例縮小的元件,核心芯片包括可按比例縮小的元件。
      28.如權(quán)利要求27所述的存儲(chǔ)裝置,其中,輸入/輸出電路芯片包括具有第一最小特征尺寸的元件,核心芯片包括具有比第一最小特征尺寸小的第二最小特征尺寸的元件。
      全文摘要
      提供了一種存儲(chǔ)裝置。存儲(chǔ)裝置包括第一半導(dǎo)體芯片,包括存儲(chǔ)元件和外圍電路,外圍電路被配置成將數(shù)據(jù)寫入存儲(chǔ)元件中或者從存儲(chǔ)元件讀取數(shù)據(jù);第二半導(dǎo)體芯片,被配置成執(zhí)行在外部裝置和第一半導(dǎo)體芯片之間交換數(shù)據(jù)或信號(hào)的輸入/輸出功能。
      文檔編號(hào)H01L25/065GK103021444SQ20121034993
      公開日2013年4月3日 申請(qǐng)日期2012年9月19日 優(yōu)先權(quán)日2011年9月19日
      發(fā)明者尹泰迎 申請(qǐng)人:三星電子株式會(huì)社
      網(wǎng)友詢問(wèn)留言 已有0條留言
      • 還沒(méi)有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
      1