專利名稱：用于電隔離的信號傳輸?shù)陌雽?dǎo)體裝置以及用于制造此類裝置的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于電隔離的信號傳輸?shù)陌雽?dǎo)體裝置以及ー種用于制造此類半導(dǎo)體裝置的方法。
背景技術(shù)：
對于發(fā)送側(cè)和接收側(cè)之間的電位差的信號傳輸通常需要使用電平位移器、光電耦合器或是磁性/電容耦合器。其中，電平位移器和磁性耦合器可以單片地集成到集成電路中，而光電耦合器則必須安裝在集成電路之外，如安裝在電路板上。除了附加的占地面積夕卜，光電耦合器使用壽命有限、工作頻率較低、損耗功率較大。電平位移器取決于其構(gòu)思無法實(shí)現(xiàn)電鍍絕緣，并且由于電路損耗，具有低于300kHz的最高工作頻率，這ー頻率對于快速信號傳輸來講通常太低。當(dāng)前可用的可能性，即將磁性/電容耦合器集成到集成電路中需要電路基礎(chǔ)エ藝和特殊的制造エ藝匹配。例如對于磁性耦合器來說，為實(shí)現(xiàn)良好的磁耦合，必須在線圈之間保持小的間隔。然而這就降低了線圈之間的絕緣，并且因此整體降低耦合器的耐壓強(qiáng)度。良好磁耦合的另ー個(gè)前提是要有大的線圈面積，然而這就要求具有大面積的電路，大面積的電路自身導(dǎo)致高成本。最后，磁性耦合器要求耦合環(huán)的低電阻以及由此電路里的厚金屬化層，以實(shí)現(xiàn)線圈中的高電流密度，然而這要求復(fù)雜并且因此昂貴的制造過程。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種相對改進(jìn)的用于電隔離的信號傳輸?shù)陌雽?dǎo)體裝置及其制造方法。該目的通過ー種根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置或者說ー種根據(jù)權(quán)利要求12所述的方法來實(shí)現(xiàn)。特別介紹ー種用于電隔離的信號傳輸?shù)陌雽?dǎo)體裝置，其具有:人工芯片，其中，具有電路結(jié)構(gòu)的半導(dǎo)體芯片在除了其基面之外的所有其它面上如此嵌入電絕緣的填料，即人工芯片的基面由于填料與半導(dǎo)體芯片基面相比變大；薄膜基底，被施加到放大的基面上，并且越過半導(dǎo)體芯片的基面延伸到放大的基面內(nèi)，其中，基底具有至少兩個(gè)由絕緣材料制成的涂層，在兩個(gè)涂層之間設(shè)置有結(jié)構(gòu)化的金屬化層。第一線圈，通過ー個(gè)或多個(gè)相應(yīng)結(jié)構(gòu)化的金屬化層形成在基底內(nèi)，以及第二線圈，通過ー個(gè)或多個(gè)相應(yīng)結(jié)構(gòu)化的金屬化層如此形成在基底內(nèi)或者通過相應(yīng)形成的電路結(jié)構(gòu)如此形成在半導(dǎo)體芯片內(nèi)，即第二線圈與第一線圈磁耦合但與其電隔離Igalvamscn getrennt)0用于制造該半導(dǎo)體裝置的方法包括以下步驟:將具有電路結(jié)構(gòu)的半導(dǎo)體芯片如此嵌入電絕緣的填料，即半導(dǎo)體芯片在除了其基面之外的所有其它面上被嵌入電絕緣的填料，以產(chǎn)生人工芯片，以便人工芯片的基面與半導(dǎo)體芯片的基面相比變大，將第一介電層施加到人工芯片上，將晶種層施加到第一介電層上，將金屬化層(Metallisierung)施加到晶種層上，在金屬化層中蝕刻出至少ー個(gè)線圈狀結(jié)構(gòu)，以及將第二介電層施加到結(jié)構(gòu)化的金屬化層上。


接下來，根據(jù)在附圖的圖中示出的實(shí)施例，進(jìn)ー步闡述本發(fā)明，其中，相同或相似的元件通過同一個(gè)參考標(biāo)號表示。圖中示出:圖1示出采用晶圓級球柵陣列技術(shù)生產(chǎn)出的半導(dǎo)體裝置的橫截面，圖2示出如圖1所示的半導(dǎo)體裝置的底面的俯視圖；圖3示出如圖1所示的裝置的部分的橫截面；圖4示出如圖3所示的局部裝置的俯視圖；圖5示出如圖3所示的局部裝置的改進(jìn)方案的橫截面；圖6示出如圖5所示的局部裝置的頂面的俯視圖；圖7示出采用嵌入式晶圓級球柵陣列技術(shù)生產(chǎn)出的半導(dǎo)體裝置的橫截面；圖8示出如圖7所示的半導(dǎo)體裝置的底面的俯視圖；圖9示意性示出在如圖7所示的半導(dǎo)體裝置的生產(chǎn)過程中所選擇的半成品；圖10示出如圖1所示的帶有設(shè)置在布線層(Umverdrahtungsebene)的線圈的半導(dǎo)體裝置；圖11示意性示出布置在布線層的具有一個(gè)繞阻的線圈的設(shè)計(jì)方案；圖12示意性示出布置在布線層的具有兩個(gè)繞阻和一個(gè)觸點(diǎn)(Umkontaktierung)的線圈的設(shè)計(jì)方案；圖13示意性示出布置在布線層的具有兩個(gè)繞阻和一個(gè)觸點(diǎn)的線圈的另ー設(shè)計(jì)方案；圖14示意性示出布置在布線層的具有三個(gè)繞阻、兩個(gè)觸點(diǎn)以及ー個(gè)分接頭的線圈的設(shè)計(jì)方案；圖15示意性示出布置在兩個(gè)布線層的分別具有兩個(gè)繞阻的兩個(gè)線圈的設(shè)計(jì)方案；圖16示意性示出布置在兩個(gè)布線層的分別具有一個(gè)繞阻的兩個(gè)線圈的設(shè)計(jì)方案；圖17示出具有兩個(gè)芯片和兩個(gè)線圈的半導(dǎo)體裝置的橫截面；圖18示出如圖17所示的半導(dǎo)體裝置的電路圖；圖19示出具有一個(gè)芯片和三個(gè)上下堆疊的平面單線圈的半導(dǎo)體裝置的橫截面；以及圖20示出用于如圖19所示的布置的平面單線圈的俯視圖。
具體實(shí)施方式
圖1和圖2示例性顯示了采用晶圓級球柵陣列技術(shù)(晶片級封裝)、或簡稱為WLB技術(shù)生產(chǎn)出的半導(dǎo)體裝置I。半導(dǎo)體芯片I具有一定數(shù)目的(垂直)接觸元件2，接觸元件2根據(jù)如圖1所示的視圖安裝在底面上。此外，在半導(dǎo)體芯片I的底面上安放有(水平)介電層3,介電層3含有例如娃，如氧化娃。在介電層3上再次設(shè)置有金屬化層,該金屬化層能夠含銅或鋁，并且通過生產(chǎn)過程中的蝕刻結(jié)構(gòu)化，以產(chǎn)生印制導(dǎo)體5。金屬層例如可以噴鍍在介電層3上，被光阻層(光致抗蝕劑)所覆蓋，并通過使用反映所需結(jié)構(gòu)的曝光掩模來曝光。在顯影過程后，如此生產(chǎn)出來的結(jié)構(gòu)被蝕刻，并且必要時(shí)隨后被電鍍。如此制造的印制導(dǎo)體的典型厚度位于3到20 iim之間，并且由此而產(chǎn)生的導(dǎo)線的平均寬度為20iim。接觸元件2位于介電層3的接觸孔內(nèi)，并且建立印制導(dǎo)體5與芯片I上的電路結(jié)構(gòu)之間的電接觸，而電路結(jié)構(gòu)可以包括特別用于觸點(diǎn)接觸而設(shè)置的連接面(焊墊)。安施加到金屬化層上的另ー個(gè)介電層6可以含有聚酰胺，并且具有用于另ー個(gè)接觸元件8的孔，通過這些孔，印制導(dǎo)體5與焊料球7產(chǎn)生電接觸。其中，焊料球7可設(shè)置在介電層6中為此設(shè)置的空隙里。其中，施加到芯片I上的兩個(gè)介電層3和6形成由印制導(dǎo)體5以及接觸元件2、8貫穿的用于接線(Umverdrahtung)的薄膜基底 4。焊料球7以ー個(gè)特定的模式布置，該模式具有典型地如圖2所示的矩陣形狀。此夕卜，根據(jù)本發(fā)明，在這個(gè)矩陣的不同節(jié)點(diǎn)上可不設(shè)置焊料球，或者在布置焊料球時(shí)使用與矩陣完全不同的模式。圖3詳細(xì)示出，焊料球7是如何被放置到介電層6的空隙當(dāng)中的，以及它在那里是如何與印制導(dǎo)體5產(chǎn)生接觸的。其中，如上所述，印制導(dǎo)體5被嵌入到兩個(gè)電絕緣的介電層3和6之間，并且只能在芯片I上的向下擺動(dòng)的接觸元件2的高度接觸地夠到芯片I。焊料球7在印制導(dǎo)體5的另一端通過介電層6的空隙緊貼在印制導(dǎo)體5上并與之發(fā)生接觸，也就是說，在所示情況下同時(shí)形成圖1中的接觸元件8。為了顯示得更清楚，圖3所示的布置相對圖1所示的布置向上旋轉(zhuǎn)180°。圖4從芯片I的表面，即參照圖3、從芯片的上面示出圖3所示的焊料球7、印制導(dǎo)體5連同接觸元件2的位置。對于根據(jù)圖3的實(shí)施例，印制導(dǎo)體5僅定位在ー個(gè)方向上。而根據(jù)圖5、6所示的布置，印制導(dǎo)體11、13也可以垂直于印制導(dǎo)體12延伸。其中，印制導(dǎo)體11、13參照圖6由左向右延伸，并且其中，由垂直于畫面的印制導(dǎo)體12中斷。然而，為了形成導(dǎo)電的交叉點(diǎn)，在面向印制導(dǎo)體12的印制導(dǎo)體11和13的端部上設(shè)置接觸元件2和9。這兩個(gè)接觸元件再次伸展到芯片I。在接觸元件2和9之間的芯片I的表面上，與它們發(fā)生接觸的導(dǎo)電的涂層10將接觸元件2和9導(dǎo)電地連接在一起。印制導(dǎo)體12電絕緣地越過它、并基本與其相垂直地延伸。其中，印制導(dǎo)體11、12、13可以是ー個(gè)或多個(gè)線圈的部分。從圖6的顯示中可以看出，也可以選擇模型，與如圖2示出的布置相比，這些模型具有較少的矩陣點(diǎn)，并且因而也具有較少的焊料球，其中，如之后詳細(xì)的顯示，釋放出來的平面就可以用于形成至少ー個(gè)平面線圈。在圖1至圖6中所示出的晶圓級球柵陣列技術(shù)(WLB)的改進(jìn)方案就是上述的嵌入式晶圓級球柵陣列技術(shù)(effLB)，在這個(gè)技術(shù)中，也要實(shí)行所有半導(dǎo)體-晶片(如硅晶片)上所有必需的加工步驟。與傳統(tǒng)的封裝技術(shù)如球柵陣列技術(shù)相比，它允許以較低成本生產(chǎn)極小、極平的具有優(yōu)良電性能和熱性能的外売。在WLB技術(shù)中，所有的焊料觸點(diǎn)都必須匹配芯片的基面。因此只能施加具有有限數(shù)量觸點(diǎn)的模塊。但是，甚至當(dāng)觸點(diǎn)數(shù)量較少時(shí)，如在當(dāng)前發(fā)明中要將至少一個(gè)線圈安施加到載體里，就顯示出該技術(shù)的局限性。與此相反，上述的嵌入式晶圓級球柵陣列技術(shù)(eWLB)允許制造具有多觸點(diǎn)的模塊。其中，外殼不是像傳統(tǒng)的WLB技術(shù)那樣形成在半導(dǎo)體-晶片上的，而是形成在人工晶片上。為此，要將已處理的晶片切割成單個(gè)的芯片，并且將這些單個(gè)的芯片放到載體板上。其中，與硅晶片情況下相比，這些芯片要以彼此之間更大的間隔放置。間隙和邊緣區(qū)域要用填料填滿。在填料的硬化后，產(chǎn)生人工晶片，該晶片構(gòu)成了芯片周圍的填料框架(模制框架)，在這個(gè)框架上可以放置額外的焊料觸點(diǎn)。在生產(chǎn)完人工晶片，即所謂的重新構(gòu)造后，現(xiàn)在就可以像在傳統(tǒng)的WLB技術(shù)里一祥，通過薄膜技術(shù)建立與焊接端的電連接。通過這項(xiàng)技術(shù)，可以產(chǎn)生任意多的額外焊料觸點(diǎn)或者說用于其他任意金屬化結(jié)構(gòu)的布置的空間。人工的放大的晶片的進(jìn)ー步加工原理上對應(yīng)通常的晶片的加工。因此，eWLB技術(shù)也能適用于空間密集型應(yīng)用，而無需為了施加芯片而需要更多的純的芯片面積。圖7中示出通過eWLB技術(shù)制造的半導(dǎo)體裝置。與圖1所示的布置相比，芯片I比由兩個(gè)介電層3和6以及包含在其中的印制導(dǎo)體5和接觸元件2和8所組成的薄膜基底4更小。此外，還設(shè)置有由填料(Vergussmasse)制成的封裝(Verkapselung) 15,以便在某種程度上講，封裝15與芯片I在人工晶片被切割后產(chǎn)生人工的(kuenstlichen)、放大的“芯片”。填料是例如聚合物，如具有較高ニ氧化硅含量(如超過90%的質(zhì)量百分比)的聚酰亞胺或環(huán)氧樹脂。封裝15在頂面16以及側(cè)面17向外絕緣地覆蓋芯片1，其中，封裝15在水平面上在薄膜基底4的整個(gè)表面上延伸。如在圖7特別是在圖8中所看出的，芯片I所占據(jù)的面積小于封裝15以及薄膜基底4的基面。因此，借助焊料球7更多的平面用于觸點(diǎn)，或在較低的觸點(diǎn)數(shù)量時(shí)，更多的平面供一個(gè)或多個(gè)線圈使用。在圖9中，根據(jù)半成品，示出根據(jù)本發(fā)明的半導(dǎo)體裝置的生產(chǎn)方法的一個(gè)實(shí)施例。其中，所示方法不僅適用于WLB技木，同樣也能用于eWLB技術(shù)或類似技木。對于所示方法，硅晶片20具有鈍化層21以及位于其中的空隙。首先，在這個(gè)硅晶片的頂面，如鋁制的導(dǎo)電連接面22被施加到空隙中。如硅氧化物制成的厚度為如6 iim的電絕緣的介電層23被施加到鈍化層21的上方。該介電層23在連接面22的位置上具有接下來稱之為接觸孔24的空隙。圖9a示出了這樣生產(chǎn)出來的半成品。其中，在介電層23上借助于噴鍍沉積金屬化開始層25 (金屬化層晶種層(Metallization Seed Layer))。該金屬化開始層25首先含有鈦一鶴(厚度約為50nm),其次含有銅(厚度約為150nm)。之后，光敏的阻擋漆26 (光致抗蝕劑)被涂覆在金屬化開始層25上，其中，在接觸孔24區(qū)域里，空出大面積的窗ロ 26。晶種層25的沉積可以通過如O2/He等離子氣氛中的噴鍍實(shí)現(xiàn)。窗ロ 26可通過曝光、顯影和蝕刻形成。圖9b示出了這樣生產(chǎn)出來的半成品。此后，接線金屬化層，簡稱為RDL金屬化層28 (RDL=再分配層)在窗ロ 26里產(chǎn)生，它在底面由金屬化開始層25以及在頂面由另ー個(gè)金屬化開始層29覆蓋。如銅制的RDL金屬化層28的產(chǎn)生可借助如銅活化(Cu Activation)或是銅電鍍(Cu Plating)來實(shí)現(xiàn)。圖9c示出了這樣生產(chǎn)出來的半成品。之后，光敏的阻擋漆26被完全除去，并且可能地，上面的金屬化開始層29的鈦-鎢層以及銅層的一部分通過蝕刻除去。圖9d示出了這樣生產(chǎn)出來的半成品。
接下來，涂覆焊接停止涂層30，該焊接停止涂層30通過另ー個(gè)如含氧化硅的介電層形成。焊接停止涂層30具有窗ロ 31，該窗ロ 31使RDL金屬化層28露出。但是，在水平位置上，RDL金屬化層28與接觸孔24的那個(gè)位置是不同的。窗ロ 31可再次通過曝光、顯影和蝕刻形成。圖9e示出了這樣生產(chǎn)出來的半成品。之后，在先前的焊劑鍍層下面，焊料球32通過回流方法被施加到窗ロ 31里。焊料(如SnAgCu)建立與RDL金屬化層28的導(dǎo)電連接。圖9f示出了這樣生產(chǎn)出來的半成品。如上所述，所示出的方法不僅適用于WLB技術(shù)，也適用于eWLB技術(shù)，以便在后者的情況下(如在圖9中選擇性地示出)印制導(dǎo)體以及基底的一部分可越過封裝33延伸，而不是僅越過硅晶片20。RDL金屬化層28可通過幾乎任一方式進(jìn)行結(jié)構(gòu)化，以便代替焊料球32與接觸孔24內(nèi)的觸點(diǎn)之間的連接，線圈也可以以類似簡單方式實(shí)現(xiàn)，線圈可以越過接觸孔24里的觸點(diǎn)電連接在形成芯片里的電路上。這將在下面的例子中更詳細(xì)地解釋。如圖10所示的本發(fā)明的實(shí)施例，具有集成電路結(jié)構(gòu)42的芯片41被嵌入在硬化過的填料40中，其中，芯片I的底面相對于填料40露出。在芯片I和填料40的底面有位于其上的具有三個(gè)介電層34、35、36的薄膜基底43。在介電層34與35之間以及35與36之間，因此在兩個(gè)平面里，設(shè)置有結(jié)構(gòu)化的金屬化層，其中之ー結(jié)構(gòu)化為印制導(dǎo)體45用于布線，另ー個(gè)結(jié)構(gòu)化為線圈38和39 (兩個(gè)堆疊的，即在兩層平面里上下重疊地布置)。最后，焊料球37用作半導(dǎo)體裝置與未示出的電路板之間的連接元件，其中，可以考慮采用倒裝芯片技術(shù)將半導(dǎo)體裝置安裝在電路板上。水平安裝的印制導(dǎo)體45具有連接線路或是線圈的結(jié)構(gòu)，而垂直安裝的觸點(diǎn)主要只用作連接線路特別用于芯片41的外部觸點(diǎn)。線圈38和39在芯片里可借助電路結(jié)構(gòu)或者連接成帶有兩個(gè)電隔離的線圈的變壓器，或者連接成帶有兩個(gè)繞阻層面的単一的線圈。在后者的情況下，可在外部電路板中或上設(shè)置例如另ー線圈44，該線圈44也只能從外部控制。其中，線圈38和39可如圖11至圖16所示進(jìn)行配置。圖11所示的線圈只有單ー的繞阻，在這個(gè)繞阻的兩個(gè)端部，兩個(gè)接觸面47 (焊墊)直接相鄰，即在二者之間沒有導(dǎo)電平面，以接觸垂直接觸元件。圖12和13示出在ー個(gè)平面內(nèi)帶有兩個(gè)繞阻的線圈，其中，接觸面47在此也彼此緊鄰并排設(shè)置(nebeneinander)。如果要實(shí)現(xiàn)ー個(gè)以上的繞阻，則分別需要觸點(diǎn)連接(Umkontaktierung),觸點(diǎn)接觸在圖12所示實(shí)施例中借助另ー個(gè)接觸面48以及連接在它們之間的導(dǎo)電電橋49來實(shí)現(xiàn)，電橋49使ー個(gè)繞阻離開(hinweg)另ー個(gè)繞阻。在根據(jù)圖13的實(shí)施例中，一個(gè)繞阻借助更深的金屬化層50在另ー個(gè)繞阻的下方穿過，觸點(diǎn)連接由此實(shí)現(xiàn)。從根據(jù)圖13的實(shí)施例出發(fā)，根據(jù)圖14的實(shí)施例擴(kuò)展ー個(gè)繞阻，并且包括借助于更深位置的金屬化層51的觸點(diǎn)連接(Umkontaktierung)以及借助于更深位置的金屬化層52的觸點(diǎn)連接，其中，在金屬化層52的位置上在另ー個(gè)位于其間的金屬化層平面里還設(shè)置有線圈分接頭53，該線圈分接頭53延伸至另ー個(gè)接觸面47。圖15示出用于帶有兩個(gè)線圈54和55的無芯變壓器的實(shí)施例，這兩個(gè)線圈分別具有ー個(gè)以上的繞阻，而且各自的接觸面56或者說57分別直接并排(neben)設(shè)置在一起。其中，兩個(gè)線圈54和55可以如圖所示那樣位于不同的金屬化層層面上，或是如所示的設(shè)計(jì)，位于相同的金屬化層層面上，因?yàn)榫€圈55是布置在線圈54的橫截面開口內(nèi)。但在后者的情況下設(shè)置有相應(yīng)的導(dǎo)線交叉或者說觸點(diǎn)連接(Umkontaktierung)。
圖16示出兩個(gè)線圈58、59的實(shí)施例，這兩個(gè)線圈設(shè)計(jì)在不同金屬化層層面內(nèi)，卻具有大小相等的橫截面開ロ且彼此上下重疊。其中一個(gè)線圈59與芯片I上的控制電路和/或評估電路電連接，而另ー個(gè)線圈可在接觸面60上方從外部進(jìn)行接觸。圖17示出根據(jù)本發(fā)明的具有兩個(gè)芯片71和72的半導(dǎo)體裝置，芯片71和72借助填料65通過eWLB技術(shù)制造。在本發(fā)明的該實(shí)施方式中，如此切割人工晶片，即半導(dǎo)體裝置始終包括兩個(gè)芯片71，72。這兩個(gè)芯片能夠從外部在焊料球69或者說70上方接觸，并通過帶有線圈66和67的無芯變壓器耦合，其中，線圈66和67被嵌入在基底68中的不同金屬化層層面中。其中，從焊料球69或者說70看過去，芯片71和72被填料65圍住，其中，填料65和基底68彼此有相應(yīng)的，即有大致相同的、或是相等的延伸。在圖17所示布置中的電路在圖18中示出。其中，兩個(gè)線圈66和67分別與芯片71和72中的電路處于電接觸，芯片71和72利用焊料球69和70進(jìn)行外部電路連接。芯片71和72中的電路可以具有發(fā)送電路和/或接收電路(收發(fā)器)，發(fā)送電路和接收電路以不同的傳輸頻率分別在兩個(gè)傳輸方向之ー傳輸信號，以實(shí)現(xiàn)芯片71和72之間的雙向信號傳輸。兩個(gè)電路是彼此電隔離的，即從一條電路到另一條電路里沒有電流通過。為了在線圈66和67之間進(jìn)行傳輸，可以使用通過任意方式調(diào)制過的高頻信號。圖19中示出帶有芯片73的半導(dǎo)體裝置的實(shí)施例，芯片73被嵌入在填料74里，并在其基面范圍內(nèi)具有帶有至少三個(gè)金屬化層層面的基底75。芯片73通過垂直的印制導(dǎo)體77以及在其中ー個(gè)金屬化層層面內(nèi)的獨(dú)立的水平印制導(dǎo)體與至少兩個(gè)焊料球76處于連接，以進(jìn)行外部觸點(diǎn)。除此之外，芯片73具有內(nèi)部的電路結(jié)構(gòu)，用于通過無芯線圈78進(jìn)行信號的處理、分析和傳輸，線圈78與電路結(jié)構(gòu)處于電連接中。在至少三個(gè)金屬化層層面里，分別有線圈79、80和81上下重疊地安裝，并通過垂直連接電線82和83在垂直方向互相連接。線圈79、80、81如圖20所示設(shè)計(jì)為平面的、螺旋形線圈，其中，線圈79和81具有相同的線圈方向，而線圈80具有與之相反的線圈方向。因此，信號電流饋入線圈79的外部接ロ，然后流向內(nèi)部接ロ，在那里將通過垂直印制導(dǎo)體結(jié)構(gòu)82被引導(dǎo)至線圈80的中間的觸點(diǎn)上，從那里流向外部觸點(diǎn)，在那里它通過垂直的導(dǎo)體結(jié)構(gòu)83被引導(dǎo)至線圈81的外部接線上，從那里再流入到內(nèi)部觸點(diǎn)里，并從那里最后被引導(dǎo)至外部。通過這種方式，由三個(gè)平面繞阻產(chǎn)生三維的線圈，在這個(gè)線圈里，単獨(dú)的平面線圈堆疊地布置。因此，以相同的方式，帶有不同數(shù)量以及多個(gè)電隔離工作的線圈的堆疊的布置也是可行的。本發(fā)明使用了相鄰的、間隔開的線圈的磁性/電容耦合器。但它們并不是(僅僅)在集成電路本身中實(shí)現(xiàn)的，而是至少部分地在外殼里。為了保證ー個(gè)良好的耦合，使用ー種制造方法，通過這種方法，可在外殼里使用非常準(zhǔn)確規(guī)定公差了的印制導(dǎo)體。根據(jù)發(fā)明所述的用于制造此類半導(dǎo)體裝置的方法是晶圓級球柵陣列封裝技術(shù)或者說嵌入式晶圓級球柵陣列封裝技術(shù)的改進(jìn)方案。這些技術(shù)得到了發(fā)展，可以使現(xiàn)代集成電路的許多緊密相鄰的觸頭(焊墊)這樣被分配，即電路可在所謂的回流方法中被焊接。該方法提供了幾Pm的調(diào)整精度(Justagegenauigkeit)以及10 ii m范圍內(nèi)的最小波動(dòng)。根據(jù)發(fā)明所述,這些特點(diǎn)現(xiàn)在可有利地用于磁性/電容耦合器的線圈的制造。借助本發(fā)明的方法，可以制造ー個(gè)或多個(gè)布線層(結(jié)構(gòu)化的金屬化層)，以便為耦合設(shè)置的線圈可以或者兩個(gè)都在集成電路外部(如在ー個(gè)介電層里)被放置，或者一個(gè)線圈在集成電路的芯片上而另ー個(gè)線圈放置在芯片外。
所提出的解決方案的優(yōu)點(diǎn)是，可以很大程度上保留用于制造集成電路、特別是芯片的常規(guī)方法。此外，不需要額外的用于線圈的芯片面積，從而可產(chǎn)生有益的總成本。由于WLB/effLB技術(shù)中的線圈平面只限制在外殼的基面上(而不是在更小的芯片基面上)，而且不同于集成到芯片中的線圈，線圈平面并沒有影響到芯片成本，因此，線圈間的耦合系數(shù)可以得到顯著改善。借助較大的線圈，具有較低極限頻率的簡化的控制(Ansteuerung)是可能的。另ー個(gè)優(yōu)點(diǎn)在于，借助于超過6 ii m乃至10 ii m的相對較厚的金屬化層，WLB/eWLB技術(shù)可實(shí)現(xiàn)ー個(gè)極低的線圈電阻。這也提高了連接性能。提供如此改進(jìn)的連接性能的可能性可用于提高耦合線圈之間的間隔，以便能夠?qū)崿F(xiàn)耦合線圈之間的高絕緣等級。相比之下，在單片的解決方案中，為沉積較厚的絕緣層需要成本過高的個(gè)別過程優(yōu)化，而這ー個(gè)個(gè)別過程優(yōu)化會再次與所使用的外殼相互作用，這樣會導(dǎo)致產(chǎn)品特定問題的出現(xiàn)。利用WLB技術(shù)和eWLB技術(shù)所提供的這種可能性，耦合線圈至少部分地由芯片移動(dòng)到外殼里，現(xiàn)在，可以通過低成本且不依賴于相關(guān)電路技術(shù)，創(chuàng)建用于各種絕緣等級的耦合器。此外，由于改進(jìn)了的耦合性能，減少對于用于耦合線圈的電子控制的要求。特別是，使用WLB/eWLB外殼的再分配層(接線或者說布線金屬化層)來實(shí)現(xiàn)耦合線圏。這可以通過如下方法實(shí)現(xiàn):使用單層的再分配層，其中，帶有ー個(gè)線圈的集成電路的最后ー層金屬層在再分配層里形成耦合器。對于兩層再分配層，兩個(gè)線圈在再分配層的金屬層里實(shí)現(xiàn)。對于三層或是更多層的再分配層，可以使用用于正向信道和反向信道的不同層上的堆疊的線圈。芯片和金屬化層之間的電介質(zhì)或者說重新分配金屬化層之間的電介質(zhì)可很大程度上自由地根據(jù)反向電壓要求調(diào)整厚度。
權(quán)利要求
1.用于電隔離的信號傳輸?shù)陌雽?dǎo)體裝置，具有 人工芯片，其中，具有電路結(jié)構(gòu)的半導(dǎo)體芯片在除了其基面之外的所有其它面上如此嵌入電絕緣的填料，即所述人工芯片的基面由于所述填料與所述半導(dǎo)體芯片的基面相比變大； 薄膜基底，被施加到放大的所述基面上并且同時(shí)越過所述半導(dǎo)體芯片的基面延伸到放大的所述基面內(nèi)，其中，所述基底具有至少兩個(gè)由絕緣材料制成的涂層，在所述涂層之間設(shè)置有結(jié)構(gòu)化的金屬化層； 第一線圈，通過ー個(gè)或多個(gè)相應(yīng)結(jié)構(gòu)化的金屬化層形成在所述基底內(nèi)；以及 第二線圈，通過ー個(gè)或多個(gè)相應(yīng)結(jié)構(gòu)化的金屬化層如此形成在所述基底內(nèi)或者通過相應(yīng)形成的電路結(jié)構(gòu)如此形成在所述半導(dǎo)體芯片內(nèi)或者所述人工芯片外，即所述第二線圈與所述第一線圈磁耦合和/或電容耦合但與所述第一線圈電隔離。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述第一線圈形成在與所述半導(dǎo)體芯片最近的金屬化層內(nèi)，并且所述第二線圈形成在所述半導(dǎo)體芯片的電路結(jié)構(gòu)中。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述基底具有至少兩個(gè)金屬化層，并且所述第一線圈和所述第二線圈分別形成在其中一個(gè)所述金屬化層內(nèi)。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其中，所述基底具有至少三個(gè)金屬化層，并且所述第一線圈、所述第二線圈和至少ー個(gè)第三線圈分別形成在其中ー個(gè)金屬化層內(nèi)。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其中，形成在載體的所述金屬化層內(nèi)的所述線圈與所述層平面相垂直地上下重疊地 堆疊地布置。
6.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的半導(dǎo)體裝置，其中，所述基底的所述電絕緣涂層是含娃的介電層。
7.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的半導(dǎo)體裝置，其中，具有線圈的所述金屬化層具有至少6 ii m的厚度。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其中，具有線圈的所述金屬化層具有至少10y m的厚度。
9.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的半導(dǎo)體裝置，其中，至少ー個(gè)位于載體里的線圈具有比所述芯片更大的橫截面。
10.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的半導(dǎo)體裝置，其中，至少ー個(gè)實(shí)現(xiàn)在所述基底的金屬化層里的線圈與所述半導(dǎo)體芯片電連接。
11.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的半導(dǎo)體裝置，所述半導(dǎo)體裝置是采用晶圓級球柵陣列技術(shù)或嵌入式晶圓級球柵陣列技術(shù)生產(chǎn)出來的并且載體里的所述金屬化層是再分配層。
12.用于制造根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的方法，其步驟為: 將具有電路結(jié)構(gòu)的半導(dǎo)體芯片如此嵌入電絕緣的填料，即所述半導(dǎo)體芯片在除了其基面之外的所有其它面上被嵌入電絕緣的填料，以產(chǎn)生人工芯片，以便所述人工芯片的基面與所述半導(dǎo)體芯片的基面相比變大， 將第一介電層施加到所述人工芯片上， 將晶種層施加到所述第一介電層上， 將金屬化層施加到所述晶種層上，在所述金屬化層中蝕刻出至少ー個(gè)線圈狀結(jié)構(gòu)，以及 將第二介電層施加到結(jié)構(gòu)化的金屬化層上。
13.根據(jù)權(quán)利要求11所述的方法，其中，在所述第一介電層里設(shè)置有空隙，所述金屬化層與所述半導(dǎo)體芯片在所述空隙處電連接。
14.根據(jù)權(quán)利要求11或12所述的方法，其中，在所述第二介電層里設(shè)置有空隙，所述金屬化層與外部的接觸元 件在所述空隙處電連接。
全文摘要
本發(fā)明涉及一種用于電隔離的信號傳輸?shù)陌雽?dǎo)體裝置以及此類裝置的制造方法。該裝置包括人工芯片，其中，具有電路結(jié)構(gòu)的半導(dǎo)體芯片在除了其基面之外的所有其它面上如此嵌入電絕緣的填料，即人工芯片的基面由于填料與半導(dǎo)體芯片的基面相比變大；薄膜基底，被施加到放大的基面上并且同時(shí)越過半導(dǎo)體芯片的基面延伸到放大的基面內(nèi)，其中，基底具有至少兩個(gè)由絕緣材料制成的涂層，在這兩個(gè)涂層之間設(shè)置有結(jié)構(gòu)化的金屬化層；第一線圈，通過一個(gè)或多個(gè)相應(yīng)結(jié)構(gòu)化的金屬化層形成在基底內(nèi)；以及第二線圈，如此通過一個(gè)或多個(gè)相應(yīng)結(jié)構(gòu)化的金屬化層形成在基底內(nèi)，或者通過相應(yīng)形成的電路結(jié)構(gòu)形成在半導(dǎo)體芯片內(nèi)，即第二線圈與第一線圈磁耦合但與第一線圈電隔離。
文檔編號H01L21/02GK103117267SQ20121035106
公開日2013年5月22日 申請日期2012年9月19日 優(yōu)先權(quán)日2011年9月19日
發(fā)明者烏韋·瓦爾 申請人:英飛凌科技股份有限公司