專利名稱：一種發(fā)光二極管芯片及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種發(fā)光二極管芯片及其制作方法。
背景技術(shù)：
發(fā)光二極管是一種半導(dǎo)體固體發(fā)光器件，其直接可以將電能轉(zhuǎn)化為光能，且可以通過調(diào)節(jié)晶體結(jié)構(gòu)使其發(fā)出不同顏色的光，與傳統(tǒng)光源相比其優(yōu)勢明顯。目前，發(fā)光二極管已廣泛用于顯示屏、背光源、照明、車燈等領(lǐng)域。發(fā)光二極管芯片為半導(dǎo)體晶片，是發(fā)光二極管的核心組件。發(fā)光二極管芯片包括襯底和外延層，外延層包括依次生長在襯底上的η型層、 MQffs (Multiple Quantum Wells,多量子講)層和p型層,外延層上設(shè)有從p型層刻蝕到η型層的凹槽，凹槽內(nèi)的η型層上設(shè)有η型焊盤，P型層上設(shè)有P型焊盤。由于外延片在刻蝕后會形成大量缺陷，這些缺陷會導(dǎo)致漏電流的產(chǎn)生，為了降低漏電流，一般會在P型層和凹槽內(nèi)的η型層上設(shè)有鈍化層。在實現(xiàn)本發(fā)明的過程中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)至少存在以下問題現(xiàn)有的鈍化層通常為單層的SiO2層或是單層的Al2O3層；當(dāng)為單層的SiO2層時，由于SiO2結(jié)構(gòu)較為疏松，防潮抗沾污能力較差，芯片在使用時會漏電，芯片的穩(wěn)定性較差；當(dāng)為單層的Al2O3層時，由于Al2O3的出光臨界角度比較小，降低了芯片的發(fā)光效率。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)的問題，本發(fā)明實施例提供了一種發(fā)光二極管芯片及其制作方法。所述技術(shù)方案如下—方面，本發(fā)明實施例提供了一種發(fā)光二極管芯片，所述芯片包括襯底以及依次層疊在所述襯底上的η型層、多量子阱層和P型層，所述芯片上設(shè)有從所述P型層刻蝕到所述η型層的凹槽，所述凹槽內(nèi)的所述η型層上設(shè)有η型焊盤，所述P型層上設(shè)有P型焊盤，所述P型層和所述凹槽內(nèi)的η型層上設(shè)有鈍化層，所述η型焊盤和所述P型焊盤穿過所述鈍化層，其中，所述鈍化層包括依次層疊在所述P型層和所述凹槽內(nèi)的η型層上的第一層和第二層，其中，所述第一層為Al2O3層，所述第二層為SiO2層、SiNx層或SiONx 層。優(yōu)選地，所述P型層和所述第一層之間還設(shè)有所述納米銦錫金屬氧化物電流擴散層。優(yōu)選地，所述第一層的厚度為5-10nm。優(yōu)選地，所述第二層的厚度為50_100nm。優(yōu)選地,所述η型焊盤和所述P型焊盤由Cr/Pt/Au制成。另一方面，本發(fā)明實施例還提供了一種發(fā)光二極管芯片的制作方法，所述方法包括在襯底上依次層疊生長η型層、多量子阱層和P型層；
刻蝕掉部分所述P型層和所述多量子阱層，以使部分所述η型層裸露出來；在裸露出來的所述η型層上形成η型焊盤，在所述ρ型層上形成ρ型焊盤；在所述ρ型層和裸露出來的所述η型層上生長鈍化層；其中，所述在所述ρ型層和裸露出來的所述η型層上生長鈍化層包括在所述ρ型層和裸露出來的所述η型層上依次層疊生長第一層和第二層，其中，所述弟一層為Al2O3層，所述弟_■層為SiO2層、SiNx層或SiONx層。優(yōu)選地，在所述裸露出來的所述η型層上形成η型焊盤，在所述ρ型層上形成ρ型焊盤之前，所述方法還包括在所述ρ型層上沉積納米銦錫金屬氧化物電流擴散層； 則，所述在所述ρ型層和裸露出來的所述η型層上依次層疊生長第一層和第二層具體包括在所述納米銦錫金屬氧化物電流擴散層和裸露出來的所述η型層上依次層疊生長所述第一層和所述第二層。優(yōu)選地，所述第一層的厚度為5-10nm。優(yōu)選地，所述第二層的厚度為50-1OOnm。本發(fā)明實施例提供的技術(shù)方案帶來的有益效果是通過將鈍化層設(shè)置為第一層和第二層組成的復(fù)合層，且第一層為Al2O3層，使得芯片的防潮抗沾污能力好，并且Al2O3層可以有效降低凹槽內(nèi)的η型層刻蝕后的表面缺陷密度，從而降低了漏電流，提高了芯片的穩(wěn)定性；而第二層與第一層組成折射率遞減的復(fù)合層，使得該芯片獲得較大的出光臨界角度，增大了芯片的出光效率。


為了更清楚地說明本發(fā)明實施例中的技術(shù)方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖I是本發(fā)明實施例一提供的一種發(fā)光二極管芯片的結(jié)構(gòu)示意圖；圖2是本發(fā)明實施例二提供的一種發(fā)光二極管芯片的結(jié)構(gòu)示意圖。
具體實施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖對本發(fā)明實施方式作進一步地詳細描述。實施例一本發(fā)明實施例提供了一種發(fā)光二極管芯片，參見圖I，該芯片包括襯底11以及依次層疊在襯底11上的η型層12、多量子阱層13和ρ型層14，芯片上設(shè)有從P型層4刻蝕到η型層12的凹槽15，凹槽15內(nèi)的η型層12上設(shè)有η型焊盤121，P型層14上設(shè)有ρ型焊盤141，ρ型層14和凹槽15內(nèi)的η型層12上設(shè)有鈍化層16，η型焊盤121和ρ型焊盤141穿過鈍化層16，該鈍化層16包括依次層疊在ρ型層14和凹槽15內(nèi)的η型層12上的第一層161和第二層162,其中，第一層161為Al2O3層,第二層162為SiO2 層、SiNx 層或 SiONx 層。經(jīng)過發(fā)光二極管芯片測試，在相同的條件下，本發(fā)明實施例提供發(fā)光二極管芯片的漏電流較傳統(tǒng)的發(fā)光二極管芯片可降低90%,其出光效率較傳統(tǒng)發(fā)光二極管芯片可提高5-8% ο本發(fā)明實施例提供的技術(shù)方案帶來的有益效果是通過將鈍化層設(shè)置為第一層和第二層組成的復(fù)合層，且第一層為A l2O3層，使得芯片的防潮抗沾污能力好，并且Al2O3層可以有效降低凹槽內(nèi)的η型層刻蝕后的表面缺陷密度，從而降低了漏電流，提高了芯片的穩(wěn)定性；而第二層與第一層組成折射率遞減的復(fù)合層，使得該芯片獲得較大的出光臨界角度，增大了芯片的出光效率。實施例二本發(fā)明實施例提供了一種發(fā)光二極管芯片，參見圖2，該芯片包括襯底21以及依次層疊在襯底21上的η型層22、多量子阱層23和ρ型層24，芯片上設(shè)有從P型層24刻蝕到η型層22的凹槽25，凹槽25內(nèi)的η型層22上設(shè)有η型焊盤221，ρ型層24上設(shè)有ρ型焊盤241，ρ型層24和凹槽25內(nèi)的η型層22上設(shè)有鈍化層26，η型焊盤221和ρ型焊盤241穿過鈍化層26，該鈍化層26包括依次層疊的第一層261和第二層262，其中，第一層261為Al2O3層，第二層262為SiO2層、SiNx層或SiONx層。具體地，該襯底21可以為藍寶石襯底。具體地，第二層262與第一層261組成折射率遞減的復(fù)合層，使得芯片獲得了較大的出光臨界角度，增大了芯片的出光效率。優(yōu)選地，P型層24和第一層261之間還設(shè)有ITO (Indium Tin Oxides,納米銦錫金屬氧化物)電流擴散層27。通過設(shè)置ITO電流擴散層27，使得第二與ITO電流擴散層27、第一層261組成折射率遞減的復(fù)合層，進一步增大了出光臨界角度，獲得了較大的出光率。并且通過設(shè)置ITO電流擴散層27，使得ρ型焊盤241與ρ型層24形成良好的歐姆接觸。優(yōu)選地，第一層261的厚度為5-lOnm。優(yōu)選地,第二層262的厚度為50_100nm。由于第一層261和第二層262的厚度不同，其折射率和透過率也不同，將第一層261和第二層262的厚度分別設(shè)為5-10nm、50-100nm，可以提高芯片的出光效率。優(yōu)選地，η型焊盤221和ρ型焊盤241由Cr/Pt/Au制成。經(jīng)過發(fā)光二極管芯片測試，在相同的條件下，本發(fā)明實施例提供發(fā)光二極管芯片的漏電流較傳統(tǒng)的發(fā)光二極管芯片可降低90%,其出光效率較傳統(tǒng)發(fā)光二極管芯片可提高
5-8% ο本發(fā)明實施例提供的技術(shù)方案帶來的有益效果是通過將鈍化層設(shè)置為第一層和第二層組成的復(fù)合層，且第一層為Al2O3層，使得芯片的防潮抗沾污能力好，并且Al2O3層可以有效降低凹槽內(nèi)的η型層刻蝕后的表面缺陷密度，從而降低了漏電流，提高了芯片的穩(wěn)定性；而第二層與ITO電流擴散層、第一層組成折射率遞減的復(fù)合層，使得該芯片獲得了較大的出光臨界角度，增大了芯片的出光效率。實施例三本發(fā)明實施例提供了一種發(fā)光二極管芯片的制作方法，該方法包括步驟101 :在襯底上依次層疊生長η型層、多量子阱層和ρ型層。
具體地，可以采用金屬有機化合物化學(xué)氣相沉積法在襯底上依次層疊生長η型層、多量子阱層和P型層。步驟102 :刻蝕掉部分ρ型層和多量子阱層，以使部分η型層裸露出來。一般地，可以利用干法刻蝕刻蝕掉部分ρ型層和多量子阱層，以使部分η型層裸露出來。步驟103 :在裸露出來的η型層上形成η型焊盤，在ρ型層上形成ρ型焊盤。具體地，可以使用電子束蒸發(fā)裝置 蒸鍍η型焊盤和ρ型焊盤，η型焊盤和ρ型焊盤由Cr/Pt/Au制成，然后將芯片在300°C的溫度下進行退火處理。步驟104 :在ρ型層和裸露出來的η型層上生長鈍化層。其中，步驟104包括在ρ型層和裸露出來的η型層上依次層疊生長第一層和第二層，第一層為Al2O3層，弟~.層為SiO2層、SiNx層或SiONx層。具體地，可以采用金屬有機化合物化學(xué)氣相沉積法在ρ型層和裸露出來的η型層上依次層疊生長Al2O3層和SiO2層(或SiNx層或SiONx層)。然后使用光刻掩膜技術(shù)和刻蝕技術(shù)刻蝕掉N型焊盤及P型焊盤表面的Al2O3層和SiO2層(或SiNx層或SiONx層)，得到所需的發(fā)光二極管芯片。優(yōu)選地，在裸露出來的η型層上形成η型焊盤，在ρ型層上形成ρ型焊盤之前，該方法還包括在ρ型層上沉積ITO電流擴散層；貝丨J，步驟104具體包括在ITO電流擴散層和裸露出來的η型層上依次層疊生長第一層和第二層。一般地，可以采用磁控濺射裝置在ρ型層和裸露出來的η型層的表面沉積一層積ITO電流擴散層，然后用光刻和刻蝕技術(shù)將裸露出來的η型層的表面的ITO電流擴散層腐蝕掉，然后采用金屬有機化合物化學(xué)氣相沉積法，在ITO電流擴散層和裸露出來的η型層上依次層疊生長Al2O3層和SiO2層(或SiNx層或SiONx層)。通過設(shè)置ITO電流擴散層，使得SiO2層(或SiNx層或SiONx層)與ITO電流擴散層、Al2O3層組成折射率遞減的復(fù)合層，進一步增大了出光臨界角度，獲得了較大的出光率。并且通過設(shè)置ITO電流擴散層，使得ρ型焊盤與P型層形成良好的歐姆接觸。優(yōu)選地,第一層的厚度為5-10nm。優(yōu)選地,第二層的厚度為50_100nm。由于第一層和第二層的厚度不同,其折射率和透過率也不同，將第一層和第二層的厚度分別設(shè)為5-10nm、50-100nm，可以提高芯片的出光效率。本發(fā)明實施例提供的技術(shù)方案帶來的有益效果是通過將鈍化層設(shè)置為第一層和第二層組成的復(fù)合層，且第一層為Al2O3層，使得芯片的防潮抗沾污能力好，并且Al2O3層可以有效降低凹槽內(nèi)的η型層刻蝕后的表面缺陷密度，從而降低了漏電流，提高了芯片的穩(wěn)定性；而第二層與ITO電流擴散層、第一層組成折射率遞減的復(fù)合層，使得該芯片獲得了較大的出光臨界角度，增大了芯片的出光效率。上述本發(fā)明實施例序號僅僅為了描述，不代表實施例的優(yōu)劣。以上所述僅為本發(fā)明的較佳實施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。 ·
權(quán)利要求
1.一種發(fā)光二極管芯片，所述芯片包括襯底以及依次層疊在所述襯底上的η型層、多量子阱層和P型層，所述芯片上設(shè)有從所述P型層刻蝕到所述η型層的凹槽，所述凹槽內(nèi)的所述η型層上設(shè)有η型焊盤，所述P型層上設(shè)有P型焊盤，所述P型層和所述凹槽內(nèi)的η型層上設(shè)有鈍化層，所述η型焊盤和所述P型焊盤穿過所述鈍化層，其特征在于，所述鈍化層包括依次層疊在所述P型層和所述凹槽內(nèi)的η型層上的第一層和第二層，其中，所述第一層為Al2O3層，所述弟_.層為SiO2層、SiNx層或SiONx層。
2.根據(jù)權(quán)利要求I所述的芯片，其特征在于，所述P型層和所述第一層之間還設(shè)有納米銦錫金屬氧化物電流擴散層。
3.根據(jù)權(quán)利要求I所述的芯片，其特征在于，所述第一層的厚度為5-10nm。
4.根據(jù)權(quán)利要求I所述的芯片，其特征在于，所述第二層的厚度為50-100nm。
5.根據(jù)權(quán)利要求I所述的芯片，其特征在于，所述η型焊盤和所述P型焊盤由Cr/Pt/Au制成。
6.一種發(fā)光二極管芯片的制作方法，其特征在于，所述方法包括 在襯底上依次層疊生長η型層、多量子阱層和P型層； 刻蝕掉部分所述P型層和所述多量子阱層，以使部分所述η型層裸露出來； 在裸露出來的所述η型層上形成η型焊盤，在所述P型層上形成P型焊盤； 在所述P型層和裸露出來的所述η型層上生長鈍化層； 其特征在于，所述在所述P型層和裸露出來的所述η型層上生長鈍化層包括 在所述P型層和裸露出來的所述η型層上依次層疊生長第一層和第二層，其中，所述第一層為Al2O3層，所述弟_.層為SiO2層、SiNx層或SiONx層。
7.根據(jù)權(quán)利要求6所述的方法，其特征在于，在所述裸露出來的所述η型層上形成η型焊盤，在所述P型層上形成P型焊盤之前，所述方法還包括 在所述P型層上沉積納米銦錫金屬氧化物電流擴散層； 貝U，所述在所述P型層和裸露出來的所述η型層上依次層疊生長第一層和第二層，包括 在所述ITO電流擴散層和裸露出來的所述η型層上依次層疊生長所述第一層和所述第二層。
8.根據(jù)權(quán)利要求6所述的芯片，其特征在于，所述第一層的厚度為5-10nm。
9.根據(jù)權(quán)利要求6所述的芯片，其特征在于，所述第二層的厚度為50-100nm。
全文摘要
本發(fā)明公開了一種發(fā)光二極管芯片及其制作方法，屬于半導(dǎo)體技術(shù)領(lǐng)域。該芯片包括襯底以及依次層疊在襯底上的n型層、多量子阱層和p型層，芯片上設(shè)有從p型層刻蝕到n型層的凹槽，凹槽內(nèi)的n型層上設(shè)有n型焊盤，p型層上設(shè)有p型焊盤，p型層和凹槽內(nèi)的n型層上設(shè)有鈍化層，n型焊盤和p型焊盤穿過鈍化層，其中，鈍化層包括依次層疊在p型層和凹槽內(nèi)的n型層上的第一層和第二層，其中，第一層為Al2O3層，第二層為SiO2層、SiNx層或SiONx層。本發(fā)明通過上述技術(shù)方案，保證了芯片的防潮抗沾污能力好，增大了出光效率，且Al2O3層可以有效降低凹槽內(nèi)的n型層刻蝕后的表面缺陷密度，從而降低了漏電。
文檔編號H01L33/10GK102881785SQ20121035856
公開日2013年1月16日 申請日期2012年9月24日 優(yōu)先權(quán)日2012年9月24日
發(fā)明者吳繼清, 張建寶 申請人:華燦光電股份有限公司