專利名稱：半導(dǎo)體芯片封裝及用于制造該半導(dǎo)體芯片封裝的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體芯片封裝及用于制造該半導(dǎo)體芯片封裝的方法。更特別地，本發(fā)明涉及這樣一種用于制造半導(dǎo)體芯片封裝的方法及通過該方法制造的半導(dǎo)體芯片封裝其中實現(xiàn)了細(xì)節(jié)距(fine pitch)并簡化了制造工藝。
背景技術(shù)：
IC基板是用作用于將半導(dǎo)體電路芯片安裝在電子產(chǎn)品上的中間物的印刷電路板(PCB)0通過加工硅晶片而制造的半導(dǎo)體裸芯片或裸片集成在IC芯片中。在這種情況下，將裸芯片和主基板彼此連接的中間物正是也被稱為IC封裝基板或者簡單地稱為封裝基板的IC基板。IC基板將裸芯片和主基板彼此電連接，提供負(fù)載功率，并且能夠?qū)崿F(xiàn)輸入和輸出(I/o)信號。此外，IC基板也用于保護集成的裸芯片免受外部沖擊。用于將裸芯片和IC基板彼此連接的方法包括多種方法，例如引線結(jié)合法、倒裝芯片結(jié)合法、以及卷帶自動結(jié)合法(TAB)。目前，隨著電子工業(yè)的發(fā)展，由于包括便攜式電話、游戲機、攝像機、數(shù)字多媒體廣播(DMB)、以及類似物的便攜式電子產(chǎn)品必須具有小形狀因素和高功能，因此芯片尺寸趨于相同或者減小，同時I/O數(shù)趨于增加。結(jié)果，代替引線結(jié)合法，現(xiàn)有技術(shù)中的倒裝芯片法的市場正在增加。在這種情況下，對于SMD類型，在產(chǎn)品中形成凸塊(bump)。在使用現(xiàn)有技術(shù)中的倒裝芯片法的半導(dǎo)體裝置中，形成用于將IC基板和其上可以安裝裸芯片的主基板彼此連接的焊料凸塊。在現(xiàn)有技術(shù)的半導(dǎo)體裝置中，用于連接裸芯片和IC基板的凸塊通常通過金屬掩膜形成凹凸(MMP)方法形成。然而，在這種情況下，通過細(xì)節(jié)距分離金屬掩膜板的限制(大約為150 μ m的限度)導(dǎo)致失效和生產(chǎn)力的退化。結(jié)果，已出現(xiàn)BSP (D/F掩膜形成凹凸)方法。

發(fā)明內(nèi)容
在現(xiàn)有技術(shù)中，諸如細(xì)節(jié)距的實現(xiàn)或者由預(yù)焊料(pre-solder)之間的橋狀物(bridge)導(dǎo)致的短路故障、以及工藝簡化的問題依然存在。本發(fā)明的一個目的是提供這樣一種半導(dǎo)體芯片封裝技術(shù)其不同于Cu柱方法，并且能夠?qū)崿F(xiàn)細(xì)節(jié)距，消除由橋狀物導(dǎo)致的短路故障，并且簡化工藝。根據(jù)本發(fā)明的一個示例性實施例，提供了一種用于使用Sn鍍覆來制造半導(dǎo)體芯片封裝的方法，該方法包括(a)在形成在IC基板上的凸塊墊上形成Sn基金屬鍍覆層；(b)在裸芯片的電極墊上形成Cu填料；(c)將裸芯片的Cu填料設(shè)置在IC基板的金屬鍍覆層上并使Cu填料和金屬鍍覆層彼此結(jié)合；以及(d)用絕緣體填充彼此結(jié)合的IC基板和裸芯片之間的空間?？梢酝ㄟ^使用電鍍或自催化鍍覆方法對金屬鍍覆層進行鍍覆?？梢酝ㄟ^使用包含二硫基(disulfide group)的作為還原劑的化合物來執(zhí)行自催
化鍍覆。此外，可以通過使用Sn或作為Sn合金的包含Zn和In中的至少一者的Sn合金來
對金屬鍍覆層進行鍍覆。
金屬鍍覆層的厚度可以在2μπι或更大的范圍內(nèi)。在步驟(a)中，可以將阻焊層施加至具有形成在其上的凸塊墊的IC基板，以使形成有金屬鍍覆層的區(qū)域暴露。在步驟(C)中，可以通過使用熱、壓縮、熱壓縮、或者超聲波使Cu填料和金屬鍍覆層彼此結(jié)合。根據(jù)本發(fā)明的另一個示例性實施例，提供了一種使用Sn鍍覆的半導(dǎo)體芯片封裝，包括ic基板，具有形成在所述IC基板上的凸塊墊；Sn基金屬鍍覆層，形成在凸塊墊上；Cu填料，結(jié)合至金屬鍍覆層；裸芯片，具有形成在所述裸芯片下方的電極墊，所述電極墊結(jié)合在Cu填料上；以及絕緣層，填充在IC基板和裸芯片之間的剩余空間中。金屬鍍覆層可以通過使用Sn或作為Sn合金的包含Zn和In中的至少一者的Sn合金來鍍覆。金屬鍍覆層的厚度可以在2μπι或更大的范圍內(nèi)。阻焊層可以施加至除凸塊墊的至少部分區(qū)域以外的具有凸塊墊的IC基板，并且金屬鍍覆層可以形成在除阻焊層以外的凸塊墊的部分區(qū)域上。半導(dǎo)體芯片封裝結(jié)合在主基板上以形成封裝。半導(dǎo)體芯片封裝可以通過使用倒裝芯片結(jié)合法、BGA方法、以及引線結(jié)合法中的任何一種結(jié)合在主基板上。


圖1A至圖1E是示意性地示出了根據(jù)本發(fā)明的一個示例性實施例的用于使用Sn鍍覆來制造半導(dǎo)體芯片封裝的方法的工藝的圖示；以及圖2是示意性地示出了根據(jù)本發(fā)明的一個示例性實施例的用于使用Sn鍍覆來制造半導(dǎo)體芯片封裝的方法的流程圖。
具體實施例方式將參照附圖對用于實現(xiàn)上述目的的本發(fā)明的示例性實施例進行描述。在描述本發(fā)明的示例性實施例時，相同的參考標(biāo)號將用來描述相同的構(gòu)件，并且將省略重復(fù)的或允許限制性地解釋本發(fā)明的意圖的額外描述。應(yīng)理解的是，當(dāng)在本描述中僅將元件提及為“連接至”或“接合至”另一個元件而非“直接連接至”或“直接接合至”另一個元件時，該元件可以“直接連接至”或“直接接合至”另一個元件，或者連接至或接合至另一個元件，且具有介于其間的其他元件。另外，在本說明書中，空間相對術(shù)語，“在.·.之上(on)”、“在…上方(above)”、“上面的(upper)”、“在…下方(below)”、“下面的(lower)”等，它們應(yīng)被解釋為處于“直接接觸”狀態(tài)中，或者在沒有元件與作為基底的物體“直接接觸”的描述的情況下，處于其間可以插入其他元件的狀態(tài)中。此外，空間相對術(shù)語，“在...之上(on)”、“在…上方(above)”、“上面的(upper)”、“在…下方(below)”、“下面的(lower)”等，可以用于描述一個元件對于另一個元件的關(guān)系。在這種情況下，當(dāng)作為基座的元件的方向翻轉(zhuǎn)或改變，空間相對術(shù)語可以包括用于與此對應(yīng)的相關(guān)術(shù)語的方向的概念。雖然在本描述中使用單數(shù)形式，但是其可以包括復(fù)數(shù)形式，只要不與本發(fā)明的概念相反，并且解釋起來不矛盾或者用作明顯不同的意思。應(yīng)理解的是，本描述中使用的“包括”、“具有”、“包含”、“構(gòu)造成包括”等不排除一個或多個其他特征、構(gòu)件、或者它們的組合的存在或附加。
另外，本說明書中涉及的圖是用于解釋本發(fā)明的實施例的理想視圖。在這些圖中，為了清楚起見，可以放大膜、層、區(qū)域等的尺寸、厚度等。此外，在這些圖中圖示的區(qū)域的形式是為了示出特定形狀而非為了限制本發(fā)明的范圍。首先，將參照附圖對根據(jù)本發(fā)明的第一示例性實施例的用于使用Sn鍍覆來制造半導(dǎo)體芯片封裝的方法進行詳細(xì)地描述。圖1A至圖1E是示意性地示出了根據(jù)本發(fā)明的一個示例性實施例的用于使用Sn鍍覆來制造半導(dǎo)體芯片封裝的方法的工藝的圖示。圖2是示意性地示出了根據(jù)本發(fā)明的一個示例性實施例的用于使用Sn鍍覆來制造半導(dǎo)體芯片封裝的方法的流程圖。參照圖1A至圖1E和/或圖2，將對根據(jù)第一示例性實施例的用于使用Sn鍍覆來制造半導(dǎo)體芯片封裝的方法進行描述。參照圖1A至圖1E和/或圖2，用于使用Sn鍍覆來制造半導(dǎo)體芯片封裝的方法包括下面將描述的步驟(a)至(d) (S100至S400)。首先，參照圖1A和/或圖2，在步驟(a) (S100)中，在形成在IC基板10上的凸塊墊11上形成Sn基金屬鍍覆層21。在這種情況下,Sn基金屬包括Sn或Sn合金。在該示例性實施例中，通過使用具有相對低的熔點的Sn基材料來形成金屬鍍覆層21，可以確?？煽啃圆⑶铱梢院喕に?。在這種情況下，作為金屬墊形成在IC基板10上的凸塊墊11可以由例如通常用于基板配線的Cu材料制成，但是凸塊墊11的材料不限于此。更特別地，根據(jù)一個實例，金屬鍍覆層21可以通過使用Sn或作為Sn合金的包含Zn和In中的至少一者的Sn合金進行鍍覆。例如，可以使用Sn鍍覆或者基于兩種成分的Sn合金(諸如Sn-Zn)或基于三種成分的Sn合金(諸如Sn-Zn-1n)。在這種情況下,在一個實例中，金屬鍍覆層21可以通過使用Sn或Sn合金通過電鍍方法或自催化鍍覆方法鍍覆，更特別地可以通過自催化鍍覆方法鍍覆。此外，下面將描述用于形成金屬鍍覆層21的一個實例。在步驟(a) (S100)中，可以通過電鍍或自催化鍍覆方法對Sn基金屬鍍覆層21進行鍍覆。金屬鍍覆層21的厚度需要較大，以提高與Cu填料25的結(jié)合可靠性?？梢酝ㄟ^使用電鍍或自催化鍍覆方法形成厚
的鍍覆層。當(dāng)在電極鍍覆期間電流密度不均勻地分布在基板上時，鍍覆厚度可能變得不均勻，并且因為通過非電鍍方法比通過電鍍方法可以更密集地或均勻地形成鍍膜，在一個更詳細(xì)的實例中可以使用自催化鍍覆方法。在這種情況下，因為Sn具有低活性，因此不容易鍍覆，并且結(jié)果，對于自催化鍍覆，可能需要用于鍍覆具有低活性的Sn的還原劑。在一個實例中，通過使用作為還原劑的包含二硫基(即，-S-S-)的化合物，可以執(zhí)行自催化鍍覆。在由本申請人提交的韓國專利申請No. 2008-0009198中詳細(xì)公開了使用包含二硫基的還原劑的自催化鍍覆。包含二硫基(SP，-S-S-)的化合物具有在金屬產(chǎn)品的表面上具有極好吸附能力的硫原子，并且因為分子結(jié)構(gòu)可以在還原反應(yīng)中通過分子內(nèi)反應(yīng)轉(zhuǎn)變，因此在該示例性實施例中該化合物可以用作還原劑。在這種情況下，還原劑可以是具有圍繞二硫基的對稱結(jié)構(gòu)的化合物。此外，還原劑是包含R1-S-S-R2的化合物，R1-S-S-R2為化學(xué)式，并且Rl和R2可以為C1-C6烷基。例如，作為還原劑，可以使用聚二硫二丙燒磺酸鈉(bis-(3-sodium sulfopropyI)-disulfide)。
此外，在Sn或Sn合金的自催化鍍覆期間，鍍液可以包括絡(luò)合劑和抗氧化劑中的至少一者。絡(luò)合劑用于在鍍覆期間通過氧化防止金屬離子浸沒在鍍液中。絡(luò)合劑可以包括乙二胺四乙酸(EDTA)和檸檬酸鈉中的至少一者。此外，抗氧化劑用于防止金屬離子在鍍液中氧化。抗氧化劑可以是次磷酸鈉。此外，雖然在圖1A中未示出，在IC基板10的凸塊墊11上形成Sn晶種層，并且此后，可以通過使用自催化鍍覆進行鍍覆。在這種情況下，Sn晶種層用于進一步提高Sn離子的吸附性。下面將描述在步驟(a) (S100)中形成的金屬鍍覆層21的另一個實例。金屬鍍覆層21的厚度可以在2 μ m或更大的范圍內(nèi)。通過將金屬鍍覆層21的厚度設(shè)定為2 μ m或更大，就與Cu填料25的結(jié)合可靠性以及經(jīng)濟方面而言，該厚度范圍可以是完全適合的。因為金屬鍍覆層21應(yīng)作為粘合劑，金屬鍍覆層21需要具有預(yù)定厚度或更大以維持足夠的粘合強度。根據(jù)該示例性實施例，通過將厚度設(shè)定為2 μ m或更大，可以維持足夠的粘合強度。例如，為了確保金屬鍍覆層21的厚度在2 μ m或更大的范圍內(nèi)，或者適當(dāng)?shù)貫?μπι至6μπι，可以通過使用電鍍方法或自催化鍍覆方法對金屬鍍覆層21進行鍍覆，并且在一個更詳細(xì)的實例中，可以使用自催化鍍覆方法。此外，參照圖1Α，將描述本發(fā)明的另一個實例。參照圖1Α，在步驟(a) (S100)中，可以將阻焊層15施加至其中凸塊墊11形成為使將形成金屬鍍覆層21的區(qū)域暴露的IC基板10。在這種情況下，作為用于形成阻焊層15的阻焊劑(solder resist)，可以使用用于制造半導(dǎo)體基板的已知材料。接下來，參照圖1B和/或圖2，在步驟(b) (S200)中，在裸芯片30的電極墊31上形成Cu填料25。在這種情況下，Cu填料25用于維持IC基板10和裸芯片30之間的預(yù)定高度。S卩，Cu填料25作為將IC基板10和裸芯片30彼此連接的凸塊。在這種情況下，通過將Cu填料25的高度維持在預(yù)定高度以應(yīng)付外部沖擊，在IC基板10和裸芯片30之間執(zhí)行底部填充(under fill) 40。在這種情況下，可以Cu填料25和電極墊31之間施加用于提高粘合性的導(dǎo)體粘合材料(未示出)。此外，在這種情況下，Cu填料25的填料結(jié)構(gòu)適合于在后加工中當(dāng)將裸芯片30結(jié)合至IC基板10時準(zhǔn)確地設(shè)置在形成在IC基板10的凸塊墊11上的金屬鍍覆層21上。繼續(xù)地，參照圖1C和圖1D或/和圖2，在步驟(c) (S300)中，將裸芯片30的Cu填料25設(shè)置在IC基板10的金屬鍍覆層21上(參見圖1C)并使Cu填料25和金屬鍍覆層21彼此結(jié)合(參見圖1D)。在該示例性實施例中，通過使用Cu填料25的結(jié)構(gòu)，可以更容易地將形成在裸芯片30中的Cu填料25設(shè)置在IC基板10的金屬鍍覆層21上。此外，在一個實例中，在步驟(c) (S300)中，可以通過使用熱、壓縮、熱壓縮、或超聲波使Cu填料25和金屬鍍覆層21彼此接合。另外，參照圖1E和/或圖2，在步驟(d) (S400)中，將絕緣層40填充在彼此結(jié)合的IC基板10和裸芯片30之間。在這種情況下，作為絕緣層40，可以使用用在半導(dǎo)體基板制造工藝中的已知材料。接下來，將參照附圖對根據(jù)本發(fā)明的第二示例性實施例的使用Sn鍍覆的半導(dǎo)體芯片封裝進行詳細(xì)地描述。可以參照用于使用Sn鍍覆來制造半導(dǎo)體芯片封裝的方法的示例性實施例來描述本發(fā)明的第二示例性實施例。在這種情況下，重復(fù)的描述可以省略。 圖1E是示意性地示出了根據(jù)本發(fā)明的一個示例性實施例的使用Sn鍍覆的半導(dǎo)體芯片封裝的圖示。參照圖1E，根據(jù)本發(fā)明的一個示例性實施例的使用Sn鍍覆的半導(dǎo)體芯片封裝包括IC基板10、金屬鍍覆層21、Cu填料25、裸芯片30、以及絕緣層40。在這種情況下，將凸塊墊11形成在IC基板10的頂部上。凸塊墊11可以由例如通常用于半導(dǎo)體基板配線的Cu材料制成，然而，用于凸塊墊11的材料不限于此。此外，參照圖1E，在一個實例中，將阻焊層15施加至除凸塊墊11的至少部分區(qū)域以外的具有凸塊墊11的IC基板10。在這種情況下，將金屬鍍覆層21形成在凸塊墊11的至少部分區(qū)域中。接下來，參照圖1E，將金屬鍍覆層21形成在IC基板10的凸塊墊11上。在這種情況下，金屬鍍覆層21為Sn基鍍覆層。在該示例性實施例中，用具有相對低的熔點以確保可靠性并簡化制造工藝的Sn基材料對金屬鍍覆層21進行鍍覆。此外，在一個實例中，可以通過使用Sn或作為Sn合金的包含Zn和In中的至少一者的Sn合金對金屬鍍覆層21進行鍍覆。在這種情況下，可以通過使用電鍍或自催化鍍覆方法對金屬鍍覆層21進行鍍覆。更特別地，可以通過使用自催化鍍覆方法對金屬鍍覆層21進行鍍覆。此外，在金屬鍍覆層21中，將Sn晶種層在IC基板10的凸塊墊11上形成，并且此后，可以用Sn或Sn合金通過使用自催化鍍覆方法對Sn晶種層進行鍍覆。在另一個實例中，金屬鍍覆層21的厚度可以在2μπι或更大的范圍內(nèi)。通過確保金屬鍍覆層21的厚度在2 μ m或更大的范圍，就與Cu填料25的結(jié)合可靠性以及經(jīng)濟方面而言，該厚度范圍可以是完全適合的。例如，為了確保金屬鍍覆層21的厚度在2 μ m或更大的范圍內(nèi)，或者適當(dāng)?shù)貫? μ m至6 μ m，金屬鍍覆層21可以通過使用電鍍方法或自催化鍍覆方法鍍覆，并且在一個更詳細(xì)的實例中，可以使用自催化鍍覆方法。此外，在一個實例中，當(dāng)將阻焊層15施加至具有凸塊墊11的IC基板時，可以將金屬鍍覆層21形成在除阻焊層15以外的凸塊墊11的部分區(qū)域上。繼續(xù)地，參照圖1E，將銅填料25結(jié)合至形成在IC基板10的凸塊墊11上的金屬鍍覆層21。銅填料25作為使IC基板10和裸芯片30彼此相連接的凸塊，并且在IC基板10和裸芯片30之間可以維持預(yù)定高度。將銅填料25結(jié)合至裸芯片30的電極墊31，并且此后，將裸芯片30的銅填料25設(shè)置在IC基板10的凸塊墊11上的金屬鍍覆層21上，以通過使用熱、壓縮、熱壓縮、以及超聲波使銅填料25和金屬鍍覆層21彼此結(jié)合。繼續(xù)地，參照圖1E，將裸芯片30形成在銅填料25上。在這種情況下，將裸芯片30下方的電極墊31結(jié)合在銅填料25上。在這種情況下，可以在電極墊31和銅填料25之間施加用于提高粘合性的導(dǎo)體粘合材料。此外，參照圖1E，將絕緣層40填充在IC基板10和裸芯片30之間的剩余空間中。在這種情況下，作為填充材料，可以使用用在半導(dǎo)體基板制造工藝中的已知絕緣材料。此外，在本發(fā)明的另一個實例中，雖然未示出，但是將使用Sn鍍覆的半導(dǎo)體芯片封裝的示例性實施例結(jié)合在主基板上以形成封裝。例如，主基板(未示出)可以是多層結(jié)構(gòu)層壓的基板。在這種情況下，在另一個實例中，可以通過使用倒裝芯片結(jié)合法、BGA方法、以及引線結(jié)合法中的任何一種將半導(dǎo)體芯片封裝結(jié)合在主基板上。
如上面所闡明的，根據(jù)本發(fā)明的示例性實施例，可以獲得細(xì)節(jié)距，消除由橋狀物導(dǎo)致的短路故障，并簡化工藝。根據(jù)本發(fā)明的一個示例性實施例，厚的金屬鍍覆層通過使用Sn基電鍍或自催化鍍覆方法來實現(xiàn)，以去除現(xiàn)有的表面處理工藝，簡化工藝，并消除由預(yù)焊料之間的橋狀物導(dǎo)致的短路故障。結(jié)果，可以應(yīng)用細(xì)節(jié)距。顯然，根據(jù)本發(fā)明的多個示例性實施例直接陳述的多個效果可以由本領(lǐng)域的技術(shù)人員從根據(jù)本發(fā)明的示例性實施例的多個構(gòu)造中推導(dǎo)出。為了有助于本發(fā)明所屬技術(shù)領(lǐng)域的技術(shù)人員的理解，已示例性地提供了附圖和上述示例性實施例。此外，根據(jù)上述構(gòu)造的各種組合的示例性實施例顯然可以由本領(lǐng)域的技術(shù)人員從上述詳細(xì)解釋中實現(xiàn)。因此，在不背離本發(fā)明的必要特征的前提下，本發(fā)明的多個示例性實施例可以以改變的形式實現(xiàn)。此外，本發(fā)明的范圍應(yīng)根據(jù)權(quán)利要求來解釋并包括由本領(lǐng)域的技術(shù)人員所做的各種修改、變更、以及同等。
權(quán)利要求
1.一種用于使用Sn鍍覆來制造半導(dǎo)體芯片封裝的方法，所述方法包括 Ca)在形成在IC基板上的凸塊墊上形成Sn基金屬鍍覆層； (b)在裸芯片的電極墊上形成Cu填料； (c)將所述裸芯片的所述Cu填料設(shè)置在所述IC基板的所述金屬鍍覆層上并使所述Cu填料和所述金屬鍍覆層彼此結(jié)合；以及 Cd)用絕緣體填充彼此結(jié)合的所述IC基板與所述裸芯片之間的空間。
2.根據(jù)權(quán)利要求1所述的用于使用Sn鍍覆來制造半導(dǎo)體芯片封裝的方法，其中，通過使用電鍍或自催化鍍覆方法對所述金屬鍍覆層進行鍍覆。
3.根據(jù)權(quán)利要求2所述的用于使用Sn鍍覆來制造半導(dǎo)體芯片封裝的方法，其中，通過使用包含二硫基的作為還原劑的化合物來執(zhí)行所述自催化鍍覆。
4.根據(jù)權(quán)利要求1所述的用于使用Sn鍍覆來制造半導(dǎo)體芯片封裝的方法，其中，通過使用Sn、或作為Sn合金的包含Zn和In中的至少一者的Sn合金來對金屬鍍覆層進行鍍覆。
5.根據(jù)權(quán)利要求1所述的用于使用Sn鍍覆來制造半導(dǎo)體芯片封裝的方法，其中，所述金屬鍍覆層的厚度在2 μ m或更大的范圍內(nèi)。
6.根據(jù)權(quán)利要求1至5中任一項所述的用于使用Sn鍍覆來制造半導(dǎo)體芯片封裝的方法，其中，在步驟(a)中，將阻焊層施加至具有形成在上方的所述凸塊墊的所述IC基板，以使形成有所述金屬鍍覆層的區(qū)域暴露。
7.根據(jù)權(quán)利要求1至5中任一項所述的用于使用Sn鍍覆來制造半導(dǎo)體芯片封裝的方法，其中，在步驟(c)中，通過使用熱、壓縮、熱壓縮、或者超聲波使所述Cu填料和所述金屬鍍覆層彼此結(jié)合。
8.一種使用Sn鍍覆的半導(dǎo)體芯片封裝，包括 IC基板，具有形成在所述IC基板上的凸塊墊； Sn基金屬鍍覆層，形成在所述凸塊墊上； Cu填料，結(jié)合至所述金屬鍍覆層； 裸芯片，具有形成在所述裸芯片下方的電極墊，所述電極墊結(jié)合在所述Cu填料上；以及 絕緣層，填充在所述IC基板與所述裸芯片之間的剩余空間中。
9.根據(jù)權(quán)利要求8所述的使用Sn鍍覆的半導(dǎo)體芯片封裝，其中，所述金屬鍍覆層通過使用Sn、或作為Sn合金的包含Zn和In中的至少一者的Sn合金來鍍覆。
10.根據(jù)權(quán)利要求8所述的使用Sn鍍覆的半導(dǎo)體芯片封裝，其中，所述金屬鍍覆層的厚度在2μπι或更大的范圍內(nèi)。
11.根據(jù)權(quán)利要求8所述的使用Sn鍍覆的半導(dǎo)體芯片封裝，其中，阻焊層施加至除所述凸塊墊的至少部分區(qū)域以外的具有形成在上方的所述凸塊墊的所述IC基板，并且 所述金屬鍍覆層形成在除所述阻焊層以外的所述凸塊墊的部分區(qū)域上。
12.根據(jù)權(quán)利要求8至10中任一項所述的使用Sn鍍覆的半導(dǎo)體芯片封裝，其中，所述半導(dǎo)體芯片封裝結(jié)合在主基板上以形成封裝。
13.根據(jù)權(quán)利要求12所述的使用Sn鍍覆的半導(dǎo)體芯片封裝，其中，所述半導(dǎo)體芯片封裝通過使用倒裝芯片結(jié)合法、BGA方法、以及引線結(jié)合法中的任何一種結(jié)合在所述主基板上。
全文摘要
本發(fā)明公開了一種半導(dǎo)體芯片封裝及用于制造該半導(dǎo)體芯片封裝的方法。根據(jù)本發(fā)明的一個示例性實施例，用于使用Sn鍍覆來制造半導(dǎo)體芯片封裝的方法包括(a)在形成在IC基板上的凸塊墊上形成Sn基金屬鍍覆層；(b)在裸芯片的電極墊上形成Cu填料；(c)將裸芯片的Cu填料設(shè)置在IC基板的金屬鍍覆層上并使Cu填料和金屬鍍覆層彼此結(jié)合；以及(d)用絕緣體填充彼此結(jié)合的IC基板和裸芯片之間的空間。此外，半導(dǎo)體芯片封裝由該方法制造。
文檔編號H01L21/48GK103021874SQ201210364778
公開日2013年4月3日 申請日期2012年9月26日 優(yōu)先權(quán)日2011年9月27日
發(fā)明者金龍石, 梁珍赫 申請人:三星電機株式會社