專利名稱：一種溝槽肖特基勢(shì)壘二極管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其是涉及一種溝槽肖特基勢(shì)壘二極管及其制造方法。
背景技術(shù)：
整流器件作為交流到直流的轉(zhuǎn)換器件，要求單向?qū)ㄌ匦?，即正向?qū)〞r(shí)開(kāi)啟電壓低，導(dǎo)通電阻小，而反向偏置時(shí)阻斷電壓高，反向漏電小。肖特基勢(shì)壘二極管作為整流器件已經(jīng)在電源應(yīng)用領(lǐng)域使用了數(shù)十年，由于具有正向開(kāi)啟電壓低和開(kāi)關(guān)速度快的優(yōu)點(diǎn)，這使其非常適合應(yīng)用于開(kāi)關(guān)電源以及高頻場(chǎng)合。肖特基勢(shì)壘二極管是利用金屬與半導(dǎo)體接觸形成的金屬一半導(dǎo)體結(jié)原理制作的。傳統(tǒng)的平面型肖特基勢(shì)壘二極管器件通常由低摻雜濃度的N —外延層與頂面沉積的金屬層形成肖特基勢(shì)壘接觸而構(gòu)成。金屬與N型單晶硅的功函數(shù)差形成勢(shì)壘，該勢(shì)壘的高低決定了肖特基勢(shì)壘二極管的特性，較低的勢(shì)壘可以減小正向?qū)ㄩ_(kāi)啟電壓，但是會(huì)使反向漏電增大，反向阻斷電壓降低；反之，較高的勢(shì)壘會(huì)增大正向?qū)ㄩ_(kāi)啟電壓，同時(shí)使反向漏電減小，反向阻斷能力增強(qiáng)。然而，傳統(tǒng)的平面型肖特基勢(shì)壘二極管總體來(lái)說(shuō)反向漏電大，反向阻斷電壓低。針對(duì)上述問(wèn)題，溝槽肖特基勢(shì)壘二極管被發(fā)明出來(lái)，其具有低正向?qū)ㄩ_(kāi)啟電壓的同時(shí)，克服了上述平面型肖特基二極管的缺點(diǎn)。溝槽肖特基勢(shì)壘二極管的顯著特點(diǎn)是在N-外延層中存在若干延伸入N-外延層中的溝槽，覆蓋在溝槽表面的氧化層，以及填充其中的導(dǎo)電材料。美國(guó)專利US 5365102披露了一種溝槽肖特基勢(shì)壘二極管及制造方法，其中一實(shí)施例的器件結(jié)構(gòu)如圖I所示。從該圖中可以看出，制作器件的硅片由高摻雜的半導(dǎo)體襯底4和較低摻雜的外延層3構(gòu)成，一系列溝槽6制備于外延層3中，溝槽6之間為N型單晶硅凸臺(tái)7，溝槽6側(cè)壁生長(zhǎng)有隔離層9，陽(yáng)極金屬層I覆蓋在整個(gè)結(jié)構(gòu)的上表面，并與凸臺(tái)7的頂面接觸形成肖特基勢(shì)壘接觸；在半導(dǎo)體襯底4底面沉積有陰極金屬層5。由于溝槽6、隔離層9、以及溝槽6內(nèi)的陽(yáng)極金屬導(dǎo)電材料組成的復(fù)合結(jié)構(gòu)的存在，使器件反向偏置時(shí)電場(chǎng)分布發(fā)生變化，溝槽底部區(qū)域電場(chǎng)強(qiáng)度出現(xiàn)峰值，凸臺(tái)7內(nèi)自由載流子完全耗盡，到達(dá)肖特基勢(shì)壘的電場(chǎng)強(qiáng)度降低，從而增強(qiáng)了器件的電壓反向阻斷能力，減小了反向漏電。其不足之處在于一.反向偏置時(shí)溝槽底部電場(chǎng)由外延層中的耗盡層和氧化層共同承擔(dān)，由于臺(tái)階覆蓋能力限制，溝槽底部氧化層生長(zhǎng)往往出現(xiàn)厚度較薄，厚度不均勻的現(xiàn)象；導(dǎo)致器件性能下降，可靠性降低。同時(shí)，為了實(shí)現(xiàn)臺(tái)面內(nèi)完全耗盡，氧化層厚度也受到一定限制；二.臺(tái)面頂角直接與金屬層接觸，存在尖端放電效應(yīng)，容易引起反向漏電變大，反向阻斷能力下降；三.在制造過(guò)程中，臺(tái)面頂部側(cè)面的局部二氧化硅層容易損傷，進(jìn)而影響臺(tái)面頂角處外延層的材料性質(zhì)，例如晶格結(jié)構(gòu)損傷和雜質(zhì)沾污，導(dǎo)致臺(tái)面頂角附近區(qū)域肖特基勢(shì)壘接觸質(zhì)量下降甚至無(wú)法形成肖特基勢(shì)壘，從而造成器件反向漏電變大，反向阻斷能力下降，器件可靠性降低至器件完全失效；四.溝槽內(nèi)填充的金屬與上金屬層相同，當(dāng)溝槽寬度較窄時(shí)，由于金屬層材料的縫隙填充能力不好，有可能留下空洞，影響器件的可靠性。
為此，解決上述問(wèn)題，并進(jìn)一步優(yōu)化溝槽肖特基勢(shì)壘二極管性能，提高器件可靠性，簡(jiǎn)化器件制造方法以降低成本具有重要意義。

發(fā)明內(nèi)容
本發(fā)明是為了解決現(xiàn)有技術(shù)的溝槽肖特基勢(shì)壘二極管性能與可靠性低，反向漏電大，反向阻斷能力差的問(wèn)題，提供了一種反向漏電低，電壓反向阻斷能力佳，可靠性好的溝
槽肖特基勢(shì)壘二極管。本發(fā)明還提供了一種溝槽肖特基勢(shì)壘二極管的制造方法，該制造方法步驟少，制造成本低，能有效抑制溝槽底部氧化層厚度薄或者不均勻?qū)е碌钠骷阅芎涂煽啃酝嘶?，同時(shí)有效隔絕因隔離層局部損傷而被工藝過(guò)程損傷和雜質(zhì)沾污的區(qū)域，保證凸臺(tái)頂角附近區(qū)域肖特基勢(shì)壘接觸質(zhì)量。
為了實(shí)現(xiàn)上述目的，本發(fā)明采用以下技術(shù)方案
一種溝槽肖特基勢(shì)壘二極管，自上而下依次由陽(yáng)極金屬層、第一導(dǎo)電類型輕摻雜的外延層、襯底及陰極金屬層構(gòu)成，所述外延層上部橫向間隔設(shè)置有若干溝槽，相鄰溝槽之間的外延層形成凸臺(tái)，所述陽(yáng)極金屬層與外延層之間設(shè)有肖特基勢(shì)壘金屬層，所述肖特基勢(shì)壘金屬層與凸臺(tái)頂面形成肖特基勢(shì)壘接觸，所述溝槽內(nèi)填充有第二導(dǎo)電類型非均勻摻雜的導(dǎo)電多晶硅，所述導(dǎo)電多晶硅與溝槽之間設(shè)有隔離層，所述凸臺(tái)兩側(cè)的頂角設(shè)有第二導(dǎo)電類型重?fù)诫s的頂角保護(hù)區(qū)域，所述導(dǎo)電多晶硅頂面及頂角保護(hù)區(qū)域頂面均與肖特基勢(shì)壘金屬層形成歐姆接觸。本發(fā)明中的襯底均指單晶硅襯底，本發(fā)明中溝槽中填充有導(dǎo)電多晶硅，導(dǎo)電多晶硅具有更強(qiáng)的縫隙填充能力，一方面觖決了溝槽填充留下空洞，影響器件可靠性的問(wèn)題，另一方面為器件的溝槽開(kāi)口寬度與深度比例提供了更為靈活的設(shè)計(jì)空間；另外，本發(fā)明在凸臺(tái)的頂角設(shè)有第二導(dǎo)電類型重?fù)诫s，并與肖特基勢(shì)壘金屬層形成歐姆接觸的頂角保護(hù)區(qū)域，在器件反向偏置條件下，沿頂角保護(hù)區(qū)域與凸臺(tái)交界處，頂角保護(hù)區(qū)域內(nèi)部一側(cè)形成很薄的耗盡層，保證凸臺(tái)頂角附近區(qū)域?yàn)殡娭行?，避免了尖端放電效?yīng)，提高了器件電壓反向阻斷能力，同時(shí)，頂角保護(hù)區(qū)域又很好地隔絕了在制造過(guò)程中因隔離層的局部損傷而被工藝過(guò)程損傷和雜質(zhì)沾污的凸臺(tái)頂角附近區(qū)域，從而保證凸臺(tái)頂角附近區(qū)域肖特基勢(shì)壘接觸質(zhì)量，從而進(jìn)一步改善了器件性能并提高了器件可靠性；本發(fā)明還在陽(yáng)極金屬層與外延層之間設(shè)有勢(shì)壘較低的肖特基勢(shì)壘金屬層以降低器件正向開(kāi)啟壓降，不僅可有降低陽(yáng)極金屬層厚度，還能大大改善改善器件正向?qū)ㄌ匦?，而且一般?lái)說(shuō)，勢(shì)壘較低金屬所含貴金屬比例低，因此肖特基勢(shì)壘金屬層成本低，可降低整個(gè)器件的成本。本發(fā)明的溝槽肖特基勢(shì)壘二極管反向漏電低，電壓反向阻斷能力佳，可靠性好，可有效降低成本。作為優(yōu)選，所述肖特基勢(shì)壘金屬層厚度為1(Γ1000埃米。作為優(yōu)選，所述外延層的雜質(zhì)摻雜濃度由頂面至底面遞增，其中，頂面摻雜濃度為IO14 CnT3 IO16 CnT3,底面摻雜濃度為IO18 CnT3 IO21 cnT3。延層摻雜濃度由頂面至底面遞增，更有利于凸臺(tái)內(nèi)形成完全耗盡，同時(shí)耗盡區(qū)內(nèi)電場(chǎng)強(qiáng)度分布更加均勻，以更進(jìn)一步提升器件的電壓反向阻斷能力，頂面摻雜濃度為IO14 cm-3 IO16 cm_3，底面摻雜濃度為IO18cm_3 1021 cm_3，器件的電壓反向阻斷能力佳。作為優(yōu)選，所述導(dǎo)電多晶硅頂面與凸臺(tái)頂面齊平。使得導(dǎo)電多晶硅與肖特基勢(shì)壘·金屬層的接觸更好。
作為優(yōu)選，所述導(dǎo)電多晶硅的雜質(zhì)摻雜濃度由頂面至底面遞減，其中，頂面摻雜濃度為IO18 CnT3 IO21 cm_3,底面摻雜濃度為IO14 cnT3 IO16 cm_3。本發(fā)明中導(dǎo)電多晶娃的頂面與肖特基勢(shì)壘金屬層形成歐姆接觸，導(dǎo)電多晶硅的摻雜濃度由頂面至底面遞減，在器件反向偏置條件下，溝槽底部區(qū)域的強(qiáng)電場(chǎng)將由外延層中形成的耗盡層、隔離層及導(dǎo)電多晶硅中形成的有顯著寬度的耗盡層共同承擔(dān)，大大減小了隔離層上的電場(chǎng)強(qiáng)度，使得對(duì)隔離層絕對(duì)厚度和相對(duì)厚度的均勻性要求也大大降低；同時(shí)，也有利于凸臺(tái)內(nèi)形成完全耗盡，從而使器件具有更低的反向漏電和更高的電壓反向阻斷能力，以及更好的器件可靠性。作為優(yōu)選，所述隔離層為二氧化硅層。隔離層可以是二氧化硅層，可以是氮化硅層，也可以是二氧化硅與氮化硅的復(fù)合層，優(yōu)選二氧化硅層，二氧化硅層生長(zhǎng)工藝成熟，且兼容性好，有利于生產(chǎn)連續(xù)性。作為優(yōu)選，所述頂角保護(hù)區(qū)域的頂面寬度為凸臺(tái)頂面寬度的f 10%。頂角保護(hù)區(qū)域的頂面寬度為凸臺(tái)頂面寬度的f 10%，器件電壓反向阻斷能力的提高效果及區(qū)域保護(hù)效果佳。一種溝槽肖特基勢(shì)壘二極管的制造方法，包括以下步驟
(一)在襯底上生長(zhǎng)外延層。(二)在外延層上生長(zhǎng)介質(zhì)層，在介質(zhì)層上涂上光刻膠后通過(guò)光刻在介質(zhì)層上定義出溝槽圖形。 (三)通過(guò)干法刻蝕選擇性除去未被光刻膠保護(hù)的介質(zhì)層，曝露出與溝槽圖形對(duì)應(yīng)的外延層后除去光刻膠，將保留下來(lái)的介質(zhì)層作為硬掩膜。(四)以硬掩膜為保護(hù)，采用干法刻蝕選擇性刻蝕曝露的外延層，在外延層中形成溝槽，溝槽之間由硬掩膜保護(hù)的外延層形成凸臺(tái)。(五)在整個(gè)結(jié)構(gòu)頂層生長(zhǎng)隔離層。(六)在整個(gè)結(jié)構(gòu)頂層沉積多晶硅，使多晶硅填充滿溝槽。(七)采用干法刻蝕選擇性去除部分多晶硅，使多晶硅頂面與凸臺(tái)頂面齊平。(八)采用濕法腐蝕選擇性去除溝槽開(kāi)口端兩側(cè)的部分硬掩膜，曝露出凸臺(tái)的頂角。(九)采用離子注入的方法對(duì)曝露的凸臺(tái)頂角頂面及多晶硅頂面進(jìn)行摻雜以形成第二導(dǎo)電類型重?fù)诫s區(qū)域，熱退火后形成導(dǎo)電多晶硅，同時(shí)形成頂角保護(hù)區(qū)域，或采用高溫?cái)U(kuò)散法，先在曝露的凸臺(tái)頂角頂面及多晶硅頂面沉積摻雜玻璃層，熱退火后再采用濕法腐蝕選擇性去除摻雜玻璃層，即形成導(dǎo)電多晶硅，同時(shí)形成頂角保護(hù)區(qū)域。頂角保護(hù)區(qū)域在除去硬掩膜前進(jìn)行，其主要有兩個(gè)作用一是后續(xù)步驟中除去硬掩膜采用的是濕法腐蝕，由于濕法腐蝕時(shí)的各向同性，會(huì)不可避免的對(duì)隔離層的頂部造成損傷，而隔離層頂部損傷后，會(huì)對(duì)凸臺(tái)頂角附近區(qū)域造成損傷或玷污，從而影響凸臺(tái)頂角附近區(qū)域與肖特基勢(shì)壘金屬層的接觸質(zhì)量，在除去硬掩膜前進(jìn)行摻雜形成頂角保護(hù)區(qū)域，可很好地隔絕了在制造過(guò)程中因隔離層的局部損傷而被工藝過(guò)程損傷和雜質(zhì)沾污的凸臺(tái)頂角附近區(qū)域，從而保證凸臺(tái)頂角附近區(qū)域肖特基勢(shì)壘接觸質(zhì)量，從而進(jìn)一步改善了器件性能并提高了器件可靠性；二是在器件反向偏置條件下，沿頂角保護(hù)區(qū)域與凸臺(tái)交界處，頂角保護(hù)區(qū)域內(nèi)部一側(cè)形成很薄的耗盡層，保證凸臺(tái)頂角附近區(qū)域?yàn)殡娭行?，能避免尖端放電效?yīng)，提高器件電壓反向阻斷能力。
(十)采用濕法腐蝕，選擇性去除硬掩膜后在整個(gè)結(jié)構(gòu)頂層沉積肖特基勢(shì)壘金屬層。
(十一)在肖特基勢(shì)壘金屬層頂面沉積陽(yáng)極金屬層。(十二)采用研磨襯底底面的方法進(jìn)行襯底減薄，然后在襯底底面沉積陰極金屬層，得溝槽肖特基勢(shì)壘二極管。作為優(yōu)選，所述介質(zhì)層為氮化硅層。作為優(yōu)選，步驟(十)中采用濕法腐蝕選擇性去除硬掩膜時(shí)，隔離層與硬掩膜的腐蝕速率比I :1(Γ100。濕法腐蝕選擇性去除硬掩膜時(shí)，隔離層也會(huì)受到腐蝕，控制隔離層與硬掩膜的腐蝕速率比為1:1(Γ100，既能保證硬掩膜的去除效率，又能保證隔離層具有較小的腐蝕深度。與現(xiàn)有技術(shù)相比，本發(fā)明具有如下有益效果
(1)溝槽中填充的導(dǎo)電多晶硅材料具有下部摻雜濃度低，可形成耗盡層，上部摻雜濃度高，可與肖特基金屬層形成歐姆接觸的特點(diǎn)，在器件反向偏置條件下，溝槽底部區(qū)域的強(qiáng)電場(chǎng)將由外延層中形成的耗盡層、隔離層及導(dǎo)電多晶硅中形成的有顯著寬度的耗盡層共同承擔(dān)，減小了隔離層上的電場(chǎng)強(qiáng)度，對(duì)隔離層絕對(duì)厚度和相對(duì)厚度均勻性的要求大大降低；同時(shí)，也有利于凸臺(tái)內(nèi)形成完全耗盡，從而使器件具有更低的反向漏電和更高的電壓反向阻斷能力，以及更好的器件可靠性；
(2)引入的頂角保護(hù)區(qū)域具有第二導(dǎo)電類型重?fù)诫s，并且與肖特基勢(shì)壘金屬層形成歐姆接觸，在器件反向偏置條件下，沿頂角保護(hù)區(qū)域與凸臺(tái)交界處，保護(hù)區(qū)域內(nèi)部一側(cè)形成很薄的耗盡層，保證凸臺(tái)頂角附近區(qū)域?yàn)殡娭行裕苊饬思舛朔烹娦?yīng)；同時(shí)，又能隔絕因隔離層局部損傷而被工藝過(guò)程損傷和雜質(zhì)沾污的凸臺(tái)頂角附近區(qū)域，保證凸臺(tái)頂角附近區(qū)域肖特基勢(shì)壘接觸質(zhì)量，從而進(jìn)一步改善器件性能并提高器件可靠性；
(3)溝槽內(nèi)導(dǎo)電多晶硅摻雜以及頂角保護(hù)區(qū)域由同道工藝同時(shí)形成，制造步驟少，制造成本低；
(4)外延層摻雜濃度由頂面至底面遞增，有利于凸臺(tái)內(nèi)形成完全耗盡，同時(shí)耗盡區(qū)內(nèi)電場(chǎng)強(qiáng)度分布更加均勻，可以更進(jìn)一步提升器件的電壓反向阻斷能力；
(5)增加勢(shì)壘較低的肖特基勢(shì)壘金屬層以降低器件正向開(kāi)啟壓降，從而改善器件正向?qū)ㄌ匦?，肖特基?shì)壘金屬層中所含貴金屬比例較陽(yáng)極金屬層低，可有效降低器件成本；
(6)溝槽中填充導(dǎo)電多晶硅材料，代替了常規(guī)上金屬層材料，導(dǎo)電多晶硅具有更強(qiáng)的縫隙填充能力，既觖決了溝槽填充留下空洞，影響器件可靠性的問(wèn)題，又為器件的溝槽開(kāi)口寬度與深度比例提供了更為靈活的設(shè)計(jì)空間。


圖I是美國(guó)專利US5365102實(shí)施例器件的剖面圖。圖2是本發(fā)明溝槽肖特基勢(shì)壘二極管實(shí)施例I的一種剖面圖。圖:T圖8是本發(fā)明溝槽肖特基勢(shì)壘二極管的制造方法實(shí)施例I的步驟示意圖。圖9是本發(fā)明溝槽肖特基勢(shì)壘二極管的制造方法實(shí)施例3中步驟(九)的示意圖。圖中陽(yáng)極金屬層1，肖特基勢(shì)壘金屬層2，外延層3，襯底4，陰極金屬層5，溝槽6，凸臺(tái)7，導(dǎo)電多晶硅8，隔離層9，頂角保護(hù)區(qū)域10，硬掩膜11，第二導(dǎo)電類型重?fù)诫s區(qū)域12，摻雜玻璃層13，溝槽圖形14，多晶硅15，光刻膠16。
具體實(shí)施例方式下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明做進(jìn)一步的描述。下述實(shí)施例中的方法，如無(wú)特別說(shuō)明，均為本領(lǐng)域常規(guī)方法。實(shí)施例I
如圖2所示，一種溝槽肖特基勢(shì)壘二極管，自上而下依次由相互之間形成歐姆接觸的形成陽(yáng)極金屬層I、第一導(dǎo)電類型輕摻雜的外延層3、襯底4及陰極金屬層5構(gòu)成，襯底4與外延層3均為單晶娃,外延層3上部橫向間隔刻有若干溝槽6,相鄰溝槽6之間的外延層3形成凸臺(tái)7，外延層3的雜質(zhì)摻雜濃度由頂面至底面遞增，其中，頂面摻雜濃度為IO16 cm-3,底面摻雜濃度為IO21 cm_3，陽(yáng)極金屬層I與外延層4之間蒸鍍有厚度為10埃米的肖特基勢(shì)·壘金屬層2，肖特基勢(shì)壘金屬層2與凸臺(tái)7頂面形成肖特基勢(shì)壘接觸，溝槽6內(nèi)填充有第二導(dǎo)電類型非均勻摻雜的導(dǎo)電多晶硅8，導(dǎo)電多晶硅8的雜質(zhì)摻雜濃度由頂面至底面遞減，其中，頂面摻雜濃度為IO21 cm_3，底面摻雜濃度為IO16 cm_3，導(dǎo)電多晶硅8頂面與凸臺(tái)7頂面齊平，且導(dǎo)電多晶硅8與溝槽6之間生長(zhǎng)有隔離層9，隔離層為二氧化硅，凸臺(tái)7兩側(cè)的頂角經(jīng)摻雜形成第二導(dǎo)電類型重?fù)诫s的頂角保護(hù)區(qū)域10，頂角保護(hù)區(qū)域10的頂面寬度為凸臺(tái)7頂面寬度的10%，導(dǎo)電多晶硅8頂面及頂角保護(hù)區(qū)域10頂面均與肖特基勢(shì)壘金屬層2形成歐姆接觸。本發(fā)明的溝槽肖特基勢(shì)壘二極管制造方法，包括以下步驟
(一)在襯底4上生長(zhǎng)第一導(dǎo)電類型輕摻雜的外延層3。(二)在外延層3上生長(zhǎng)介質(zhì)層，介質(zhì)層為氮化硅層，在介質(zhì)層上涂上光刻膠16后通過(guò)光刻在介質(zhì)層上定義出溝槽圖形14 (見(jiàn)圖3)。(三)通過(guò)干法刻蝕選擇性除去未被光刻膠16保護(hù)的介質(zhì)層，曝露出與溝槽圖形14對(duì)應(yīng)的外延層3后除去光刻膠16，將保留下來(lái)的介質(zhì)層作為硬掩膜11 (見(jiàn)圖4)。(四)以硬掩膜11為保護(hù)，采用干法刻蝕選擇性刻蝕曝露的外延層3，在外延層3中形成溝槽6，溝槽6之間由硬掩膜11保護(hù)的外延層3形成凸臺(tái)7。(五)在整個(gè)結(jié)構(gòu)頂層生長(zhǎng)隔離層9。(六)在整個(gè)結(jié)構(gòu)頂層沉積多晶硅15，使多晶硅15填充滿溝槽6。(七)采用干法刻蝕選擇性去除部分多晶硅15，使多晶硅15頂面與凸臺(tái)7頂面齊平。(A)采用濕法腐蝕選擇性去除溝槽6開(kāi)口端兩側(cè)的部分硬掩膜11，曝露出凸臺(tái)7的頂角(見(jiàn)圖5)。(九)采用離子注入的方法對(duì)曝露的凸臺(tái)7頂角頂面及多晶硅15頂面進(jìn)行摻雜以形成第二導(dǎo)電類型重?fù)诫s區(qū)域12，熱退火后形成導(dǎo)電多晶硅8，同時(shí)形成頂角保護(hù)區(qū)域10(見(jiàn)圖6)。(十)采用濕法腐蝕，選擇性去除硬掩膜11后在整個(gè)結(jié)構(gòu)頂層沉積肖特基勢(shì)壘金屬層(見(jiàn)圖7)，濕法腐蝕時(shí)控制隔離層9與硬掩膜11的腐蝕速率比為I :10。(十一)在肖特基勢(shì)壘金屬層2頂面沉積陽(yáng)極金屬層I。(十二)采用研磨襯底4底面的方法進(jìn)行襯底減薄，然后在襯底4底面沉積陰極金屬層5，得如圖2所示的溝槽肖特基勢(shì)壘二極管(見(jiàn)圖8)。實(shí)施例2
本實(shí)施例溝槽肖特基勢(shì)壘二極管結(jié)構(gòu)與實(shí)施例I相同，不同之處在于，本實(shí)施例中肖特基勢(shì)壘金屬層2厚度為500埃米，外延層3的頂面摻雜濃度為IO15 cm_3，底面摻雜濃度為IO20 cnT3，導(dǎo)電多晶硅8的頂面摻雜濃度為IO19CnT3，底面摻雜濃度為1015cnT3。本實(shí)施例溝槽肖特基勢(shì)壘二極管制造方法中其余步驟均與實(shí)施例I相同，不同之處在于，步驟(十)中濕法腐蝕時(shí)控制隔離層9與硬掩膜11的腐蝕速率比為I :50。
實(shí)施例3
本實(shí)施例溝槽肖特基勢(shì)壘二極管結(jié)構(gòu)與實(shí)施例I相同。本實(shí)施例溝槽肖特基勢(shì)壘二極管制造方法中其余步驟均與實(shí)施例I相同，不同之處在于，步驟(九)中導(dǎo)電多晶硅8與頂角保護(hù)區(qū)域10形成的摻雜方法不同，本實(shí)施例的步驟(九)為如圖9所示，采用高溫?cái)U(kuò)散法，先在曝露的凸臺(tái)7頂角頂面及多晶硅15頂面沉積摻雜玻璃層13，熱退火后再采用濕法腐蝕選擇性去除摻雜玻璃層13，即形成導(dǎo)電多晶硅8，同時(shí)形成頂角保護(hù)區(qū)域10。實(shí)施例4
本實(shí)施例溝槽肖特基勢(shì)壘二極管結(jié)構(gòu)與實(shí)施例I相同，不同之處在于，本實(shí)施例中肖特基勢(shì)壘金屬層2厚度為1000埃米，外延層3的頂面摻雜濃度為IO14 cm_3，底面摻雜濃度為IO18 cm_3，導(dǎo)電多晶硅8的頂面摻雜濃度為IO18 cm_3，底面摻雜濃度為IO14 cm_3。本實(shí)施例溝槽肖特基勢(shì)壘二極管制造方法中其余步驟均與實(shí)施例I相同，不同之處在于，步驟(九)中導(dǎo)電多晶硅8與頂角保護(hù)區(qū)域10形成的摻雜方法不同，本實(shí)施例的步驟(九)為如圖9所示，采用高溫?cái)U(kuò)散法，先在曝露的凸臺(tái)7頂角頂面及多晶硅15頂面沉積摻雜玻璃層13，熱退火后再采用濕法腐蝕選擇性去除摻雜玻璃層13，即形成導(dǎo)電多晶硅8，同時(shí)形成頂角保護(hù)區(qū)域10，同時(shí)，步驟(十)中濕法腐蝕時(shí)控制隔離層9與硬掩膜11的腐蝕速率比為I :100。以上所述的實(shí)施例只是本發(fā)明的一種較佳的方案，并非對(duì)本發(fā)明作任何形式上的限制，在不超出權(quán)利要求所記載的技術(shù)方案的前提下還有其它的變體及改型。
權(quán)利要求
1.一種溝槽肖特基勢(shì)壘二極管，自上而下依次由陽(yáng)極金屬層(I)、第一導(dǎo)電類型輕摻雜的外延層(3)、襯底(4)及陰極金屬層(5)構(gòu)成，所述外延層(3)上部橫向間隔設(shè)置有若干溝槽(6)，相鄰溝槽(6)之間的外延層(3)形成凸臺(tái)(7)，其特征在于，所述陽(yáng)極金屬層(I)與外延層(4 )之間設(shè)有肖特基勢(shì)壘金屬層(2 )，所述肖特基勢(shì)壘金屬層(2 )與凸臺(tái)(7 )頂面形成肖特基勢(shì)壘接觸，所述溝槽(6)內(nèi)填充有第二導(dǎo)電類型非均勻摻雜的導(dǎo)電多晶硅(8)，所述導(dǎo)電多晶硅(8)與溝槽(6)之間設(shè)有隔離層(9)，所述凸臺(tái)(7)兩側(cè)的頂角設(shè)有第二導(dǎo)電類型重?fù)诫s的頂角保護(hù)區(qū)域(10)，所述導(dǎo)電多晶硅(8)頂面及頂角保護(hù)區(qū)域(10)頂面均與肖特基勢(shì)壘金屬層(2 )形成歐姆接觸。
2.根據(jù)權(quán)利要求I所述的一種溝槽肖特基勢(shì)壘二極管，其特征在于，所述肖特基勢(shì)壘金屬層(2)厚度為1(Γ1000埃米。
3.根據(jù)權(quán)利要求I所述的一種溝槽肖特基勢(shì)壘二極管，其特征在于，所述外延層(3)的雜質(zhì)摻雜濃度由頂面至底面遞增，其中，頂面摻雜濃度為IO14 Cm-3 IO16 cm_3，底面摻雜濃度為 IO18 cm-3 IO21 cm—3。
4.根據(jù)權(quán)利要求I所述的一種溝槽肖特基勢(shì)壘二極管，其特征在于，所述導(dǎo)電多晶硅(8)頂面與凸臺(tái)(7)頂面齊平。
5.根據(jù)權(quán)利要求I或4所述的一種溝槽肖特基勢(shì)壘二極管，其特征在于，所述導(dǎo)電多晶硅(8)的雜質(zhì)摻雜濃度由頂面至底面遞減，其中，頂面摻雜濃度為IO18 cm-3 IO21 cm_3，底面摻雜濃度為IO14 CnT3 IO16 CnT3。
6.根據(jù)權(quán)利要求I所述的一種溝槽肖特基勢(shì)壘二極管，其特征在于，所述隔離層(9)為二氧化硅層。
7.根據(jù)權(quán)利要求I所述的一種溝槽肖特基勢(shì)壘二極管，其特征在于，所述頂角保護(hù)區(qū)域(10)的頂面寬度為凸臺(tái)(7)頂面寬度的廣10%。
8.—種如權(quán)利要求I所述的溝槽肖特基勢(shì)壘二極管的制造方法，其特征在于，包括以下步驟 (一)在襯底(4)上生長(zhǎng)外延層(3)； (二)在外延層(3)上生長(zhǎng)介質(zhì)層，在介質(zhì)層上涂上光刻膠(16)后通過(guò)光刻在介質(zhì)層上定義出溝槽圖形(14)； (三)通過(guò)干法刻蝕選擇性除去未被光刻膠(16)保護(hù)的介質(zhì)層，曝露出與溝槽圖形(14)對(duì)應(yīng)的外延層(3)后除去光刻膠(16)，將保留下來(lái)的介質(zhì)層作為硬掩膜(11)； (四)以硬掩膜(11)為保護(hù)，采用干法刻蝕選擇性刻蝕曝露的外延層(3)，在外延層(3)中形成溝槽(6)，溝槽(6)之間由硬掩膜(11)保護(hù)的外延層(3)形成凸臺(tái)(7)； (五)在整個(gè)結(jié)構(gòu)頂層生長(zhǎng)隔離層(9)； (六)在整個(gè)結(jié)構(gòu)頂層沉積多晶硅(15)，使多晶硅(15 )填充滿溝槽(6 ); (七)采用干法刻蝕選擇性去除部分多晶硅(15)，使多晶硅(15)頂面與凸臺(tái)(7)頂面齊平； (八)采用濕法腐蝕選擇性去除溝槽(6)開(kāi)口端兩側(cè)的部分硬掩膜(11)，曝露出凸臺(tái)(7)的頂角； (九)采用離子注入的方法對(duì)曝露的凸臺(tái)(7)頂角頂面及多晶硅(15)頂面進(jìn)行摻雜以形成第二導(dǎo)電類型重?fù)诫s區(qū)域(12)，熱退火后形成導(dǎo)電多晶硅(8)，同時(shí)形成頂角保護(hù)區(qū)域(10)，或采用高溫?cái)U(kuò)散法，先在曝露的凸臺(tái)(7)頂角頂面及多晶硅(15)頂面沉積摻雜玻璃層(13)，熱退火后再采用濕法腐蝕選擇性去除摻雜玻璃層(13)，即形成導(dǎo)電多晶硅(8)，同時(shí)形成頂角保護(hù)區(qū) 域(10); (十)采用濕法腐蝕，選擇性去除硬掩膜(11)后在整個(gè)結(jié)構(gòu)頂層沉積肖特基勢(shì)壘金屬層(2)； (十一)在肖特基勢(shì)壘金屬層(2 )頂面沉積陽(yáng)極金屬層(I); (十二)采用研磨襯底(4)底面的方法進(jìn)行襯底減薄，然后在襯底(4)底面沉積陰極金屬層(5 )，得溝槽肖特基勢(shì)壘二極管。
9.根據(jù)權(quán)利要求8所述的制造方法，其特征在于，所述介質(zhì)層為氮化硅層。
10.根據(jù)權(quán)利要求8所述的制造方法，其特征在于，步驟(十)中采用濕法腐蝕選擇性去除硬掩膜(11)時(shí)，隔離層(9)與硬掩膜(11)的腐蝕速率比為I :1(Γ100。
全文摘要
本發(fā)明公開(kāi)了一種溝槽肖特基勢(shì)壘二極管，解決了現(xiàn)有溝槽肖特基勢(shì)壘二極管性能與可靠性低，反向漏電大，反向阻斷能力差的問(wèn)題，本發(fā)明中外延層的摻雜濃度由頂面至底面遞增，溝槽中填充有第二導(dǎo)電類型非均勻摻雜且摻雜濃度由頂面至底面遞減的導(dǎo)電多晶硅，凸臺(tái)兩側(cè)的頂角形成第二導(dǎo)電類型重?fù)诫s的凸臺(tái)頂角保護(hù)區(qū)域，并且在陽(yáng)極金屬層底面增加了與導(dǎo)電多晶硅的頂面及凸臺(tái)頂角保護(hù)區(qū)域的頂面均形成歐姆接觸肖特基勢(shì)壘金屬層，本發(fā)明的溝槽肖特基勢(shì)壘二極管反向漏電低，電壓反向阻斷能力佳，可靠性好。本發(fā)明還公開(kāi)了一種溝槽肖特基勢(shì)壘二極管的制造方法，該制造方法步驟少，制造成本低，能有效隔絕因隔離層局部損傷而被工藝過(guò)程損傷和雜質(zhì)玷污的區(qū)域。
文檔編號(hào)H01L21/329GK102916055SQ20121038223
公開(kāi)日2013年2月6日 申請(qǐng)日期2012年10月11日 優(yōu)先權(quán)日2012年10月11日
發(fā)明者劉偉 申請(qǐng)人:杭州立昂微電子股份有限公司