半導(dǎo)體器件制造方法
【專利摘要】本發(fā)明提供了一種應(yīng)力半導(dǎo)體制造方法。本發(fā)明中，首先在NMOS區(qū)域形成張應(yīng)力層以在PMOS區(qū)域形成壓應(yīng)力層，沉積TEOS并進(jìn)行平坦化處理，接著全面沉積保護(hù)層；采用柵極線條掩模版對(duì)保護(hù)層進(jìn)行光刻和刻蝕，打開(kāi)虛設(shè)柵極，由于在張應(yīng)力層和壓應(yīng)力層之上完全覆蓋了保護(hù)層，并且保護(hù)層在濕法腐蝕液中的腐蝕速率很小，因此張應(yīng)力層和壓應(yīng)力層不會(huì)受到任何損傷，克服了現(xiàn)有技術(shù)中的缺陷；接著，形成柵極凹槽后，完成高K柵絕緣層和金屬柵極制造，實(shí)現(xiàn)了后柵工藝與雙應(yīng)變應(yīng)力層的工藝集成。
【專利說(shuō)明】半導(dǎo)體器件制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體器件制造方法領(lǐng)域，特別地，涉及一種應(yīng)用于CMOS后柵工藝的雙應(yīng)變應(yīng)力層的集成方法。
【背景技術(shù)】
[0002]半導(dǎo)體集成電路技術(shù)在進(jìn)入到90nm特征尺寸的技術(shù)節(jié)點(diǎn)后，維持或提高晶體管性能越來(lái)越具有挑戰(zhàn)性。在90nm節(jié)點(diǎn)后，應(yīng)力技術(shù)逐漸被采用以提高器件的性能。與之同時(shí)，在制造工藝方面，后柵工藝(gate last)中的高K金屬柵技術(shù)也逐漸被采用以應(yīng)對(duì)隨著器件不斷減小而帶來(lái)的挑戰(zhàn)。在應(yīng)力技術(shù)中，雙應(yīng)變應(yīng)力層(DSL, dual stress liner)技術(shù)與常規(guī)工藝兼容性高、成本較低，因此，被各大半導(dǎo)體廠商所采用。
[0003]DSL技術(shù)，指的是在不同類型的MOSFET區(qū)域，形成分別具有張應(yīng)力和壓應(yīng)力的應(yīng)力層，通常，在NMOS區(qū)域形成張應(yīng)力層，在PMOS區(qū)域形成壓應(yīng)力層。參見(jiàn)附圖1，圖為采用了 DSL技術(shù)的CMOS制造工藝中的一個(gè)步驟。其中，在襯底I上，形成有NMOS 2和PM0S3，不同MOS晶體管被STI結(jié)構(gòu)4隔離開(kāi)。NMOS 2包括NMOS虛設(shè)柵極6及其虛設(shè)柵極絕緣層
5,PMOS 3包括PMOS虛設(shè)柵極8及其虛設(shè)柵極絕緣層7,虛設(shè)柵極(dummy gate)及其虛設(shè)柵極絕緣層被用于后柵工藝，虛設(shè)柵極通常為多晶硅或非晶硅柵極，虛設(shè)柵極絕緣層通常為氧化硅層，在完成晶體管其他部件之后，去除虛設(shè)柵極及其虛設(shè)柵極絕緣層，形成柵極凹槽，然后在柵極凹槽中形成高K柵絕緣層和金屬柵極。NMOS 2之上覆蓋有張應(yīng)力層9，PMOS3之上覆蓋有壓應(yīng)力層10，應(yīng)力層材料通常為氮化硅。這兩種應(yīng)力層分別向NMOS和PMOS的溝道區(qū)域提供應(yīng)力，以增加溝道區(qū)域載流子的遷移率，保證晶體管在深亞微米領(lǐng)域的性能。接著，在此后的步驟中，需要打開(kāi)虛設(shè)柵極。目前方法是，在形成應(yīng)力層之后，沉積TEOS層20，然后再進(jìn)行CMP，打開(kāi)虛設(shè)柵極，參見(jiàn)附圖2，然后去除虛設(shè)柵極和虛設(shè)柵極絕緣層，然而，采用這一方法所面臨的問(wèn)題就是:虛設(shè)柵極絕緣層通常為氧化硅，去除方式是DHF濕法腐蝕，具體而言，在室溫下(23攝氏度)，1: 100的DHF腐蝕氧化硅的速率為30±1埃/分鐘，但是，與此同時(shí)，張應(yīng)力氮化硅在此條件的DHF中腐蝕速率為498埃/分鐘，遠(yuǎn)大于氧化硅在DHF中的腐蝕速率，由于CMP后會(huì)有一部分張應(yīng)力層9暴露出來(lái)而未被TEOS層20覆蓋，參見(jiàn)圖2中虛線圈所示位置，這樣，在去除虛設(shè)柵絕緣層的時(shí)候，暴露出的張應(yīng)力層9被腐蝕從而形成孔洞，參見(jiàn)附圖3，如果不解決這個(gè)問(wèn)題就會(huì)導(dǎo)致在后續(xù)的高K金屬柵工藝中導(dǎo)致高K材料和金屬柵材料填充到孔洞里從而造成器件性能的劣化，同時(shí)，由于應(yīng)力層損失，導(dǎo)致了 DSL集成失敗。
[0004]因此，需要提供一種新的應(yīng)用于CMOS后柵工藝的雙應(yīng)變應(yīng)力層的集成方法，能夠克服上述缺陷。

【發(fā)明內(nèi)容】

[0005]本發(fā)明提供一種晶體管的制造方法，利用額外形成的材料層作為保護(hù)層，并采用柵極光刻版進(jìn)行光刻，避免了現(xiàn)有技術(shù)中張應(yīng)力層損失的缺陷。[0006]根據(jù)本發(fā)明的一個(gè)方面，本發(fā)明提供一種半導(dǎo)體器件制造方法，用于在后柵工藝的雙應(yīng)變應(yīng)力層的集成，其包括如下步驟:
[0007]提供半導(dǎo)體襯底，在該半導(dǎo)體襯底上形成STI結(jié)構(gòu)，并進(jìn)行阱區(qū)注入，形成NMOS區(qū)域和PMOS區(qū)域；
[0008]形成NMOS晶體管和PMOS晶體管，所述NMOS晶體管和所述PMOS晶體管包括虛設(shè)柵極和虛設(shè)柵極絕緣層，所述虛設(shè)柵極由柵極線條光刻版圖案化；
[0009]在所述NMOS晶體管之上形成張應(yīng)力層，在所述PMOS晶體管之上形成壓應(yīng)力層；
[0010]進(jìn)行CMP工藝，暴露所述虛設(shè)柵極的上表面，并使所述虛設(shè)柵極、所述張應(yīng)力層、所述壓應(yīng)力層的上表面處于同一平面內(nèi)；
[0011]全面性沉積保護(hù)層；
[0012]以柵極線條光刻版對(duì)所述保護(hù)層進(jìn)行光刻和刻蝕，去除位于所述虛設(shè)柵極上表面的所述保護(hù)層，暴露出所述虛設(shè)柵極上表面；
[0013]依次去除所述虛設(shè)柵極和所述虛設(shè)柵極絕緣層，形成柵極凹槽；
[0014]在所述柵極凹槽中，分別形成所述NMOS晶體管和所述PMOS晶體管的高K柵絕緣層和金屬柵極。
[0015]根據(jù)本發(fā)明的一個(gè)方面，形成NMOS晶體管和PMOS晶體管具體包括:
[0016]形成所述虛設(shè)柵極和所述虛設(shè)柵極絕緣層；
[0017]形成柵極間隙壁；
[0018]形成晶體管的源漏區(qū)域。
[0019]根據(jù)本發(fā)明的一個(gè)方面，在所述NMOS晶體管之上形成張應(yīng)力層具體包括:
[0020]全面沉積張應(yīng)力氮化硅膜，用圖案化的光刻膠層保護(hù)位于所述NMOS晶體管的所述張應(yīng)力氮化硅膜，去除位于所述PMOS晶體管的所述張應(yīng)力氮化硅膜，然后去除光刻膠層，形成所述張應(yīng)力層。
[0021]根據(jù)本發(fā)明的一個(gè)方面，在所述PMOS晶體管之上形成壓應(yīng)力層具體包括:
[0022]全面沉積壓應(yīng)力氮化硅膜，用圖案化的光刻膠層保護(hù)位于所述PMOS晶體管的所述壓應(yīng)力氮化硅膜，去除位于所述NMOS晶體管的所述壓應(yīng)力氮化硅膜，然后去除光刻膠層，形成所述壓應(yīng)力層。
[0023]根據(jù)本發(fā)明的一個(gè)方面，所述保護(hù)層為氧化硅、壓應(yīng)力氮化硅或無(wú)應(yīng)力氮化硅，厚度為100埃。
[0024]根據(jù)本發(fā)明的一個(gè)方面，在CMP工藝之前，全面性沉積TEOS層。
[0025]本發(fā)明的優(yōu)點(diǎn)在于:首先在NMOS區(qū)域形成張應(yīng)力層以及在PMOS區(qū)域形成壓應(yīng)力層，沉積TEOS并進(jìn)行平坦化處理，接著全面沉積保護(hù)層；采用柵極線條掩模版對(duì)保護(hù)層進(jìn)行光刻和刻蝕，打開(kāi)虛設(shè)柵極，由于在張應(yīng)力層和壓應(yīng)力層之上完全覆蓋了保護(hù)層，并且保護(hù)層在濕法腐蝕液中的腐蝕速率很小，因此張應(yīng)力層和壓應(yīng)力層不會(huì)受到任何損傷，克服了現(xiàn)有技術(shù)中的缺陷；接著，形成柵極凹槽后，完成高K柵絕緣層和金屬柵極制造，實(shí)現(xiàn)了后柵工藝與雙應(yīng)變應(yīng)力層的工藝集成。
【專利附圖】

【附圖說(shuō)明】
[0026]圖1-3現(xiàn)有的后柵工藝雙應(yīng)變應(yīng)力層的集成方法；[0027]圖4-9本發(fā)明的后柵工藝雙應(yīng)變應(yīng)力層的集成方法。
【具體實(shí)施方式】
[0028]以下，通過(guò)附圖中示出的具體實(shí)施例來(lái)描述本發(fā)明。但是應(yīng)該理解，這些描述只是示例性的，而并非要限制本發(fā)明的范圍。此外，在以下說(shuō)明中，省略了對(duì)公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本發(fā)明的概念。
[0029]本發(fā)明提供一種半導(dǎo)體器件制造方法，特別地涉及一種利用間隙壁技術(shù)的晶體管制造方法，下面參見(jiàn)附圖4-9，將要詳細(xì)描述本發(fā)明提供的半導(dǎo)體器件制造方法。
[0030]首先，參見(jiàn)附圖4，在半導(dǎo)體襯底I上，形成有NMOS 2和PMOS 3，不同MOS晶體管被STI結(jié)構(gòu)4隔離開(kāi)。其中，本實(shí)施例中采用了單晶硅襯底，可選地，也可采用鍺襯底或者其他合適的半導(dǎo)體襯底。在半導(dǎo)體襯底I上形成STI結(jié)構(gòu)4的方法具體包括，首先在半導(dǎo)體襯底I上涂布光刻膠，接著光刻出STI結(jié)構(gòu)4圖形，并對(duì)半導(dǎo)體襯底I進(jìn)行各向異性的刻蝕獲得淺溝槽，在該淺溝槽中填充介電材料，如SiO2，從而形成STI結(jié)構(gòu)。在形成STI結(jié)構(gòu)4之后，進(jìn)行阱區(qū)注入(未在圖中示出)，形成NMOS區(qū)域和PMOS區(qū)域。PMOS的阱區(qū)注入雜質(zhì)為N型雜質(zhì)，而NMOS的阱區(qū)注入雜質(zhì)為P型雜質(zhì)。
[0031]接著，形成NMOS虛設(shè)柵極6及其虛設(shè)柵極絕緣層5，PMOS虛設(shè)柵極8及其虛設(shè)柵極絕緣層7。具體包括:先在襯底I表面沉積一層虛設(shè)柵極絕緣層材料，例如是SiO2，其厚度優(yōu)選為0.5-10nm，沉積工藝?yán)鐬镃VD。之后，沉積虛設(shè)柵極材料，在本發(fā)明后柵工藝中，虛設(shè)柵極材料例如是多晶硅或非晶硅。另外，虛設(shè)柵極材料層之上還形成有硬掩模層(未圖示)。然后，進(jìn)行光刻膠涂布，以柵極線條光刻版進(jìn)行光刻，定義出虛設(shè)柵極圖形，對(duì)虛設(shè)柵極材料以及虛設(shè)柵極絕緣層材料順序刻蝕，從而同時(shí)形成NMOS和PMOS的虛設(shè)柵極及其虛設(shè)柵極絕緣層。虛設(shè)柵極(du_y gate)及其虛設(shè)柵極絕緣層被用于后柵工藝，在完成晶體管其他部件之后，去除虛設(shè)柵極及其虛設(shè)柵極絕緣層，形成柵極凹槽，然后在柵極凹槽中形成高K柵絕緣層和金屬柵極。
[0032]形成虛設(shè)柵極線條后，形成柵極間隙壁，采用沉積和回刻蝕的方式。之后，分別形成NMOS和PMOS的源漏區(qū)域，可以采用離子注入的方式，也可以首先以虛設(shè)柵極為掩模進(jìn)行自對(duì)準(zhǔn)的源漏區(qū)域刻蝕，形成源漏區(qū)域溝槽，然后進(jìn)行源漏區(qū)域外延生長(zhǎng)，從而形成晶體管的源漏區(qū)域。
[0033]之后，在NMOS 2之上形成張應(yīng)力層9。具體包括:首先全面沉積張應(yīng)力氮化硅膜，然后用圖案化的光刻膠層保護(hù)NMOS 2區(qū)域的張應(yīng)力氮化硅膜，去除PMOS 3區(qū)域的張應(yīng)力氮化硅膜，然后去除光刻膠層，形成張應(yīng)力層9。張應(yīng)力層9的厚度為4。
[0034]之后，在PMOS 3之上形成壓應(yīng)力層10。具體包括:首先全面沉積壓應(yīng)力氮化硅膜，然后用圖案化的光刻膠層保護(hù)PMOS 3區(qū)域的壓應(yīng)力氮化硅膜，去除NMOS 2區(qū)域的壓應(yīng)力氮化硅膜，然后去除光刻膠層，形成壓應(yīng)力層10。壓應(yīng)力層10的厚度為匕，其中，匕與匕優(yōu)選地相等，也可以不相等，但差別不超過(guò)SOnm。
[0035]以上兩種應(yīng)力層的形成先后順序可以調(diào)換，它們分別向NMOS和PMOS的溝道區(qū)域提供應(yīng)力，以增加溝道區(qū)域載流子的遷移率，保證晶體管在深亞微米領(lǐng)域的性能。
[0036]接著，全面性沉積TEOS層(未圖示)，進(jìn)行CMP工藝，平坦化器件結(jié)構(gòu)，打開(kāi)虛設(shè)柵極上表面，參見(jiàn)附圖5。并且，在此步CMP工藝中，要使虛設(shè)柵極、張應(yīng)力層9、壓應(yīng)力層10的上表面處于同一平面內(nèi)。此步驟之后，虛設(shè)柵極6和8的上表面被暴露出。
[0037]接著，參見(jiàn)附圖6，全面性沉積保護(hù)層11，保護(hù)層11的材料可以是在DHF中腐蝕速率相對(duì)于張應(yīng)力層9較低的材料，具體為氧化硅、壓應(yīng)力氮化硅、無(wú)應(yīng)力氮化硅等，厚度例如是lOOnm。保護(hù)層11同時(shí)覆蓋整個(gè)器件區(qū)域之上。
[0038]接著，參見(jiàn)附圖7，以柵極線條光刻版對(duì)保護(hù)層11進(jìn)行光刻和刻蝕，去除位于虛設(shè)柵極上表面的保護(hù)層11。此步驟的目的是打開(kāi)虛設(shè)柵極上表面，由于此圖形對(duì)應(yīng)于柵極線條，因此可以采用柵極線條光刻版進(jìn)行光刻，恰好可以暴露出虛設(shè)柵極上表面。
[0039]接著，參見(jiàn)附圖8，依次去除虛設(shè)柵極和虛設(shè)柵極絕緣層，形成柵極凹槽12。具體包括:先去除虛設(shè)柵極6和8 ;接著，去除虛設(shè)柵極絕緣層5和7，去除方式是DHF濕法腐蝕。由于保護(hù)層11覆蓋了全部的張應(yīng)力層9和壓應(yīng)力層10，由于與張應(yīng)力層9和虛設(shè)柵極絕緣層5、7相比，DHF對(duì)保護(hù)層11的腐蝕速率并不大，同時(shí)考慮到保護(hù)層11所具有的厚度，在去除虛設(shè)柵極絕緣層5和7的過(guò)程中，保護(hù)層11不會(huì)被完全去除，因此，由于保護(hù)層11的保護(hù)，DHF對(duì)張應(yīng)力氮化硅無(wú)法進(jìn)行腐蝕，張應(yīng)力層9和壓應(yīng)力層10都將不會(huì)有任何損失，因而可以向溝道提供足夠的應(yīng)力。
[0040]然后，參見(jiàn)附圖9，在柵極凹槽12中分別形成NMOS 2的高K柵絕緣層13和金屬柵極14，PMOS 3的高K柵絕緣層15和金屬柵極16。高K柵絕緣層13和高K柵絕緣層15選自以下材料之一或其組合構(gòu)成的一層或多層=Al2O3, HfO2，包括HfSiOx、HfSiON, HfAlOx,HfTaOx, HfLaOx, HfAlSiOx以及HfLaSiOx至少之一在內(nèi)的鉿基高K介質(zhì)材料，包括Zr02、La203、LaA103、TiO2、或Y2O3至少之一在內(nèi)的稀土基高K介質(zhì)材料。高K柵絕緣層13和高K柵絕緣層15的厚度為0.5-100nm，優(yōu)選為Ι-lOnm，沉積工藝?yán)鐬镃VD。金屬柵極14和金屬柵極16的材料為金屬或金屬化合物，例如TiN，TaN, W。NMOS和PMOS的柵極以及高K柵極絕緣層形成順序可以根據(jù)需求調(diào)換。
[0041]這樣，高K金屬柵極制造完成，實(shí)現(xiàn)了本發(fā)明的后柵工藝和雙應(yīng)變應(yīng)力層集成工藝，之后可以進(jìn)行層間介質(zhì)層以及互連線的制備。
[0042]至此，本發(fā)明提出并詳細(xì)描述了后柵工藝和雙應(yīng)變應(yīng)力層集成的半導(dǎo)體器件制造方法。在本發(fā)明的方法中，首先在NMOS區(qū)域形成張應(yīng)力層以及在PMOS區(qū)域形成壓應(yīng)力層，沉積TEOS并進(jìn)行平坦化處理，接著全面沉積保護(hù)層；采用柵極線條掩模版對(duì)保護(hù)層進(jìn)行光刻和刻蝕，打開(kāi)虛設(shè)柵極，由于在張應(yīng)力層和壓應(yīng)力層之上完全覆蓋了保護(hù)層，并且保護(hù)層在濕法腐蝕液中的腐蝕速率很小，因此張應(yīng)力層和壓應(yīng)力層不會(huì)受到任何損傷，克服了現(xiàn)有技術(shù)中的缺陷；接著，形成柵極凹槽后，完成高K柵絕緣層和金屬柵極制造，實(shí)現(xiàn)了后柵工藝與雙應(yīng)變應(yīng)力層的工藝集成。
[0043]以上參照本發(fā)明的實(shí)施例對(duì)本發(fā)明予以了說(shuō)明。但是，這些實(shí)施例僅僅是為了說(shuō)明的目的，而并非為了限制本發(fā)明的范圍。本發(fā)明的范圍由所附權(quán)利要求及其等價(jià)物限定。不脫離本發(fā)明的范圍，本領(lǐng)域技術(shù)人員可以做出多種替換和修改，這些替換和修改都應(yīng)落在本發(fā)明的范圍之內(nèi)。
【權(quán)利要求】
1.一種半導(dǎo)體器件制造方法，其特征在于包括如下步驟: 提供半導(dǎo)體襯底，在該半導(dǎo)體襯底上形成STI結(jié)構(gòu)，并進(jìn)行阱區(qū)注入，形成NMOS區(qū)域和PMOS區(qū)域； 形成NMOS晶體管和PMOS晶體管，所述NMOS晶體管和所述PMOS晶體管包括虛設(shè)柵極和虛設(shè)柵極絕緣層，所述虛設(shè)柵極由柵極線條光刻版圖案化； 在所述NMOS晶體管之上形成張應(yīng)力層，在所述PMOS晶體管之上形成壓應(yīng)力層； 進(jìn)行CMP工藝，暴露所述虛設(shè)柵極的上表面，并使所述虛設(shè)柵極、所述張應(yīng)力層、所述壓應(yīng)力層的上表面處于同一平面內(nèi)； 全面性沉積保護(hù)層； 以柵極線條光刻版對(duì)所述保護(hù)層進(jìn)行光刻和刻蝕，去除位于所述虛設(shè)柵極上表面的所述保護(hù)層，暴露出所述虛設(shè)柵極上表面； 依次去除所述虛設(shè)柵極和所述虛設(shè)柵極絕緣層，形成柵極凹槽； 在所述柵極凹槽中，分別形成所述NMOS晶體管和所述PMOS晶體管的高K柵絕緣層和金屬柵極。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，形成NMOS晶體管和PMOS晶體管具體包括: 形成所述虛設(shè)柵極和所述虛設(shè)柵極絕緣層； 形成柵極間隙壁； 形成晶體管的源漏區(qū)域。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，在所述NMOS晶體管之上形成張應(yīng)力層具體包括: 全面沉積張應(yīng)力氮化硅膜，用圖案化的光刻膠層保護(hù)位于所述NMOS晶體管的所述張應(yīng)力氮化硅膜，去除位于所述PMOS晶體管的所述張應(yīng)力氮化硅膜，然后去除光刻膠層，形成所述張應(yīng)力層。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，在所述PMOS晶體管之上形成壓應(yīng)力層具體包括: 全面沉積壓應(yīng)力氮化硅膜，用圖案化的光刻膠層保護(hù)位于所述PMOS晶體管的所述壓應(yīng)力氮化硅膜，去除位于所述NMOS晶體管的所述壓應(yīng)力氮化硅膜，然后去除光刻膠層，形成所述壓應(yīng)力層。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述保護(hù)層為氧化硅、壓應(yīng)力氮化硅或無(wú)應(yīng)力氮化硅，厚度為100埃。
6.根據(jù)權(quán)利要求1所述的方法，其特征在于，在CMP工藝之前，全面性沉積TEOS層。
【文檔編號(hào)】H01L21/28GK103730422SQ201210393777
【公開(kāi)日】2014年4月16日 申請(qǐng)日期:2012年10月16日 優(yōu)先權(quán)日:2012年10月16日
【發(fā)明者】秦長(zhǎng)亮, 尹海洲, 殷華湘 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所