半導(dǎo)體封裝件及其制法
【專利摘要】一種半導(dǎo)體封裝件及其制法，該半導(dǎo)體封裝件包括制作增層線路用的介電層、形成于該介電層上的線路層、結(jié)合并電性連接該線路層的半導(dǎo)體芯片、以及包覆該半導(dǎo)體芯片的封裝膠體。因此種介電層與該線路層的結(jié)合性佳，所以兩者之間不會發(fā)生脫層現(xiàn)象，遂能提高該半導(dǎo)體封裝件的可靠度及能使封裝體積更微小化。
【專利說明】半導(dǎo)體封裝件及其制法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體封裝件，尤指一種以無承載件的方式承載芯片的半導(dǎo)體封裝件及其制法。
【背景技術(shù)】
[0002]傳統(tǒng)以導(dǎo)線架作為芯片承載件的半導(dǎo)體封件的型態(tài)及種類繁多，就四邊扁平無導(dǎo)腳(Quad Flat Non-leaded, QFN)半導(dǎo)體封裝件而言,其特征在于未設(shè)置有外導(dǎo)腳，即未形成有如現(xiàn)有四邊形平面(Quad Flat package, QFP)半導(dǎo)體封裝件中用以與外界電性連接的外導(dǎo)腳，如此將得以縮小半導(dǎo)體封裝件的尺寸。然而伴隨半導(dǎo)體產(chǎn)品輕薄短小的發(fā)展趨勢，傳統(tǒng)導(dǎo)線架的QFN封裝件往往因其封裝膠體厚度的限制，而無法進(jìn)一步縮小封裝件的整體高度。因此，業(yè)界便發(fā)展出一種無承載件(carrier)的半導(dǎo)體封裝件，冀借由減低習(xí)用的導(dǎo)線架厚度，以令其整體厚度得以較傳統(tǒng)導(dǎo)線架式封裝件更為輕薄，如圖1D所示。
[0003]圖1A至圖1D為現(xiàn)有半導(dǎo)體封裝件I的制法的剖面示意圖。
[0004]如圖1A所示，蝕刻移除一金屬載板10的部分材質(zhì)，以形成多個打線墊101與多個置晶墊102。
[0005]如圖1B所示，形成一綠漆防焊層11于該金屬載板10上，并使該打線墊101與置晶墊102外露出該防焊層11，再覆蓋一抗氧化層15于該打線墊101與置晶墊102上。
[0006]如圖1C所示，借由粘著材料171置放一半導(dǎo)體芯片17于該置晶墊102上，并利用多條例如金線的焊線170電性連接該半導(dǎo)體芯片17與打線墊101，再形成封裝膠體18于該防焊層11上，以包覆該半導(dǎo)體芯片17與焊線170。
[0007]如圖1D所示，蝕刻移除該金屬載板10，以露出該打線墊101與置晶墊102的下表面。
[0008]然而，現(xiàn)有半導(dǎo)體封裝件I的制法中，該些焊線170需相互跨接，如圖1D’所示，所以該些焊線170之間容易相接觸而造成短路。
[0009]此外，該焊線170具有弧高、弧長的限制，致使該些打線墊101的布設(shè)靈活性受限于該焊線170的打線范圍。
[0010]再者，如圖1D’所示，部分外圈打線墊101與該半導(dǎo)體芯片17的電極墊17a間的距離較遠(yuǎn)，因而打線距離較長，所以需形成較長的焊線170，以致無法節(jié)省該焊線170的使用量，致使該半導(dǎo)體封裝件I的制作成本難以降低，且該半導(dǎo)體封裝件I的尺寸亦難以進(jìn)一步微小化。
[0011]為了進(jìn)一步改進(jìn)前述現(xiàn)有半導(dǎo)體封裝件I的缺失而使封裝結(jié)構(gòu)更微小化，遂發(fā)展出一種制法，如圖2A至圖2E所示，其為現(xiàn)有半導(dǎo)體封裝件2的另一種制法的剖面示意圖。
[0012]如圖2A所示，電鍍形成一線路層24于一銅載板20上，且該線路層24具有多個焊墊241、多個電性連接墊242與置晶墊243，此外形成該線路層24的材質(zhì)為鈀、鎳、鈀及金材(Pd/Ni/Pd/Au)堆棧。
[0013]如圖2B所示，借由例如銀膠的粘著材料271置放至少一半導(dǎo)體芯片27于該置晶墊243上，且該半導(dǎo)體芯片27以多條焊線270電性連接該些焊墊241。
[0014]接著，形成封裝膠體28于該銅載板20上，以包覆該半導(dǎo)體芯片27與該線路層24。
[0015]如圖2C所示，借由該線路層24底部的金材作為止蝕部，以蝕刻移除該銅載板20。
[0016]如圖2D所示，于該焊墊241、電性連接墊242與置晶墊243上形成一極薄銅層25，再形成一如綠漆的防焊層21于該封裝膠體28上，并形成多個開孔210于該防焊層21上，以令該些電性連接墊242上的極薄銅層25與該置晶墊243上的部分極薄銅層25外露于該些開孔210。
[0017]如圖2E所示，利用該極薄銅層25電鍍形成多個焊球29于該開孔210中的極薄銅層25上。
[0018]然而，現(xiàn)有半導(dǎo)體封裝件2的制法中，因需先形成該線路層24，再形成該防焊層21，所以該防焊層21會覆蓋該線路層24的部分材質(zhì)。當(dāng)該些焊球29形成后，因該防焊層21與該線路層24的金材間(該銅層25極薄，可忽略其應(yīng)力影響)的結(jié)合性不佳，導(dǎo)致該防焊層21易于該開孔210處周圍發(fā)生脫層現(xiàn)象，致使該半導(dǎo)體封裝件2具有落球(Ball dropfail)的信賴度問題。
[0019]此外，現(xiàn)有半導(dǎo)體封裝件2的制法中，因使用金材形成該線路層24，所以難以降低該半導(dǎo)體封裝件2的制作成本。
[0020]因此，如何克服上述現(xiàn)有技術(shù)的種種問題，實(shí)已成目前亟欲解決的課題。

【發(fā)明內(nèi)容】

[0021]鑒于上述現(xiàn)有技術(shù)的種種缺陷，本發(fā)明的主要目的在于提供一種半導(dǎo)體封裝件及其制法，能提高該半導(dǎo)體封裝件的可靠度及能使封裝體積更微小化。
[0022]本發(fā)明的半導(dǎo)體封裝件，其包括:介電層，其為制作增層線路用的介電層，且具有相對的第一表面與第二表面，且具有貫穿于該第一與第二表面的開孔；線路層，其形成于該介電層的第一表面上，該線路層具有多條線路及位于各該線路兩端的焊墊與電性連接墊，且令該些電性連接墊外露于該介電層的開孔；至少一半導(dǎo)體芯片，其置放于該介電層的第一表面上，且該半導(dǎo)體芯片具有多個電極墊；以及多條焊線，其電性連接該半導(dǎo)體芯片的電極墊與該些焊墊。
[0023]前述的半導(dǎo)體封裝件中，該線路層還具有置晶墊，以令該半導(dǎo)體芯片置放于該置晶墊上，且該半導(dǎo)體芯片電性連接該置晶墊。
[0024]前述的半導(dǎo)體封裝件中，該些焊墊布設(shè)位于該半導(dǎo)體芯片的外緣處。
[0025]前述的半導(dǎo)體封裝件中，該焊墊位于該電性連接墊與該半導(dǎo)體芯片之間。
[0026]本發(fā)明還提供一種半導(dǎo)體封裝件，其包括:介電層，其為制作增層線路用的介電層，且具有相對的第一表面與第二表面，且具有貫穿于該第一與第二表面的開孔；線路層，其形成于該介電層的第一表面上，該線路層具有多條線路及位于各該線路兩端的焊墊與電性連接墊，且令該些電性連接墊外露于該介電層的開孔；多個導(dǎo)電凸塊，形成于該些焊墊上；以及至少一半導(dǎo)體組件，其接置于該導(dǎo)電凸塊上，且該半導(dǎo)體芯片具有多個電極墊，以借由該些導(dǎo)電凸塊電性連接該些電極墊與該些焊墊。
[0027]本發(fā)明還提供一種半導(dǎo)體封裝件的制法，其包括:提供一承載件，該承載件表面具有介電層，且該介電層為制作增層線路用的介電層；形成線路層于該介電層上，該線路層具有多條線路及位于各該線路兩端的焊墊與電性連接墊；置放至少一半導(dǎo)體芯片于該介電層上，且令該半導(dǎo)體芯片電性連接該些焊墊；形成封裝膠體于該介電層上，以包覆該半導(dǎo)體芯片與線路層；移除該承載件，且保留該介電層于該封裝膠體上；以及形成貫穿該介電層的開孔，以外露該電性連接墊。
[0028]前述的制法中，該承載件的材質(zhì)為金屬。
[0029]前述的制法中，該線路層是以電鍍方式形成。
[0030]前述的制法中，該半導(dǎo)體芯片是以焊線或?qū)щ娡箟K電性連接該些焊墊。
[0031]前述的制法中，該線路層還具有置晶墊，以令該半導(dǎo)體芯片置放于該置晶墊。
[0032]前述的制法中，是以蝕刻方式移除該承載件。
[0033]前述的半導(dǎo)體封裝件及其制法中，該介電層的材質(zhì)為聚酰亞胺、ABF(ajinomotobuild-up film,阿基諾莫脫內(nèi)建膜)、環(huán)氧樹脂復(fù)合玻璃材質(zhì)、強(qiáng)化纖維復(fù)合玻璃材質(zhì)或環(huán)氧樹脂復(fù)合玻璃陶瓷粉材質(zhì)。
[0034]前述的半導(dǎo)體封裝件及其制法中，還包括形成表面處理層于該焊墊上。
[0035]前述的半導(dǎo)體封裝件及其制法中，還包括形成膠材于該介電層與該半導(dǎo)體芯片之間。
[0036]前述的半導(dǎo)體封裝件及其制法中，還包括形成封裝膠體于該介電層的第一表面上，以包覆該半導(dǎo)體芯片與線路層。
[0037]另外，前述的半導(dǎo)體封裝件及其制法中，還包括形成焊球于該介電層的開孔上。
[0038]由上可知，本發(fā)明的半導(dǎo)體封裝件及其制法，其借由制作增層線路用的介電層取代現(xiàn)有技術(shù)的防焊層，令該介電層作為止蝕層與防焊層，所以能以銅材制作線路層，而無需以金材制作線路層與止蝕層，且無需制作防焊層與化鍍銅，所以本發(fā)明有效降低制作成本。
[0039]此外，該制作增層線路用的介電層與銅材的結(jié)合性佳，所以該介電層于該開孔處周圍不會發(fā)生脫層現(xiàn)象。因此，本發(fā)明的半導(dǎo)體封裝件可避免落球的信賴度問題。
[0040]另外，該制作增層線路用的介電層亦提供較佳的支撐性以避免落球。
【專利附圖】

【附圖說明】
[0041]圖1A至圖1D為現(xiàn)有半導(dǎo)體封裝件的制法的剖視示意圖；其中，圖1D’為圖1D的局部打線的上視平面示意圖，圖1D’的A-A剖面線為圖1D ;
[0042]圖2A至圖2E為現(xiàn)有半導(dǎo)體封裝件的制法的剖視示意圖；
[0043]圖3A至圖3F為本發(fā)明的半導(dǎo)體封裝件的制法的剖視示意圖；其中，圖3F’為圖3F的另一實(shí)施例；圖3F”為圖3F’(無封裝膠體)的上視平面示意圖；
[0044]圖4為本發(fā)明的半導(dǎo)體封裝件的另一實(shí)施例的剖視示意圖；以及
[0045]圖5為圖4的另一實(shí)施例。
[0046]主要組件符號說明
[0047]1，2，3，3’，4，5半導(dǎo)體封裝件
[0048]10金屬載板
[0049]101打線墊
[0050]102, 243，343置晶墊
[0051]11,21防焊層[0052]15抗氧化層[0053]17,27,37,37’半導(dǎo)體芯片
[0054]17a, 37a電極墊
[0055]170，270，370焊線
[0056]171，271，371粘著材料
[0057]18，28，38封裝膠體
[0058]20銅載板
[0059]210，310開孔
[0060]24，34線路層
[0061]241,341,341’焊墊
[0062]242,342,342’電性連接墊
[0063]25銅層
[0064]29，39焊球
[0065]3a承載結(jié)構(gòu)
[0066]30承載件
[0067]31介電層
[0068]31a第一表面
[0069]31b第二表面
[0070]32導(dǎo)電層
[0071]33a第一圖案化阻層
[0072]33b第二圖案化阻層
[0073]33c第三圖案化阻層
[0074]340線路
[0075]35表面處理層
[0076]36支撐結(jié)構(gòu)
[0077]36a支撐層
[0078]370’導(dǎo)電凸塊
[0079]38’底膠。
【具體實(shí)施方式】
[0080]以下借由特定的具體實(shí)施例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點(diǎn)及功效。
[0081]須知，本說明書所附圖式所繪示的結(jié)構(gòu)、比例、大小等，均僅用以配合說明書所揭示的內(nèi)容，以供本領(lǐng)域技術(shù)人員的了解與閱讀，并非用以限定本發(fā)明可實(shí)施的限定條件，所以不具技術(shù)上的實(shí)質(zhì)意義，任何結(jié)構(gòu)的修飾、比例關(guān)系的改變或大小的調(diào)整，在不影響本發(fā)明所能產(chǎn)生的功效及所能達(dá)成的目的下，均應(yīng)仍落在本發(fā)明所揭示的技術(shù)內(nèi)容得能涵蓋的范圍內(nèi)。同時，本說明書中所引用的如“上”、“下”、“第一”、“第二”、“第三”及“一”等用語，也僅為便于敘述的明了，而非用以限定本發(fā)明可實(shí)施的范圍，其相對關(guān)系的改變或調(diào)整，在無實(shí)質(zhì)變更技術(shù)內(nèi)容下，當(dāng)也視為本發(fā)明可實(shí)施的范疇。[0082]圖3A至圖3F為本發(fā)明的半導(dǎo)體封裝件3的制法的剖面示意圖。
[0083]如圖3A所示，提供一承載結(jié)構(gòu)3a具有一制增層線路用的介電層31、一導(dǎo)電層32與一承載件30，再形成第一圖案化阻層33a于該導(dǎo)電層32上以外露該導(dǎo)電層32的部分表面。
[0084]于本實(shí)施例中，形成該介電層31的材質(zhì)為制作增層線路用的材質(zhì)，即聚酰亞胺(Polyimide, PI)、ABF(ajinomoto build-up film,阿基諾莫脫內(nèi)建膜)、環(huán)氧樹脂復(fù)合玻璃材質(zhì)、強(qiáng)化纖維復(fù)合玻璃材質(zhì)或環(huán)氧樹脂復(fù)合玻璃陶瓷粉材質(zhì)，并非一般預(yù)浸材(prepreg, PP)的介電材。因考量后續(xù)封裝模壓工藝(Molding)中，封裝膠體與介電材之間的熱膨脹系數(shù)(thermal expansion coefficient, CTE)差異大小的問題及介電材是否易脆而受壓裂壞的問題，所以選用上述該制增層線路用的介電層31，并非一般預(yù)浸材(prepreg, PP)的介電層。
[0085]接著，利用該導(dǎo)電層32電鍍形成一線路層34于該介電層31上，且該線路層34具有多條線路340 (如圖3F”所示)、置晶墊343以及位于各該線路340兩端的焊墊341與電性連接墊342。其中，該置晶墊343在本實(shí)施例僅用以接置半導(dǎo)體芯片，所以可不另連接至該線路340，而于其它實(shí)施例中，該置晶墊343除了用以接置半導(dǎo)體芯片外，也可作為如接地用的電性連接墊而連接該線路340，以令該置晶墊343借由該線路340電性連接該電性連接墊 342，342，。
[0086] 于本實(shí)施例中，形成該承載件30與該導(dǎo)電層32的主要材質(zhì)為如銅或鋁的金屬，且該導(dǎo)電層32作為電鍍工藝的電流路徑，而形成該線路層34的主要材質(zhì)為銅材或鋁材。
[0087]此外，該承載件30、介電層31及導(dǎo)電層32可視為一承載結(jié)構(gòu)3a。
[0088]再者，該些焊墊341作為打線墊，且布設(shè)位于該置晶墊343的外緣處，并位于該電性連接墊342，342’與該置晶墊343之間。
[0089]另外，該介電層31具有相對的第一表面31a (此處表不圖式中的上表面)與第二表面31b (此處表不圖式中的下表面),且其以該第一表面31a結(jié)合該導(dǎo)電層32,而以該第二表面31b結(jié)合該承載件30。
[0090]如圖3B所示，形成一第二圖案化阻層33b于該第一圖案化阻層33a上以外露該焊墊341，再形成一表面處理層35于該焊墊341上。
[0091]同時，形成一第三圖案化阻層33c于該承載件30的另一側(cè)(如圖所示的下側(cè))，以形成一支撐層36a于該承載件30上。
[0092]于本實(shí)施例中，該支撐層36a與該表面處理層35為相同材質(zhì)組成，該材質(zhì)如為從該焊墊341處由下而上的鎳/金層(Ni/Au),例如，化鎳/金(Ni/Au);或者，由化鎳鈕金(Electroless Nickel/Electroless Palladium/Immersion Gold, ENEPIG)、直接浸金(Direct Immersion Gold, DIG)、電鍍鎳 / 化鍍!E / 電鍍金形成。
[0093]如圖3C所示，移除該第一至第三圖案化阻層33a，33b，33c，且一并移除該第一圖案化阻層33a下方的導(dǎo)電層32。
[0094]有關(guān)制作圖案化線路的方式繁多，并不限于上述，特此述明。
[0095]如圖3D所示，進(jìn)行置晶(Die Bonding)、打線(Wire Bonding)及封裝模壓(Molding)工藝。借由例如銀膠的粘著材料371置放至少一半導(dǎo)體芯片37于該置晶墊343上，且該半導(dǎo)體芯片37以多條焊線370電性連接該些焊墊341。[0096]接著，形成封裝膠體38于該介電層31上，以包覆該半導(dǎo)體芯片37與線路層34。
[0097]于本實(shí)施例中，該半導(dǎo)體芯片37具有多個電極墊37a，如圖3F”所示，以令該焊線370電性連接該些電極墊37a與該些焊墊341。
[0098]此外，該些焊墊341布設(shè)位于該半導(dǎo)體芯片37的外緣處，且該焊墊341位于該電性連接墊342，342’與該半導(dǎo)體芯片37之間。
[0099]另外，該些焊墊341也可布設(shè)于該些電性連接墊342，342’之間。
[0100]于其它實(shí)施例中，也可不形成置晶墊343，以令該半導(dǎo)體芯片37直接置放于該介電層31的第一表面31a上。
[0101]本發(fā)明的制法，如圖3F”所示，于該介電層31上進(jìn)行布線，所以不需將焊線370直接連接至該電性連接墊342，342’，因而可避免現(xiàn)有焊線跨接而造成短路的問題。
[0102]此外，借由該線路340的設(shè)計(jì)，可提升該些焊墊341的布設(shè)靈活性，使該電性連接墊342，342’的布設(shè)不受該焊線370的打線范圍的限制。
[0103]再者，借由該線路340的設(shè)計(jì)，該些焊墊341與該半導(dǎo)體芯片37的電極墊37a(含I/o接點(diǎn))之間的距離縮短，所以無需使用較長的焊線370，不僅有效節(jié)省該焊線370的使用量以達(dá)到降低材料成本的目的，且利于微小化該半導(dǎo)體封裝件3的尺寸。
[0104]另外，該線路層34的電性連接墊342，342’的總數(shù)大于或等于該半導(dǎo)體芯片37的電極墊37a (含I/O接點(diǎn))的總數(shù)，如圖3F”所示。
[0105]如圖3E所示，蝕刻移除該承載件30未具有該支撐層36a的部份，且保留該介電層31于該封裝膠體38上，以形成支撐結(jié)構(gòu)36于該介電層31的第二表面31b上。
[0106]如圖3F所示，形成多個開孔310于該介電層31的第二表面31b上，以令該些電性連接墊342，342’與置晶墊343外露于該些開孔310中，以供形成焊球39于該開孔310中的電性連接墊342，342’與置晶墊343上，以令該半導(dǎo)體封裝件3的底部具有數(shù)組球柵(BallArray),并且部分該些置晶墊343可以視需求作接地之用。
[0107]于本實(shí)施例中，該支撐結(jié)構(gòu)36作為工藝中的測試結(jié)構(gòu)。
[0108]此外，該些最外側(cè)的電性連接墊342’也可不外露于該開孔310中。
[0109]再者，借由該介電層31作為保護(hù)線路之用，可免作現(xiàn)有如綠漆的防焊層。
[0110]另外，于圖3F”中，為了清楚顯示本發(fā)明的技術(shù)，所以簡化該半導(dǎo)體芯片37的電極墊37a及該線路340的實(shí)際布設(shè)情況，因而部分電極墊37a以「.」表示，且僅顯示部分線路340，因而部分該電性連接墊342’，342’并未顯示連接該線路340，也就是實(shí)際上，該電性連接墊342’，342’應(yīng)連接于該線路340的一端。
[0111]如圖3F’所示，于另一實(shí)施例中，該半導(dǎo)體封裝件3’可不形成該支撐結(jié)構(gòu)36，也就是于圖3B的工藝中不制作該支撐層36a，而于圖3E的工藝中移除全部該承載件30。
[0112]本發(fā)明的制法中，是以材質(zhì)較軟的制作增層線路的介電層31取代現(xiàn)有技術(shù)中材質(zhì)較碎的防焊層，且將以銅材或鋁材為主的線路層34形成于該介電層31上，此外該介電層31與銅材或鋁材的結(jié)合性佳，所以該介電層31于該開孔310處周圍不會發(fā)生脫層現(xiàn)象。因此，本發(fā)明的半導(dǎo)體封裝件3可避免落球(Ball drop fail)，所以能提升可靠度。
[0113]此外，該介電層31還提供較佳的支撐性以避免落球，且該介電層31用以作為止蝕層，因而該線路層34無需以金材制作，所以本發(fā)明的制法能有效節(jié)省材料成本。
[0114]再者，移除該承載件30之后，該介電層31即可作為防焊之用，所以無需使用現(xiàn)有的綠漆工藝，因而本發(fā)明的制法可降低制作成本。且使用銅材或鋁材制作該線路層34，所以于形成該焊球39之前，無需進(jìn)行化鍍銅工藝，因而本發(fā)明的制法可大幅降低制作成本。
[0115]另外，使用銅材或鋁材制作該線路層34以取代現(xiàn)有技術(shù)的較長焊線，不僅可節(jié)省金材的使用量以降低材料成本，且利于微小化該半導(dǎo)體封裝件3的尺寸。
[0116]圖4及圖5為本發(fā)明的半導(dǎo)體封裝件4，5的另一實(shí)施例的剖面示意圖。如圖4所示，該半導(dǎo)體芯片37’可借由多個導(dǎo)電凸塊370’電性連接該些焊墊341’，也就是于圖3A的工藝中，可不需制作置晶墊。接著，形成底膠38’于該半導(dǎo)體芯片37’與該介電層31的第一表面31a之間，以包覆該些導(dǎo)電凸塊370’ ；也可不形成底膠38’而直接以該封裝膠體38包覆該些導(dǎo)電凸塊370’。或者，如圖5所示，僅形成底膠38’于該半導(dǎo)體芯片37’與該介電層31的第一表面31a之間，而不形成該封裝膠體38。
[0117]于本實(shí)施例中，該些焊墊341’可選擇性地借由該線路340連接內(nèi)側(cè)的電性連接墊342或外圍的電性連接墊342 ’。
[0118]此外，該半導(dǎo)體芯片37’的電極墊(圖略)上形成有凸塊底下金屬層(Under BumpMetallurgy, UBM，圖未示)，以結(jié)合該導(dǎo)電凸塊370’。其中，有關(guān)覆晶式半導(dǎo)體芯片的電極墊布設(shè)情況可依需求而定，并無特別限制，且有關(guān)UBM的結(jié)構(gòu)種類繁多，也無特別限制。
[0119]本發(fā)明的制法，不僅具有導(dǎo)線架(Lead Frame)的結(jié)構(gòu)特征，且可利用布線形成覆晶式或打線式結(jié)構(gòu)，并于底部形成數(shù)組球柵，所以能制作出多功能、多優(yōu)點(diǎn)的封裝件結(jié)構(gòu)。
[0120]本發(fā)明還提供一種半導(dǎo)體封裝件3，3’，4，5，包括:一制作增層線路用的介電層31、一線路層34以及至少一半導(dǎo)體芯片37，37’。
[0121]所述的介電層31具有相對的第一表面31a與第二表面31b,且于該第二表面31b上形成多個開孔310,此外形成該介電層31的材質(zhì)為聚酰亞胺(Polyimide, PI)、ABF(ajinomoto build-up film,阿基諾莫脫內(nèi)建膜)、環(huán)氧樹脂復(fù)合玻璃材質(zhì)、強(qiáng)化纖維復(fù)合玻璃材質(zhì)或環(huán)氧樹脂復(fù)合玻璃陶瓷粉材質(zhì)。
[0122]所述的線路層34形成于該介電層31的第一表面31a上，該線路層34具有多條線路340及位于各該線路340兩端的焊墊341，341’與電性連接墊342 (或電性連接墊342’與置晶墊343)，以令該些電性連接墊342 (或電性連接墊342’與置晶墊343)外露于該介電層31的開孔310，此外形成該線路層34的材質(zhì)為銅材或鋁材。
[0123]所述的半導(dǎo)體芯片37，37’置放于該介電層31的第一表面31a上或該焊墊341’上，且該半導(dǎo)體芯片37，37’具有多個電極墊37a，并以多條焊線370或多個導(dǎo)電凸塊370’電性連接該些電極墊37a與該些焊墊341，341’。
[0124]所述的半導(dǎo)體封裝件3，3’，4還包括封裝膠體38，形成于該介電層31的第一表面31a上，以包覆該半導(dǎo)體芯片37，37’與線路層34。
[0125]所述的半導(dǎo)體封裝件3，3’，4，5還包括表面處理層35，形成于該焊墊341上。
[0126]所述的半導(dǎo)體封裝件3，3’，4，5還包括多個焊球39，分別形成于各該開孔310中的電性連接墊342 (或電性連接墊342’與置晶墊343)上。
[0127]所述的半導(dǎo)體封裝件3，3’，4，5還包括形成于該介電層31與該半導(dǎo)體芯片37，37’之間的膠材(即該粘著材料371或該底膠38’)。
[0128]于一實(shí)施例中，該線路層34還具有置晶墊343，以令該半導(dǎo)體芯片37置放于該置晶墊343上，且該置晶墊343可作為電性連接墊。[0129]于一實(shí)施例中，該些焊墊341布設(shè)位于該半導(dǎo)體芯片37的外緣處。
[0130]于一實(shí)施例中，該焊墊341位于該電性連接墊342，342’與該半導(dǎo)體芯片37之間。
[0131]綜上所述，本發(fā)明的半導(dǎo)體封裝件及其制法，主要借由該制增層線路用的介電層可同時作為止蝕層與防焊層，所以能以銅材或鋁材制作線路層，而無需以金材制作線路層與止蝕層，且無需制作防焊層與化鍍銅，所以本發(fā)明有效降低制作成本。
[0132]此外，該制增層線路用的介電層與銅材或鋁材的結(jié)合性佳，所以該制增層線路用的介電層于該開孔處周圍不會發(fā)生脫層現(xiàn)象，因而有效提升本發(fā)明的半導(dǎo)體封裝件的可靠度。
[0133]另外，使用銅材制作該線路層，不僅可節(jié)省金材的使用量以降低材料成本，且利于微小化該半導(dǎo)體封裝件的尺寸。
[0134]上述實(shí)施例僅用以例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何本領(lǐng)域技術(shù)人員均可在不違背本發(fā)明的精神及范疇下，對上述實(shí)施例進(jìn)行修改。因此本發(fā)明的權(quán)利保護(hù)范圍，應(yīng)如權(quán)利要求書所列。
【權(quán)利要求】
1.一種半導(dǎo)體封裝件，其包括: 制作增層線路用的介電層，其具有相對的第一表面與第二表面，并具有貫穿于該第一與第二表面的開孔； 線路層，其形成于該介電層的第一表面上，該線路層具有多條線路及位于各該線路兩端的焊墊與電性連接墊，且令該些電性連接墊外露于該介電層的開孔； 至少一半導(dǎo)體芯片，其置放于該介電層的第一表面上，且該半導(dǎo)體芯片具有多個電極墊；以及 多條焊線，其電性連接該半導(dǎo)體芯片的電極墊與該些焊墊。
2.—種半導(dǎo)體封裝件，其包括: 制作增層線路用的介電層，其具有相對的第一表面與第二表面，且具有貫穿于該第一與第二表面的開孔； 線路層，其形成于該介電層的第一表面上，該線路層具有多條線路及位于各該線路兩端的焊墊與電性連接墊，且令該些電性連接墊外露于該介電層的開孔； 多個導(dǎo)電凸塊，形成于該些焊墊上；以及 至少一半導(dǎo)體組件，其接置于該導(dǎo)電凸塊上，且該半導(dǎo)體芯片具有多個電極墊，以借由該些導(dǎo)電凸塊電性連接該些電極墊與該些焊墊。
3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體封裝件，其特征在于，該介電層的材質(zhì)為聚酰亞胺、ABF、環(huán)氧樹脂復(fù)合玻璃材質(zhì)、強(qiáng)化纖維復(fù)合玻璃材質(zhì)或環(huán)氧樹脂復(fù)合玻璃陶瓷粉材質(zhì)。
4.根據(jù)權(quán)利要求1或2 所述的半導(dǎo)體封裝件，其特征在于，該半導(dǎo)體封裝件還包括形成于該焊墊上的表面處理層。
5.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體封裝件，其特征在于，該半導(dǎo)體封裝件還包括形成于該介電層的開孔中的焊球。
6.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體封裝件，其特征在于，該半導(dǎo)體封裝件還包括形成于該介電層與該半導(dǎo)體芯片之間的膠材。
7.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體封裝件，其特征在于，該半導(dǎo)體封裝件還包括封裝膠體，其形成于該介電層的第一表面上，以包覆該半導(dǎo)體芯片與線路層。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，該線路層還具有置晶墊，以令該半導(dǎo)體芯片置放于該置晶墊上。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體封裝件，其特征在于，該半導(dǎo)體芯片電性連接該置晶墊。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，該些焊墊布設(shè)位于該半導(dǎo)體芯片的外緣處。
11.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，該焊墊位于該電性連接墊與該半導(dǎo)體芯片之間。
12.—種半導(dǎo)體封裝件的制法，其包括: 提供一承載件，該承載件表面具有介電層，且該介電層為制作增層線路用的介電層； 形成線路層于該介電層上，該線路層具有多條線路及位于各該線路兩端的焊墊與電性連接墊； 置放至少一半導(dǎo)體芯片于該介電層上，且令該半導(dǎo)體芯片電性連接該些焊墊；形成封裝膠體于該介電層上，以包覆該半導(dǎo)體芯片與線路層； 移除該承載件，且保留該介電層于該封裝膠體上；以及 形成貫穿該介電層的開孔，以外露該電性連接墊。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體封裝件的制法，其特征在于，該承載件的材質(zhì)為金屬。
14.根據(jù)權(quán)利要求12所述的半導(dǎo)體封裝件的制法，其特征在于，形成該介電層的材質(zhì)為聚酰亞胺、ABF、環(huán)氧樹脂復(fù)合玻璃材質(zhì)、強(qiáng)化纖維復(fù)合玻璃材質(zhì)或環(huán)氧樹脂復(fù)合玻璃陶瓷粉材質(zhì)。
15.根據(jù)權(quán)利要求12所述的半導(dǎo)體封裝件的制法，其特征在于，該線路層以電鍍方式形成。
16.根據(jù)權(quán)利要求12所述的半導(dǎo)體封裝件的制法，其特征在于，該線路層還具有置晶墊，以令該半導(dǎo)體芯片置放于該置晶墊上。
17.根據(jù)權(quán)利要求12所述的半導(dǎo)體封裝件的制法，其特征在于，該半導(dǎo)體芯片以焊線或?qū)щ娡箟K電性連接該些焊墊。
18.根據(jù)權(quán)利要求12所述的半導(dǎo)體封裝件的制法，其特征在于，是以蝕刻方式移除該承載件。
19.根據(jù)權(quán)利要求12所述的半導(dǎo)體封裝件的制法，其特征在于，該制法還包括形成焊球于該介電層的開孔中。
20.根據(jù)權(quán)利要求12所述的半導(dǎo)體封裝件的制法，其特征在于，該制法還包括形成封裝膠體于該介電層的第一表面上，以包覆該半導(dǎo)體芯片與線路層。
【文檔編號】H01L21/60GK103715165SQ201210394739
【公開日】2014年4月9日 申請日期:2012年10月17日 優(yōu)先權(quán)日:2012年10月2日
【發(fā)明者】陳嘉成, 何祈慶, 唐紹祖, 劉宇哲, 蔡瀛洲 申請人:矽品精密工業(yè)股份有限公司