半導(dǎo)體器件及半導(dǎo)體器件的制造方法
【專利摘要】本發(fā)明提供了一種半導(dǎo)體器件及半導(dǎo)體器件的制造方法。其中該半導(dǎo)體器件的制造方法包括提供具有半導(dǎo)體層的絕緣體上半導(dǎo)體，圖案化所述半導(dǎo)體層以在所述半導(dǎo)體層上形成凹槽，兩個(gè)相鄰所述凹槽之間為凸起；形成應(yīng)力改變層覆蓋所述凹槽和所述凸起；圖案化所述應(yīng)力改變層以在所述應(yīng)力改變層上形成溝槽，所述應(yīng)力改變層被所述溝槽限定出應(yīng)力改變層側(cè)壁；形成絕緣側(cè)墻于所述應(yīng)力改變層側(cè)壁；形成柵介電層覆蓋所述凸起暴露出的部分；形成柵電極層覆蓋所述柵介電層。本發(fā)明所提供的半導(dǎo)體器件的制造方法通過設(shè)置該應(yīng)力改變層來(lái)調(diào)整半導(dǎo)體器件多數(shù)載流子的遷移率，改善該半導(dǎo)體器件的電性能。
【專利說(shuō)明】半導(dǎo)體器件及半導(dǎo)體器件的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體領(lǐng)域，特別涉及半導(dǎo)體器件及半導(dǎo)體器件的制造方法。
【背景技術(shù)】
[0002]場(chǎng)效應(yīng)晶體管(FET)的溝道區(qū)內(nèi)流過的電流與該溝道區(qū)內(nèi)的多數(shù)載流子的遷移率成正比。溝道區(qū)上不同的應(yīng)力會(huì)影響多數(shù)載流子遷移率，并因此影響電流。例如，P-FET的溝道區(qū)上的縱向壓應(yīng)力可以提高空穴遷移率。相反，n-FET的溝道區(qū)上的縱向拉應(yīng)力會(huì)提高電子遷移率。
[0003]2010年5月11日公開的美國(guó)專利文獻(xiàn)US7714358B2提到一種η型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(n-FET)及形成該n-FET的方法，該方法利用碳注入物注入半導(dǎo)體中，使源極區(qū)和漏極區(qū)非晶化，隨后使該注入的非晶化的源區(qū)和漏極區(qū)重結(jié)晶。但是，為了最大化重結(jié)晶的硅碳源極區(qū)和漏極區(qū)的應(yīng)力效應(yīng)，碳注入必須深。不幸的是，由于存在同時(shí)將碳離子注入柵電極并損傷柵極介電層的風(fēng)險(xiǎn)，深的碳注入受限制。因此，需要一種改善的FET結(jié)構(gòu)，其可以為溝道區(qū)提供優(yōu)化的應(yīng)力。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是提供具有良好的溝道區(qū)應(yīng)力的半導(dǎo)體器件及其制造方法。所述半導(dǎo)體器件的制造方法，包括:
[0005]一種半導(dǎo)體器件的制造方法，其特征在于，包括下列步驟:
[0006]提供絕緣體上半導(dǎo)體，所述絕緣體上半導(dǎo)體包括襯底、半導(dǎo)體層以及位于所述襯底與所述半導(dǎo)體層之間的絕緣層；
[0007]圖案化所述半導(dǎo)體層以在所述半導(dǎo)體層上形成凹槽，兩個(gè)相鄰所述凹槽之間為凸起，所述凸起被所述凹槽限定出凸起側(cè)壁；
[0008]形成應(yīng)力改變層覆蓋所述凹槽和所述凸起，所述應(yīng)力改變層對(duì)所述凸起產(chǎn)生應(yīng)力改變作用；
[0009]圖案化所述應(yīng)力改變層以在所述應(yīng)力改變層上形成溝槽，所述溝槽暴露出至少部分所述凸起，所述應(yīng)力改變層被所述溝槽限定出應(yīng)力改變層側(cè)壁；
[0010]形成側(cè)墻于所述應(yīng)力改變層側(cè)壁，所述側(cè)墻遮擋部分所述凸起；
[0011]形成柵介電層覆蓋所述凸起暴露出的部分；
[0012]形成柵電極層覆蓋所述柵介電層，所述柵電極層同時(shí)填充所述溝槽。
[0013]可選的，所述柵電極層填充所述溝槽之后，移除位于所述應(yīng)力改變層上的所述柵電極層。
[0014]可選的，所述凹槽下面的半導(dǎo)體層和覆蓋所述凹槽的應(yīng)力改變層形成源極的至少一部分或漏極的至少一部分。
[0015]可選的，所述凸起形成溝道的至少一部分。
[0016]可選的，所述應(yīng)力改變層包括硅鍺層。[0017]可選的，所述硅鍺層包括P型摻雜物。
[0018]可選的，所述應(yīng)力改變層包括硅碳層。
[0019]可選的，所述硅碳層包括η型摻雜物。
[0020]可選的，采用干法刻蝕圖案化所述半導(dǎo)體層。
[0021 ]可選的，采用干法刻蝕圖案化所述應(yīng)力改變層。
[0022]可選的，采用CF4或CHF3作為刻蝕氣體。
[0023]可選的，所述凹槽的深度在2nm至20nm之間。
[0024]可選的,所述應(yīng)力改變層的厚度在20nm至200nm之間。
[0025]本發(fā)明還提供了一種半導(dǎo)體器件，包括:
[0026]絕緣體上半導(dǎo)體，所述絕緣體上半導(dǎo)體包括襯底、半導(dǎo)體層以及位于所述襯底與所述半導(dǎo)體層之間的絕緣層；
[0027]所述半導(dǎo)體層包括有凹槽，相鄰兩個(gè)所述凹槽之間為凸起；
[0028]應(yīng)力改變層，覆蓋所述凹槽，所述應(yīng)力改變層在所述凸起上方為溝槽；
[0029]所述溝槽側(cè)面包括有側(cè)墻；
[0030]柵介電層，覆蓋所述凸起；
[0031 ]所述柵介電層被柵電極層覆蓋，所述柵電極層填充所述溝槽。
[0032]可選的，所述凹槽定義出源極區(qū)域和漏極區(qū)域；所述凸起定義出溝道區(qū)域。
[0033]可選的，所述應(yīng)力改變層包括摻雜有P型摻雜物的硅鍺層。
[0034]可選的，所述應(yīng)力改變層包括摻雜有η型摻雜物的硅碳層。
[0035]可選的，所述凹槽的深度在2nm至20nm之間。
[0036]與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn):
[0037]本發(fā)明所提供的半導(dǎo)體器件的制造方法由于在半導(dǎo)體層上形成應(yīng)力改變層，該應(yīng)力改變層和該半導(dǎo)體層晶格常數(shù)不同，因而在它們之間會(huì)產(chǎn)生應(yīng)力，通過設(shè)置該應(yīng)力改變層來(lái)調(diào)整半導(dǎo)體器件多數(shù)載流子的遷移率，改善該半導(dǎo)體器件的電性能。
【專利附圖】

【附圖說(shuō)明】
[0038]圖1為本發(fā)明實(shí)施例的半導(dǎo)體器件制作方法的流程圖；
[0039]圖2至圖8為本發(fā)明實(shí)施例半導(dǎo)體器件形成過程的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0040]本發(fā)明提供一種應(yīng)力優(yōu)化的半導(dǎo)體器件及制造此器件的方法，以改善溝道的應(yīng)力，從而增大半導(dǎo)體器件中多數(shù)載流子的遷移率，其中多數(shù)載流子既可以是空穴，也可以是電子。本發(fā)明所提供的半導(dǎo)體器件的集成電路可包含應(yīng)力改變的MOS晶體管，亦可包含未應(yīng)力改變的MOS晶體管。最主要的是本發(fā)明的半導(dǎo)體器件可以包括有應(yīng)力改變的MOS晶體管，其中應(yīng)力改變最主要指應(yīng)力向優(yōu)化方向改變。雖然MOS主要指金屬柵電極與氧化物柵極絕緣體的器件，但是本發(fā)明中，MOS晶體管也用于表示任何包含位于柵極絕緣體(不論該柵極絕緣體是氧化物或其它絕緣體)上的導(dǎo)電柵電極(不論該導(dǎo)電柵電極是金屬或其它導(dǎo)電材料)，且該柵極絕緣體位于半導(dǎo)體襯底(不論該半導(dǎo)體襯底是硅或其它半導(dǎo)體材料)上的半導(dǎo)體器件。[0041]請(qǐng)參考圖1，并在相應(yīng)步驟結(jié)合參考圖2至圖8，本發(fā)明實(shí)施例提供的半導(dǎo)體器件的制造方法包括下列步驟:
[0042]步驟SI,如圖2所示,提供絕緣體上半導(dǎo)體(Semiconductor-On-1nsulator，SOI),該SOI包括襯底1、半導(dǎo)體層3以及位于襯底I與半導(dǎo)體層3之間的絕緣層2。
[0043]如圖2所示，本實(shí)施例提供SOI，該SOI的襯底I可以為晶圓。該SOI上的半導(dǎo)體層3可以由硅材料形成，當(dāng)該半導(dǎo)體層3由硅材料形成時(shí)，該硅材料的純度滿足半導(dǎo)體工業(yè)所需要的純度，并且該硅材料優(yōu)選為單晶硅。該單晶硅的半導(dǎo)體層3優(yōu)選具有(100)晶向，同時(shí)該單晶硅可摻雜有半導(dǎo)體用雜質(zhì)摻雜物，例如硼、磷及砷等元素。除了硅材料以外，該半導(dǎo)體層3也可以是由鍺層、砷化鎵層或其它半導(dǎo)體材料層形成。同樣的，本實(shí)施例中，絕緣層2優(yōu)選的由二氧化硅材料形成，但是也可以由氮化硅層等其它絕緣材料制成。
[0044]步驟S2，圖案化半導(dǎo)體層3以在半導(dǎo)體層3上形成凹槽30，兩個(gè)相鄰凹槽30之間為凸起31，凸起31被凹槽30限定出凸起側(cè)壁311。
[0045]請(qǐng)參考圖3，圖案化后的SOI的結(jié)構(gòu)如圖3所示。該結(jié)構(gòu)仍然包括襯底1、半導(dǎo)體層3以及位于襯底I與半導(dǎo)體層3之間的絕緣層2，與圖2中不同之處在于，此時(shí)半導(dǎo)體層3包括被圖案化形成的凹槽30，兩個(gè)凹槽30之間自然形成凸起31，而凸起31被凹槽30限定出了凸起側(cè)壁311。
[0046]圖案化半導(dǎo)體層3的工藝過程包括在半導(dǎo)體層3上形成光阻(Photo Resist，PR)，然后對(duì)光阻進(jìn)行圖案化，然后在圖案化后的光阻的保護(hù)下，將半導(dǎo)體層3凹槽30對(duì)應(yīng)位置的部分去掉，即形成凹槽30，最后再去除光阻，得到如圖3中所示的結(jié)構(gòu)。
[0047]本實(shí)施例采用干法刻蝕來(lái)圖案化半導(dǎo)體層3，進(jìn)一步的，采用CF4和/或CHF3作為刻蝕氣體，并且，優(yōu)選的將凹槽30深度控制在2nm至20nm之間。該圖案化半導(dǎo)體層3的工藝過程為本領(lǐng)域技術(shù)人員的熟知技術(shù)，具體工藝過程在此不再展開敘述。
[0048]凹槽30的下面部分的半導(dǎo)體層3在最終的半導(dǎo)體器件中會(huì)形成源極的至少一部分或者漏極的至少一部分，而凸起31則會(huì)形成溝道的至少一部分。
[0049]步驟S3，形成應(yīng)力改變層4以覆蓋凹槽30和凸起31。
[0050]請(qǐng)參考圖4，與圖3中的半導(dǎo)體結(jié)構(gòu)相比，圖4顯示出在半導(dǎo)體層3上形成有應(yīng)力改變層4，該應(yīng)力改變層4覆蓋該半導(dǎo)體層3在上述步驟中形成的凹槽30 (結(jié)合圖3)和凸起31。同時(shí)，本實(shí)施例優(yōu)選的，在該應(yīng)力改變層4上還包括一層保護(hù)層5。
[0051]在步驟S3中，應(yīng)力改變層4以非選擇性方式形成在半導(dǎo)體層3上。如果采用選擇性方式形成該應(yīng)力改變層4，則會(huì)導(dǎo)致該半導(dǎo)體器件的源極和漏極區(qū)域會(huì)存在晶體及形態(tài)上的缺陷(crystal and morphological defect),而采用非選擇性方式形成該應(yīng)力改變層4，則不會(huì)存在此問題。并且非選擇性方式相對(duì)選擇性方式而言，其制造過程更加簡(jiǎn)單，并且成本更低。
[0052]作為一種具體實(shí)施例，本發(fā)明采用化學(xué)氣相沉積(Chemical VaporDeposition,CVD)制程的非選擇性方式來(lái)形成應(yīng)力改變層4。在CVD制程過程中，可通過調(diào)整反應(yīng)物流量、溫度、壓力等參數(shù)來(lái)控制應(yīng)力改變層4的形成速率。在具體工藝過程中，可通過在反應(yīng)器內(nèi)加熱S0I，然后將包含該應(yīng)力改變層4制作材料的氣體混合物沉積在該半導(dǎo)體層3上面，形成該應(yīng)力改變層4。該氣體混合物中還可以包含決定導(dǎo)電率的摻雜物(conductivitydetermining dopant),從而使得沉積后形成的該應(yīng)力改變層4的導(dǎo)電率得到提升，保證該應(yīng)力改變層4的某些部分后續(xù)成為源極或者漏極的至少一部分。
[0053]該應(yīng)力改變層4的制作材料可以是任何贗晶(pseudomorphic)材料,該贗晶材料的晶格常數(shù)不同于該半導(dǎo)體層3的晶格常數(shù)。在該應(yīng)力改變層4的形成期間，當(dāng)具有該應(yīng)力改變層4制作材料(即該贗晶材料)的氣體分子沉積于在該半導(dǎo)體層3上時(shí)，這些氣體分子延伸該半導(dǎo)體層3原來(lái)的結(jié)晶結(jié)構(gòu)，亦即該贗晶材料重復(fù)該半導(dǎo)體層3的晶格結(jié)構(gòu)。并且，除了重復(fù)該半導(dǎo)體層3的晶格結(jié)構(gòu)外，該贗晶材料會(huì)繼續(xù)生長(zhǎng)在該半導(dǎo)體層3的晶格結(jié)構(gòu)上。由于該半導(dǎo)體層3和該應(yīng)力改變層4的晶格常數(shù)不同，因而在它們之間會(huì)產(chǎn)生應(yīng)力，在一定程度上，該應(yīng)力隨著該應(yīng)力改變層4厚度的增大而增大,所以可以通過控制該應(yīng)力改變層4的厚度來(lái)調(diào)整該應(yīng)力的大小。而該應(yīng)力會(huì)影響該半導(dǎo)體器件多數(shù)載流子的遷移率，因而可以通過調(diào)整該應(yīng)力改變層4的厚度來(lái)改善該半導(dǎo)體器件的電性能。
[0054]為使半導(dǎo)體層3和應(yīng)力改變層4之間產(chǎn)生足夠的應(yīng)力作用，本實(shí)施例中應(yīng)力改變層4的厚度優(yōu)選為20nm至200nm之間。由于應(yīng)力改變層4是形成在半導(dǎo)體層3上面的，因而應(yīng)力改變層4的厚度并不受半導(dǎo)體層3厚度的限制，因此即使半導(dǎo)體層3厚度僅為IOnm或更薄(例如超薄絕緣層上半導(dǎo)體，Ultra-Thin Semiconductor-On-1nsulator,UTS0I),仍可通過形成該應(yīng)力改變層4覆蓋于半導(dǎo)體層3上，來(lái)達(dá)到提高半導(dǎo)體器件電性能的目的。
[0055]提高半導(dǎo)體器件多數(shù)載流子的遷移率，對(duì)于具體的MOS管來(lái)說(shuō)，當(dāng)MOS管為PMOS管時(shí)，對(duì)P型溝道增加縱向的壓縮應(yīng)力時(shí)，可以增加空穴的遷移率，當(dāng)MOS管為NMOS管時(shí)，對(duì)N型溝道增加縱向的拉伸應(yīng)力時(shí)，可以增加電子的遷移率。
[0056]當(dāng)該半導(dǎo)體器件為PMOS管，該半導(dǎo)體層3是硅層時(shí)，該應(yīng)力改變層4可以是鍺化硅(SiGe)層，并且此時(shí)該應(yīng)力改變層4可以覆蓋一些P溝道區(qū)域而不覆蓋N溝道區(qū)域。由于鍺化硅層的晶格常數(shù)大于此時(shí)半導(dǎo)體層3的晶格常數(shù)，因而該應(yīng)力改變層4能夠?qū)ζ渌采w的這些P溝道區(qū)域產(chǎn)生縱向的壓縮應(yīng)力。參考圖4可知，此時(shí)應(yīng)力改變層4會(huì)對(duì)凸起31產(chǎn)生壓縮應(yīng)力，該壓縮應(yīng)力為從左右兩側(cè)的凸起側(cè)壁311向凸起31中間集中的應(yīng)力，而凸起31后續(xù)會(huì)作為P溝道的至少一部分，也就是說(shuō)該應(yīng)力改變層4會(huì)對(duì)P溝道產(chǎn)生壓縮應(yīng)力，亦即此時(shí)該應(yīng)力改變層4可以增加PMOS管中空穴的遷移率。在本實(shí)施例中，該鍺化硅層還可以包括η型摻雜物，以便后續(xù)該鍺化硅層的一部分成為源極和/或漏極的至少一部分。
[0057]同樣的，當(dāng)該半導(dǎo)體器件為NMOS管，該半導(dǎo)體層3是硅層時(shí)，該應(yīng)力改變層4可以是碳化硅(SiC)層，并且此時(shí)該應(yīng)力改變層4可以覆蓋一些N溝道區(qū)域而不覆蓋P溝道區(qū)域。由于碳化硅層的晶格常數(shù)小于此時(shí)半導(dǎo)體層3的晶格常數(shù)，因而該應(yīng)力改變層4能夠?qū)ζ渌采w的這些N溝道區(qū)域產(chǎn)生縱向的拉伸應(yīng)力。參考圖4可知，此時(shí)應(yīng)力改變層4會(huì)對(duì)凸起31產(chǎn)生拉伸應(yīng)力，該壓縮應(yīng)力為從左右兩側(cè)的凸起側(cè)壁311向圖4中凸起31左右端外部拉伸的應(yīng)力，而凸起31后續(xù)會(huì)作為N溝道的至少一部分，也就是說(shuō)該應(yīng)力改變層4會(huì)對(duì)N溝道產(chǎn)生拉伸應(yīng)力，亦即此時(shí)該應(yīng)力改變層4可以增加NMOS管中電子的遷移率。
[0058]圖4中可以看到，在應(yīng)力改變層4上還包括一層保護(hù)層5。形成保護(hù)層5沉積于該應(yīng)力改變層4上。保護(hù)層5用于保護(hù)應(yīng)力改變層4。該保護(hù)層5可以包括SiO2層或SiN層。當(dāng)該蓋層為SiN時(shí)，可采用低壓化學(xué)氣相沉積法(LPCVD)沉積形成。
[0059]應(yīng)力改變層4覆蓋凹槽30后，前面已經(jīng)提到，在凹槽30下面的部分半導(dǎo)體層3會(huì)形成源極或者漏極的至少一部分，同時(shí)，覆蓋凹槽30的應(yīng)力改變層4的部分也會(huì)至少形成源極或者漏極的至少一部分，即后續(xù)在凹槽30區(qū)域的半導(dǎo)體層3和應(yīng)力改變層4的某些部分形成源極和漏極。而凸起31則形成溝道的至少一部分，溝道可以包括凸起31以下的部分半導(dǎo)體層3。
[0060]本實(shí)施例中，應(yīng)力改變層4并非全面覆蓋于半導(dǎo)體器件的所有N溝道區(qū)域上和P溝道區(qū)域。也就是說(shuō)圖4僅示出了半導(dǎo)體器件的一部分結(jié)構(gòu)，在圖4未顯示的該半導(dǎo)體器件的其它區(qū)域中，存在該應(yīng)力改變層4未覆蓋的區(qū)域。
[0061]步驟S4，圖案化應(yīng)力改變層4以在應(yīng)力改變層4上形成溝槽40，溝槽40暴露出至少部分凸起31，應(yīng)力改變層4被溝槽40限定出應(yīng)力改變層側(cè)壁41。
[0062]請(qǐng)參考圖5，圖案化應(yīng)力改變層4，使該半導(dǎo)體器件包括如圖5所示結(jié)構(gòu)。與圖4相比，應(yīng)力改變層4和保護(hù)層5在凸起31上方的部分被去除，并形成溝槽40，溝槽40暴露出了凸起31，而應(yīng)力改變層4被該溝槽40限定出了應(yīng)力改變層側(cè)壁41。
[0063]圖5中顯示，并非全部凸起31上方的應(yīng)力改變層4和保護(hù)層5都被去除，有一小部分位于凸起31上方的應(yīng)力改變層4和保護(hù)層5仍然被保留，即圖5中，凸起側(cè)壁311并不是與應(yīng)力改變層側(cè)壁41處在同一條直線上。這是因?yàn)?，理論上，?dāng)應(yīng)力改變層側(cè)壁41和凸起側(cè)壁311恰好沿同一條直線齊平時(shí)，應(yīng)力改變層4仍然可以對(duì)凸起側(cè)壁311產(chǎn)生應(yīng)力作用。但是在實(shí)際工藝過程中，一方面不容易剛好控制到應(yīng)力改變層側(cè)壁41和凸起側(cè)壁311恰好沿同一條直線齊平，另外一方面，如果應(yīng)力改變層側(cè)壁41和凸起側(cè)壁311恰好沿同一條直線齊平，則應(yīng)力改變層4很容易與凸起側(cè)壁311發(fā)生分離，或者說(shuō)它們之間的晶格結(jié)構(gòu)會(huì)不發(fā)生重復(fù)接觸，這樣，它們之間的應(yīng)力作用就可能減小或者消除，也就無(wú)法起到應(yīng)力改變層4應(yīng)有的應(yīng)力改變作用。因而，為了保險(xiǎn)起見，本實(shí)施例中，將圖5所示的兩個(gè)應(yīng)力改變層側(cè)壁41向中間靠近一小段距離，從而保證應(yīng)力改變層4能夠與凸起側(cè)壁311緊密接觸，起到相應(yīng)的應(yīng)力改變作用。但是為了敘述方便，本說(shuō)明書仍然表述成“應(yīng)力改變層4和保護(hù)層5在凸起31上方的部分被去除”，本領(lǐng)域技術(shù)人員不應(yīng)以上述結(jié)構(gòu)認(rèn)為本說(shuō)明書內(nèi)容矛盾。
[0064]圖案化該應(yīng)力改變層4的工藝過程與圖案化半導(dǎo)體層3的工藝過程類似，本實(shí)施例同樣采用干法刻蝕工藝，所采用的氣體同樣為CHF3或CF4。同時(shí)，刻蝕形成的溝槽40的寬度約為凸起31的長(zhǎng)度，優(yōu)選為20nnT200nm。
[0065]步驟S5，形成絕緣側(cè)墻6于應(yīng)力改變層側(cè)壁41，絕緣側(cè)墻6遮擋部分凸起31。
[0066]與圖5相比，圖6中的半導(dǎo)體器件結(jié)構(gòu)多出了絕緣側(cè)墻6，該絕緣側(cè)墻6位于(也可以說(shuō)是附著于)應(yīng)力改變層側(cè)壁41，并且從圖6中可以看出，由于絕緣側(cè)墻6具有一定的水平寬度，因而它會(huì)遮擋部分凸起31。
[0067]可通過先沉積再通過非等向性蝕刻(anisotropic etching)的方式形成絕緣側(cè)墻
6,例如以使用CF4或CHF3的化學(xué)作用的電衆(zhòng)(plasma)或反應(yīng)性離子蝕刻(Reactive 1nEtching,RIE)進(jìn)行非等向性地蝕刻，具體的工藝過程為本領(lǐng)域的現(xiàn)有技術(shù)，在此不再贅述。該絕緣側(cè)墻6的形成材料可以為氧化物、氮化物或它們的組合。本實(shí)施例優(yōu)選的，選擇用二氧化硅(SiO2)來(lái)制作該絕緣側(cè)墻6。
[0068]步驟S6，形成柵介電層7覆蓋凸起31所暴露出的部分。
[0069]相較于圖6而言，圖7中的半導(dǎo)體結(jié)構(gòu)在溝槽40中多出了柵介電層7，更具體地說(shuō)，該柵介電層7形成于溝槽40被絕緣側(cè)墻6限定出的空間內(nèi)，且該柵介電層7覆蓋凸起31暴露出的部分，而凸起31暴露出的部分后續(xù)形成溝道的至少一部分。
[0070]上述絕緣側(cè)墻6用于將該柵介電層7與該半導(dǎo)體器件最終的源極及漏極區(qū)域間隔開。該絕緣側(cè)墻6的高度與溝槽40的深度大致相等，因而其范圍也優(yōu)選在20nnT200nm之間。
[0071]在具體形成該柵介電層7的過程中，可以沉積一層具有高介電系數(shù)的介電材料的原子層，形成該柵介電層7。使用于沉積該高介電系數(shù)介電材料的原子層沉積制程，包括化學(xué)氣相沉積法(CVD)、低壓化學(xué)氣相沉積法(LPCVD)、半大氣壓化學(xué)氣相沉積法(Sem1-Atmospheric Chemical Vapor Deposition, SACVD)或是電衆(zhòng)增強(qiáng)化學(xué)氣相沉積法(Plasma Enhanced Chemical VaporDeposition,PECVD)等。該高介電系數(shù)的介電材料指介電系數(shù)大于3.9的材料,且可包括例如鉿或錯(cuò)娃酸鹽(hafnium or zirconium silicates)以及鉿或鋯氧化物。也可以采用二氧化硅層而形成該柵介電層7。具體的，該柵介電層7可以在氧化作用環(huán)境中加熱該襯底I的方式形成熱生長(zhǎng)出二氧化硅，以使熱生長(zhǎng)二氧化硅層僅生長(zhǎng)于該半導(dǎo)體層3的暴露部分上，亦即凸起31暴露的部分上。
[0072]步驟S7，形成柵電極層8以覆蓋柵介電層7，柵電極層8同時(shí)填充溝槽40。
[0073]與圖7相比，圖8中的半導(dǎo)體器件進(jìn)一步多了一層?xùn)烹姌O層8，該柵電極層8 一方面覆蓋柵介電層7，另一方面填充溝槽40，更具體的說(shuō)，是填充溝槽40被絕緣側(cè)墻6和柵介電層7限定出的空間內(nèi)。并且圖8中顯示的半導(dǎo)體器件少了圖7中的保護(hù)層5，同時(shí)柵電極層8上表面也與絕緣側(cè)墻6上表面以及應(yīng)力改變層4上表面齊平。
[0074]柵電極層8可以由多晶娃層(polycrystalline silicon)離子植入(ionimplantation)摻入雜質(zhì),它可以通過娃燒(SiH4)的氫還原反應(yīng)的LPCVD而沉積。該柵電極層8也可以是金屬柵電極形成材料，如銦(Ir)、錸(Re)、鈦(Ti)、氮化鈦(TiN)及其合金的材料，以及位于該金屬頂端上做為接觸材料的多晶硅接口。該金屬層可由其自身或伴隨合適的摻雜雜質(zhì)沉積，以設(shè)定該晶體管的必要臨界電壓。
[0075]圖8中顯示保護(hù)層5被去除，而柵電極層8上表面與絕緣側(cè)墻6上表面和應(yīng)力改變層4上表面齊平。但是在開始時(shí)，柵電極層8的材料可沉積于保護(hù)層5、絕緣側(cè)墻6和柵極絕緣層2的上面，然后可使用化學(xué)機(jī)械平坦化(Chemical Mechanical Planarization, CMP)制程最終將保護(hù)層5和部分絕緣側(cè)墻6去除，使得形成如圖8所示的齊平結(jié)構(gòu)。
[0076]圖8中所顯示的半導(dǎo)體器件中，源極區(qū)域和漏極區(qū)域包括了部分應(yīng)力改變層4和部分凹槽30下面的半導(dǎo)體層3。該應(yīng)力改變層4所產(chǎn)生的應(yīng)力增強(qiáng)的源極區(qū)域和漏極區(qū)域可大幅提升該半導(dǎo)體器件的電性能。
[0077]本發(fā)明還提供了一種半導(dǎo)體器件。
[0078]請(qǐng)參考圖8，該半導(dǎo)體器件包括SOI，該SOI包括襯底1、半導(dǎo)體層3以及位于襯底I與半導(dǎo)體層3之間的絕緣層2，半導(dǎo)體層3包括有凹槽30(結(jié)合圖3)，相鄰兩個(gè)凹槽30之間為凸起31。應(yīng)力改變層4，覆蓋凹槽30，應(yīng)力改變層4在凸起31上方為溝槽40 (結(jié)合圖5)。溝槽40側(cè)面包括有側(cè)墻6，柵介電層7覆蓋凸起31，柵介電層7被柵電極層8覆蓋，柵電極層8填充溝槽40。
[0079]本實(shí)施例中SOI的襯底I可以為晶圓。該SOI上的半導(dǎo)體層3可以由硅材料形成，當(dāng)該半導(dǎo)體層3由硅材料形成時(shí)，該硅材料的純度滿足半導(dǎo)體工業(yè)所需要的純度，并且該硅材料優(yōu)選為單晶硅。該單晶硅半導(dǎo)體層3優(yōu)選具有(100)晶向，同時(shí)該單晶硅可摻雜有半導(dǎo)體用雜質(zhì)摻雜物，例如硼、磷及砷等元素。除了硅材料以外，該半導(dǎo)體層3也可以是由鍺層、砷化鎵層或其它半導(dǎo)體材料層形成。同樣的，本實(shí)施例中，絕緣層2優(yōu)選的由二氧化硅材料形成，但是也可以由氮化硅層等其它絕緣材料制成。
[0080]本實(shí)施例的凹槽30定義出源極區(qū)域和漏極區(qū)域，凸起31定義出溝道區(qū)域。凹槽30的深度在2nm至20nm之間。
[0081]該應(yīng)力改變層4可以由任何贗晶(pseudomorphic)材料層，該贗晶材料的晶格常數(shù)不同于該半導(dǎo)體層3的晶格常數(shù)，進(jìn)一步的，該應(yīng)力改變層4可為硅合金材料層。上述凹槽30定義出的源極區(qū)域和漏極區(qū)域中，凹槽30所在位置的部分半導(dǎo)體層3作為源極區(qū)域或漏極區(qū)域的至少一部分，而覆蓋凹槽30的應(yīng)力改變層4部分也作為源極區(qū)域或漏極區(qū)域的至少一部分，即凹槽30所在位置的部分半導(dǎo)體層3和覆蓋凹槽30的部分應(yīng)力改變層4構(gòu)成了相應(yīng)的源極區(qū)域和漏極區(qū)域。
[0082]在一個(gè)具體的實(shí)施例中，半導(dǎo)體層3可以摻雜有η型摻雜物(如砷或磷)，應(yīng)力改變層4可以為鍺化硅(SiGe)層，并且該SiGe層可以摻雜有P型摻雜物(如硼)。SiGe層中的硅為單晶硅晶體結(jié)構(gòu)，其中部分硅原子被替換成鍺原子，且該晶格常數(shù)上的增加正比于該替換原子的濃度，該SiGe層中鍺原子可具有約10至35原子百分比。由于鍺原子較硅原子大，因此鍺加入硅中可以產(chǎn)生具有的晶格常數(shù)大于半導(dǎo)體層3晶格常數(shù)的結(jié)晶材料。由于SiGe層具有大于半導(dǎo)體層3的晶格常數(shù)，因而SiGe層將產(chǎn)生縱向壓縮應(yīng)力作用于半導(dǎo)體層3，該應(yīng)力改變層4會(huì)對(duì)凸起31兩側(cè)的凸起側(cè)壁311施加向中間集中的縱向壓縮應(yīng)力，而凸起31是溝道的至少一部分，因而該壓縮應(yīng)力可以增加于溝道內(nèi)空穴的遷移率，從而改善具有P型溝道MOSFET管的半導(dǎo)體器件的效能。
[0083]在另一個(gè)具體的實(shí)施例中，半導(dǎo)體層3可以摻雜有P型摻雜物(如硼)，應(yīng)力改變層4可以為碳化硅(SiC)層，并且該SiC層可以摻雜有η型摻雜物(如砷或磷)。SiC層中的硅為單晶硅晶體結(jié)構(gòu)，其中部分硅原子被替換成碳原子，且該晶格常數(shù)上的增加正比于該替換原子的濃度，該SiC層中碳原子可具有約10至35原子百分比。由于碳原子較硅原子小，因此碳加入硅中可以產(chǎn)生具有的晶格常數(shù)小于半導(dǎo)體層3晶格常數(shù)的結(jié)晶材料。由于SiC層具有小于半導(dǎo)體層3的晶格常數(shù)，因而SiC層將產(chǎn)生縱向拉伸應(yīng)力作用于半導(dǎo)體層3，該應(yīng)力改變層4會(huì)對(duì)凸起31兩側(cè)的凸起側(cè)壁311施加向左右兩邊的縱向拉伸應(yīng)力，而凸起31是溝道的至少一部分，因而該拉伸應(yīng)力可以增加于溝道內(nèi)電子的遷移率，從而改善具有N型溝道MOSFET管的半導(dǎo)體器件的效能。
[0084]應(yīng)力改變層4在凸起31上方為溝槽40，即凸起31上方的部分應(yīng)力改變層4被去除以形成溝槽40，溝槽40限定出了應(yīng)力改變層側(cè)壁41，其中溝槽40的寬度可以略小于凸起31的寬度，以保證應(yīng)力改變層4始終與凸起側(cè)壁311緊密接觸在一起。
[0085]應(yīng)力改變層側(cè)壁41被絕緣側(cè)墻6覆蓋，而溝槽40暴露出的凸起31部分被柵介電層7覆蓋，柵介電層7又被柵電極層8覆蓋，這樣，柵介電層7就將柵極與溝道隔開。同時(shí)柵電極層8填充溝槽40，并通過平坦化使得整個(gè)結(jié)構(gòu)平整。絕緣側(cè)墻6將柵介電層7和柵電極層8這兩層與應(yīng)力改變層4隔開，因而該絕緣側(cè)墻6起到了使得源極、漏極和柵極相互絕緣隔絕的作用。
[0086]本說(shuō)明書中各個(gè)部分采用遞進(jìn)的方式描述，每個(gè)部分重點(diǎn)說(shuō)明的都是與其他部分的不同之處，各個(gè)部分之間相同相似部分互相參見即可。[0087]本發(fā)明雖然以較佳實(shí)施例公開如上，但其并不是用來(lái)限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動(dòng)和修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以本發(fā)明權(quán)利要求所界定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種半導(dǎo)體器件的制造方法，其特征在于，包括下列步驟: 提供絕緣體上半導(dǎo)體，所述絕緣體上半導(dǎo)體包括襯底、半導(dǎo)體層以及位于所述襯底與所述半導(dǎo)體層之間的絕緣層； 圖案化所述半導(dǎo)體層以在所述半導(dǎo)體層上形成凹槽，兩個(gè)相鄰所述凹槽之間為凸起，所述凸起被所述凹槽限定出凸起側(cè)壁； 形成應(yīng)力改變層覆蓋所述凹槽和所述凸起，所述應(yīng)力改變層對(duì)所述凸起產(chǎn)生應(yīng)力改變作用； 圖案化所述應(yīng)力改變層以在所述應(yīng)力改變層上形成溝槽，所述溝槽暴露出至少部分所述凸起，所述應(yīng)力改變層被所述溝槽限定出應(yīng)力改變層側(cè)壁； 形成側(cè)墻于所述應(yīng)力改變層側(cè)壁，所述側(cè)墻遮擋部分所述凸起； 形成柵介電層以覆蓋所述凸起暴露出的部分； 形成柵電極層以覆蓋所述柵介電層，所述柵電極層填充所述溝槽。
2.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述柵電極層填充所述溝槽之后，移除位于所述應(yīng)力改變層上的所述柵電極層。
3.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述凹槽下面的半導(dǎo)體層和覆蓋所述凹 槽的應(yīng)力改變層形成源極的至少一部分或漏極的至少一部分。
4.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述凸起形成溝道的至少一部分。
5.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述應(yīng)力改變層包括硅鍺層。
6.如權(quán)利要求5所述的半導(dǎo)體器件的制造方法，其特征在于，所述硅鍺層包括P型摻雜物。
7.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述應(yīng)力改變層包括硅碳層。
8.如權(quán)利要求7所述的半導(dǎo)體器件的制造方法，其特征在于，所述硅碳層包括η型摻雜物。
9.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，采用干法刻蝕圖案化所述半導(dǎo)體層。
10.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，采用干法刻蝕圖案化所述應(yīng)力改變層。
11.如權(quán)利要求9或10所述的半導(dǎo)體器件的制造方法，其特征在于，采用CF4或CHF3作為刻蝕氣體。
12.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述凹槽的深度在2nm至20nm之間。
13.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述應(yīng)力改變層的厚度在20nm至200nm之間。
14.一種半導(dǎo)體器件,其特征在于,包括: 絕緣體上半導(dǎo)體，所述絕緣體上半導(dǎo)體包括襯底、半導(dǎo)體層以及位于所述襯底與所述半導(dǎo)體層之間的絕緣層；所述半導(dǎo)體層包括有凹槽，相鄰兩個(gè)所述凹槽之間為凸起；應(yīng)力改變層，覆蓋所述凹槽，所述應(yīng)力改變層在所述凸起上方為溝槽；所述溝槽側(cè)面包括有側(cè)墻； 柵介電層，覆蓋所述凸起；所述柵介電層被柵電極層覆蓋，所述柵電極層填充所述溝槽。
15.如權(quán)利要求14所述的半導(dǎo)體器件，其特征在于，所述凹槽定義出源極區(qū)域和漏極區(qū)域；所述凸起定義出溝道區(qū)域。
16.如權(quán)利要求15所述的半導(dǎo)體器件，其特征在于，所述應(yīng)力改變層包括摻雜有P型摻雜物的硅鍺層。
17.如權(quán)利要求15所述的半導(dǎo)體器件，其特征在于，所述應(yīng)力改變層包括摻雜有η型摻雜物的硅碳層。
18.如權(quán)利要求14所述的半導(dǎo)體器件，其特征在于，所述凹槽的深度在2nm至20nm之間。`
【文檔編號(hào)】H01L29/78GK103779219SQ201210406251
【公開日】2014年5月7日 申請(qǐng)日期:2012年10月22日 優(yōu)先權(quán)日:2012年10月22日
【發(fā)明者】韓秋華 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司