具有減小的字線電阻的豎直柵極器件的制作方法
【專利摘要】本發(fā)明公開一種具有減小的字線電阻的半導(dǎo)體器件，所述半導(dǎo)體器件包括具有主側(cè)的基板。第一柱相對于基板的主側(cè)豎直地延伸，該第一柱限定有第一導(dǎo)電區(qū)域、第二導(dǎo)電區(qū)域以及設(shè)置在第一和第二導(dǎo)電區(qū)域之間的溝道區(qū)。第一柵極設(shè)置在第一柱的溝道區(qū)上方。埋入式字線在第一柱下方沿第一方向延伸，埋入式字線構(gòu)造為將第一控制信號提供至第一柵極。第一介入部與埋入式字線和第一柵極連接，以使第一控制信號能夠通過埋入式字線施加到第一柵極。
【專利說明】具有減小的字線電阻的豎直柵極器件
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種具有豎直柵極晶體管的半導(dǎo)體器件及其形成方法。
【背景技術(shù)】
[0002]在過去幾十年中，半導(dǎo)體器件已經(jīng)經(jīng)歷了驚人的進(jìn)步和發(fā)展。每兩年，金屬-氧化物-半導(dǎo)體(Metal-Oxide_Semiconductor,MOS)晶體管的尺寸減小1/2。柵極長度(或柵極尺寸)是半導(dǎo)體器件縮小的最重要的參數(shù)之一。較小的柵極長度允許較高的組裝密度和較快的電路。這個性能余量(performance headroom)也使得可以在較低電壓下操作。晶體管的這種持續(xù)縮小使得最近幾年的信息技術(shù)的爆炸式發(fā)展成為可能。
[0003]目前，正在制造具有20nm級(regime)物理柵極長度的半導(dǎo)體器件。預(yù)期柵極長度將進(jìn)一步減小，并且在未來幾年中將接近10nm。然而，簡單地基于降低特征尺寸的縮小是不能永遠(yuǎn)持續(xù)下去的。
[0004]由于需要高密度芯片，DRAM產(chǎn)業(yè)已在柵極長度的縮小方面起到帶頭作用。由于平面方向上的尺寸減小接近其物理限制，因此DRAM制造商目前正在研究豎直方向上的器件縮小。正在開發(fā)的豎直柵極晶體管的實(shí)例是豎直圍繞柵極晶體管(vertical surroundinggate transistor, VSGT)。VSGT是具有半導(dǎo)體柱的典型的金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管(M0SFET)。在柱中沿豎直方向限定源極、漏極和溝道。柵極環(huán)繞該柱的溝道區(qū)，并且由此而得名為“豎直圍繞柵極晶體管”。
[0005]除了其它的好處外，豎直柵極晶體管可以使用與當(dāng)前的存儲單元設(shè)計8F2和6F2相比更小的存儲單元設(shè)計4F2 (即單元(cell，又稱為晶胞)是2FX2F)。術(shù)語“F”是指給定半導(dǎo)體器件的最小特征尺寸。豎直晶體管技術(shù)的緊湊型單元設(shè)計可實(shí)現(xiàn)高度密集組裝的半導(dǎo)體器件。然而，將豎直晶體管技術(shù)引入到大批量生產(chǎn)中可能需要解決許多問題。這些問題之一是保持字線電阻相對較低，甚至對于將柵極制造得更薄來適應(yīng)單元尺寸減小的情況也如此。

【發(fā)明內(nèi)容】

[0006]本發(fā)明涉及一種具有豎直溝道晶體管的半導(dǎo)體器件及其形成方法，更具體地說，涉及一種具有與形成在柱上的柵極分開設(shè)置的字線的半導(dǎo)體器件。在本發(fā)明的實(shí)施例中，字線形成在限定豎直晶體管的柱的下方。柵極連接器(或介入部)用于將對應(yīng)的柵極和字線彼此連接起來。因此，當(dāng)使柱相互更靠近以適應(yīng)單元尺寸縮小時，并不需要減小字線的厚度。由于字線與柵極分開，所以可使字線設(shè)置有足夠的厚度，以將字線電阻保持在可控的水平。在一個實(shí)施例中，將基本上由金屬組成的字線埋入在柱下方。在一個實(shí)施例中，位線和字線設(shè)置在柱下方。
[0007]在一個實(shí)施例中，一種半導(dǎo)體器件包括具有主側(cè)的基板。第一柱相對于基板的主側(cè)豎直延伸，所述第一柱限定有第一導(dǎo)電區(qū)域、第二導(dǎo)電區(qū)域和設(shè)置在所述第一導(dǎo)電區(qū)域與所述第二導(dǎo)電區(qū)域之間的溝道區(qū)。第一柵極設(shè)置在所述第一柱的溝道區(qū)上方。埋入式字線在所述第一柱下方沿第一方向延伸，所述埋入式字線構(gòu)造為將第一控制信號提供至所述第一柵極。第一介入部將所述埋入式字線和所述第一柵極連接在一起以使所述第一控制信號能夠經(jīng)由所述埋入式字線施加到所述第一柵極。
[0008]在一個實(shí)施例中，一種半導(dǎo)體器件包括多條第一導(dǎo)電線，多條第一導(dǎo)電線沿第一方向延伸，每條第一導(dǎo)電線大致彼此平行。多條第二導(dǎo)電線沿第二方向延伸，并疊置在所述第一導(dǎo)電線上方，每條第二導(dǎo)電線大致彼此平行。設(shè)置多個柱，每個柱設(shè)置在所述第一導(dǎo)電線和所述第二導(dǎo)電線上方，每個柱限定有第一導(dǎo)電區(qū)域、第二導(dǎo)電區(qū)域和設(shè)置在所述第一導(dǎo)電區(qū)域和所述第二導(dǎo)電區(qū)域之間的溝道區(qū)。設(shè)置多個柵極，每個柵極設(shè)置在每個柱的溝道區(qū)上方。設(shè)置多個介入部，每個介入部將所述第一導(dǎo)電線中的一條第一導(dǎo)電線連接到所述多個柵極中的一個或多個柵極，以使第一控制信號能夠從所述一條第一導(dǎo)電線施加至所述一個或多個柵極。
[0009]在一個實(shí)施例中，一種半導(dǎo)體器件包括基板，基板具有主側(cè)。第一柱相對于所述基板的主側(cè)豎直延伸，所述第一柱限定有第一導(dǎo)電區(qū)域、第二導(dǎo)電區(qū)域和設(shè)置在所述第一柱的第一導(dǎo)電區(qū)域與第二導(dǎo)電區(qū)域之間的溝道區(qū)。第一柵極設(shè)置在所述第一柱的溝道區(qū)上方。第二柱相對于所述基板的主側(cè)豎直延伸，所述第二柱限定有第一導(dǎo)電區(qū)域、第二導(dǎo)電區(qū)域和設(shè)置在所述第二柱的第一導(dǎo)電區(qū)域與第二導(dǎo)電區(qū)域之間的溝道區(qū)。第二柵極設(shè)置在所述第二柱的溝道區(qū)上方。第一埋入式字線在所述第一柱和所述第二柱下方沿第一方向延伸，所述第一埋入式字線構(gòu)造成將第一控制信號提供至所述第一柵極。第一介入部將所述第一埋入式字線和所述第一柵極連接起來，使得所述第一控制信號能夠經(jīng)由所述第一埋入式字線而施加至所述第一柵極。第二埋入式字線在所述第一柱和所述第二柱下方沿大致平行于所述第一埋入式字線的方向延伸，所述第二埋入式字線構(gòu)造成將第二控制信號提供到所述第二柵極。第二介入部將所述第二埋入式字線和所述第二柵極連接起來，使得所述第二控制信號能夠經(jīng)由所述第二埋入式字線而施加至所述第二柵極。
[0010]在一個實(shí)施例中，一種用于制造豎直柵極晶體管器件的方法，該方法包括:在材料層上方提供埋入式字線，所述埋入式字線沿第一方向延伸；在所述埋入式字線上方提供埋入式位線，所述埋入式位線沿與所述第一方向不同的第二方向延伸，所述埋入式字線和所述埋入式位線借助于至少一個絕緣材料層而彼此分離；形成柱，所述柱在所述埋入式位線和所述埋入式字線上方豎直延伸，所述柱限定有第一導(dǎo)電區(qū)域、第二導(dǎo)電區(qū)域和設(shè)置在所述第一導(dǎo)電區(qū)域與所述第二導(dǎo)電區(qū)域之間的溝道區(qū)；在所述柱上方形成柵極介電層；在所述柱的溝道區(qū)處在柵極介電層上方形成柵極；以及形成介入部，所述介入部將所述埋入式字線和所述柵極連接起來，以使得第一控制信號能夠經(jīng)由所述埋入式字線施加到所述柵極。
【專利附圖】

【附圖說明】
[0011]圖1A和圖1B示出具有多個存儲庫的存儲器件，例如DRAM。
[0012]圖2A至圖2C示出根據(jù)本發(fā)明的實(shí)施例的形成字線的方法。
[0013]圖2D示出在使用與圖2A至圖2C相關(guān)的工序?qū)⒆志€形成在第一基板上后所得到的基板的透視圖。
[0014]圖3A和圖3B示出根據(jù)本發(fā)明的實(shí)施例的形成位線的方法。[0015]圖3C示出在使用與圖3A至圖3B相關(guān)的工序?qū)⑽痪€形成在第二基板上后所得到的基板的透視圖。
[0016]圖4A至圖4L示出根據(jù)本發(fā)明的實(shí)施例的具有豎直柵極晶體管、埋入式位線和埋入式字線的半導(dǎo)體器件的形成方法。
[0017]圖5A示出根據(jù)本發(fā)明的實(shí)施例的具有已被蝕刻的柵極材料的柱的透視圖。
[0018]圖5B示出根據(jù)本發(fā)明的實(shí)施例的在回蝕步驟之后具有柵極和第一導(dǎo)電材料的柱結(jié)構(gòu)的透視圖。
[0019]圖5C示出根據(jù)本發(fā)明的實(shí)施例的在CMP/回蝕步驟之后具有柵極、第一介入部和上層介入部的柱結(jié)構(gòu)的透視圖。
[0020]圖示出根據(jù)本發(fā)明的實(shí)施例的在形成上層介入部之后的單元區(qū)域的一部分的俯視圖。
【具體實(shí)施方式】
[0021]本發(fā)明涉及一種具有豎直柵極晶體管的半導(dǎo)體器件及其形成方法，更具體的說，涉及具有彼此分開地形成的字線和柵極的半導(dǎo)體器件。這樣的半導(dǎo)體器件包括存儲器件和非存儲器件，并且本發(fā)明并不限于任何特定的半導(dǎo)體器件類型。
[0022]在本發(fā)明的實(shí)施例中，字線設(shè)置在限定豎直晶體管的柱下方。柵極連接器(或介入部)用于將字線連接到形成在柱上的對應(yīng)的柵極。因?yàn)樽志€和柵極形成在分開的位置處，因此當(dāng)柱相互更靠近且單元尺寸減小時，不需要減小字線的厚度。因此，字線可以設(shè)置有足夠的厚度，從而將字線電阻保持在可控的水平，即使當(dāng)柱相互更靠近時，也是如此。在一個實(shí)施例中，位線(或埋入式位線)和字線(或埋入式字線)設(shè)置在柱的下方。在一個實(shí)施例中，位線形成在第一基板上，并且字線形成在第二基板上。這些基板接合在一起以在所得的接合后的基板上形成埋入式位線和埋入式字線。此后，通過蝕刻設(shè)置在埋入式位線和埋入式字線上的半導(dǎo)體材料而形成柱。
[0023]圖1A和圖1B示出具有多個存儲庫102的存儲器件100，例如，DRAM。每個存儲庫102包括一個或多個單元區(qū)域(或墊)104和一個或多個外圍區(qū)域106。存儲單元形成為單元區(qū)域104中的列108和行110構(gòu)成的陣列。用于存取存儲單元的控制電路設(shè)置在外圍區(qū)域106中。在一個實(shí)施方式中，存儲器件100包括八個存儲庫102，其中，每個存儲庫102具有被外圍區(qū)域106分開的四個單元區(qū)域104。
[0024]列108對應(yīng)于位線，并且行110對應(yīng)于字線。位線是大致從單元區(qū)域104的頂部延伸到底部的導(dǎo)電線圖案。字線是大致從單元區(qū)域的一端橫向延伸到另一端(例如，從單元區(qū)域的左端到右端)的導(dǎo)電線圖案。位線和字線的交叉點(diǎn)定義了存儲單元的地址。熟知本領(lǐng)域的技術(shù)人員將理解的是，這里用來作為位線和字線之間連接點(diǎn)的用語“交叉點(diǎn)”并不指代這兩條線之間的物理接觸，因?yàn)檫@將使器件無法操作。相反的，該用語是用來表示從上方觀察時，線彼此“交叉”(即，重疊)。
[0025]DRAM中的存儲單元是由每個數(shù)據(jù)位的一個電容器和一個晶體管所組成的電荷存儲單元。晶體管根據(jù)存儲于其中的信息而接通或斷開以對電容器存儲電荷或放出電荷。字線將控制信號(或電壓信號)施加到晶體管的柵極，以控制晶體管的操作。通常情況下，單元區(qū)域中的同行的晶體管的柵極形成為同一字線的一部分。因此，在傳統(tǒng)的DRAM器件中，字線也被稱為“柵極接觸線”。
[0026]這些字線(或柵極接觸線)也用于某些公司目前正在開發(fā)的豎直晶體管器件中。在這些器件中，字線橫向地延伸，并且被形成在同行的柱上或周圍。形成在柱上或周圍的字線的柵極部分限定了晶體管的柵極。設(shè)置在柱之間的字線的連接部分將柵極連接在一起。由于相鄰柱之間的距離減少而實(shí)現(xiàn)了更小的器件尺寸，因此將需要減小字線的厚度，以防止在相鄰柵極之間形成橋接。這對于字線的柵極部分而言是特別值得關(guān)注的，因?yàn)檫@些柵極部分形成在柱上，從而當(dāng)柱相互更靠近時使得柵極更靠近相鄰的柵極。然而，使字線變薄來避免形成橋接將導(dǎo)致字線電阻的增加。由于字線通常大致延伸單元區(qū)域的整個橫向距離，因此字線電阻的增加可能對器件的驅(qū)動電流和操作速度有顯著的影響。然而，使用更高的電壓來抵消操作速度的降低會需要更多的電能，并且將產(chǎn)生自身的問題。
[0027]圖2A至圖2C示出根據(jù)本發(fā)明的實(shí)施例的形成字線的方法。提供第一半導(dǎo)體基板200 (參見圖2A)?；?00在一個實(shí)施例中是硅基板，但也可以是其它類型，例如，硅鍺基板。在基板200上形成絕緣層202，例如，氧化物層。可以使用化學(xué)氣相沉積或其它合適的方法來形成氧化物層202。利用旋涂法以大致均一的厚度在氧化物層202上形成光阻(photoresist,又稱為光致抗蝕劑或光刻膠)層204。通過將光阻層暴露于圖案光而將光阻層204圖案化。將得到的光阻掩模204'用于蝕刻氧化物層的從光阻掩模露出的部分。如果使用正型光阻劑，則光阻層的被曝光的部分變?yōu)榭扇苡陲@影劑溶液中而被除去。如果使用負(fù)型光阻劑，則未曝光部分變得可溶而被除去。
[0028]使用光阻掩模204'來蝕刻氧化物層202 (圖2B)。所得到的氧化物層202'限定有多個凹部206，字線將要形成于這些凹部中。在一個實(shí)施例中，凹部206具有大致從單元區(qū)域的一端延伸到單元區(qū)域的另一端的線圖案，對應(yīng)于將形成于凹部中的字線的形狀。
[0029]在氧化物層202丨上沉積導(dǎo)電材料208，并且使導(dǎo)電材料208沉積到凹部206中(圖2c)。在一個實(shí)施例中，導(dǎo)電材料208基本上由具有相對較低電阻率的金屬構(gòu)成，以保持低的字線電阻。字線大致從單元區(qū)域的一端延伸到另一端。字線限定了存儲單元陣列中的行，并且用于將控制信號施加至存儲單元中的相應(yīng)行(參見圖1B中的附圖標(biāo)號110)的柵極。當(dāng)字線電阻太高時，所施加的電壓的大部分被字線消耗，且以熱量的形式消散掉。因此，與那些具有較低字線電阻的器件相比，具有較高字線電阻的器件將需要更高的電壓來操作。更高的電壓意味著更大的功耗和更多的熱量產(chǎn)生，這將阻礙器件縮小至非常小的尺寸。因此，在制造高密度的半導(dǎo)體器件方面，保持低的字線電阻是重要的。
[0030]在一個實(shí)施例中，導(dǎo)電材料208是鎢且是使用化學(xué)氣相沉積法沉積在氧化物層202,上方的。因?yàn)殒uCVD提供了優(yōu)異的間隙填充特性，所以鎢是半導(dǎo)體工序中經(jīng)常使用的金屬材料。在其它實(shí)施例中，鋁、銅或其它具有相對較低電阻的金屬可以被用作導(dǎo)電材料208。在其它實(shí)施例中，導(dǎo)電材料包括多晶硅或非金屬物質(zhì)。
[0031]將導(dǎo)電材料208平坦化以在凹部206內(nèi)限定多條字線208'。在一個實(shí)施例中，使用化學(xué)機(jī)械平坦化(CMP)工序以形成字線208'。CMP是一種以化學(xué)和機(jī)械力的組合來使表面平滑的工序。在字線208'上方形成氮化物層210。在氮化物層210上方形成氧化物層212。在本實(shí)施例中，這些層210和212形成在字線208'上方，并且用作鈍化層來防止字線20V的氧化。根據(jù)實(shí)施方式，可以將氧化物或氮化物以外的材料作為鈍化層(或作為阻擋層)來使用。例如，如果使用銅作為導(dǎo)電材料的話，則氮化鉭可以被用來作為字線208'周圍的阻擋層。
[0032]圖2D示出在使用與圖2A至圖2C相關(guān)的上述工序?qū)⒆志€形成在第一基板上后所得到的基板220的透視圖。在一個實(shí)施例中，字線208'隨后將轉(zhuǎn)變成埋入式字線，將在下面更充分地描述。在一個實(shí)施例中，埋入式字線的豎向尺寸222比橫向尺寸224大，這是因?yàn)樨Q向尺寸222與橫向尺寸224相比受到柱密度的影響較小。
[0033]圖3A和圖3B示出根據(jù)本發(fā)明的實(shí)施例的形成位線的方法。提供第二半導(dǎo)體基板250 (見圖3A)。在一個實(shí)施例中，基板250是硅基板，但也可以是其它類型，例如，硅鍺基板。在基板250上方形成薄的摻雜多晶硅層252。摻雜多晶硅層252隨后將用于形成位線接面(junction,又稱為結(jié))。
[0034]在摻雜多晶娃層252上方沉積導(dǎo)電材料254。因?yàn)閷?dǎo)電材料254隨后將用來形成位線，所以導(dǎo)電材料254優(yōu)選地由具有相對較低電阻率的材料制成。在一個實(shí)施例中，導(dǎo)電材料254包括鎢。在其它實(shí)施例中，可以使用鋁、銅或其它具有相對較低電阻的金屬作為用于導(dǎo)電材料254的材料。在其它實(shí)施例中，可以使用多晶硅或非金屬物質(zhì)作為導(dǎo)電材料254，或?qū)щ姴牧?54中可以包括多晶硅或非金屬物質(zhì)。
[0035]利用旋涂法以大致均一的厚度在導(dǎo)電性材料254上方形成光阻層256。光阻層256通過曝光于圖案光而被圖案化，從而得到光阻掩模256'。
[0036]參考圖3B,使用光阻掩模256'蝕刻導(dǎo)電層254和摻雜多晶娃層252的一部分，以形成多條位線254'和多個位線接面252'。在一個實(shí)施例中，位線254'和位線接面252'是大致從單元區(qū)域的頂端延伸至單元區(qū)域的底端的線圖案。因此，與字線一樣，在高密度的半導(dǎo)體器件中保持低的位線電阻是重要的。位線限定例如DRAM等某些存儲器件中的存儲單元陣列的列。如熟知本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解的，相對于單元區(qū)域的用語“頂”、“底”、“左”和“右”可根據(jù)所使用的方位互換地使用。
[0037]在位線254'上形成氧化物層258，并且使氧化物層258填充由相鄰的位線限定的空間。執(zhí)行CMP工序以除去過量的氧化物層258，并且使氧化物層258的頂表面與位線254'的頂表面齊平。在一個實(shí)施例中，位線254'可以使用鑲嵌工序來形成，其中將位線材料沉積在由氧化物層限定的凹部內(nèi)，然后除去多余的位線材料。
[0038]在位線25V和氧化物層258上方形成另一氧化物層260。在本實(shí)施例中，使用氧化物層260來促進(jìn)第二基板與第一基板的接合，以形成埋入式位線和埋入式字線。在另一個實(shí)施例中，如果無需將基板接合在一起，則可以不形成氧化物層260。
[0039]圖3C示出在使用與圖3A至圖3B相關(guān)的上述工序?qū)⑽痪€形成在第二基板上后所得到的基板270的透視圖。在一個實(shí)施例中，位線254'隨后將轉(zhuǎn)變成埋入式位線，如下面將描述的那樣。在一個實(shí)施例中，埋入式位線的豎向尺寸272比橫向尺寸274大，這是因?yàn)樨Q向尺寸272與橫向尺寸274相比受柱密度的影響較小。
[0040]圖4A至圖4L示出根據(jù)本發(fā)明的實(shí)施例的用于形成具有豎直柵極晶體管、埋入式位線和埋入式字線的半導(dǎo)體器件的方法。這些附圖顯示了沿橫向(即，沿字線在單元區(qū)域中的延伸方向)切割基板的一部分的剖視圖。
[0041]在一個實(shí)施例中，圖4A至圖4L中的埋入式位線和埋入式字線通過接合兩個獨(dú)立的基板(如在圖2D和圖3C所示的基板(基板220和270))來形成。熟知本領(lǐng)域的技術(shù)人員將理解到，還有其它形成圖4A至圖4L中的埋入式位線和埋入式字線的方法，例如，采用不使用接合技術(shù)的常規(guī)制造步驟。
[0042]圖4A示出根據(jù)本發(fā)明的實(shí)施例的基板400，該基板400具有彼此接合的第一基板402和第二基板403。第一基板402對應(yīng)于圖2D中的基板220，并且第二基板403對應(yīng)于圖3C中的基板270。將第一 402和第二基板403接合，使得埋入式位線和埋入式字線彼此重疊，以形成存儲單元陣列中的行和列。
[0043]第一基板402包括下層404、覆蓋下層404的埋入式氧化物層405和覆蓋埋入式氧化物層405的埋入式字線406。下層404是硅材料，并且在一個實(shí)施例中對應(yīng)于圖2A的基板200。雖然圖4A僅顯示一條埋入式字線，但是第一基板402包括平行于埋入式字線406延伸的多條埋入式字線。在一個實(shí)施例中，埋入式字線406大致從單元區(qū)域的一端延伸到另一端。埋入式字線406限定了存儲單元陣列中的行，并且構(gòu)造為將控制信號提供給所有存儲單元的該行中的柵極。
[0044]在本實(shí)施例中，與傳統(tǒng)的器件不同，埋入式字線406被“埋入”或者形成為與存儲單元的柵極分開。因此，埋入式字線406可設(shè)置有足夠的厚度以保持低的字線電阻，即使當(dāng)單元尺寸減少且柱相互更靠近時也如此。此外，柱上的柵極可以保持相對較薄，以避免在相鄰的柱之間形成橋接。
[0045]在一個實(shí)施例中，埋入式字線406包括純金屬，例如，鎢、鋁或銅，這是因?yàn)榻饘倥c多晶硅或其它非金屬相比具有較低的電阻。在一個實(shí)施例中，埋入式字線406基本上由純金屬(例如，鎢、鋁、銅或類似物)構(gòu)成。在另一個實(shí)施例中，埋入式字線406包括多晶硅、金屬合金或其它導(dǎo)電材料。因?yàn)槁袢胧阶志€是與柵極分開形成的，所以可以通過橫向地、豎向地、或者橫向且豎向地提供具有足夠厚度的埋入式字線406來控制字線電阻。在一個實(shí)施例中，埋入式字線406的豎向尺寸比橫向尺寸大，這是因?yàn)樨Q向尺寸與橫向尺寸相比受柱密度的影響較小。在一個實(shí)施例中，豎向尺寸對橫向尺寸的比率是1、1.5、2、2.5、3、3.5、4或更聞。
[0046]在埋入式字線406上方設(shè)置氮化物層408，以保護(hù)埋入式字線406免于氧化，或者將埋入式字線406與相鄰的材料分開。在氮化物層408上方設(shè)置有具有用于接合的合適材料的接合層410(例如，氧化物)。在本實(shí)施例中，接合層410用來接合兩個基板402和403。
[0047]第二基板403包括與第一基板的接合層410接觸的接合層412 (例如，氧化物)。將這兩個層放置在一起并利用公知的接合工序彼此接合。接合方法包括直接接合、等離子體活化接合、陽極接合、反應(yīng)性接合、熱壓接合以及其它方法。用于層410和412的材料可根據(jù)所使用的接合方法而有所不同。在一些接合方法中，可以使用僅一個接合層，而不是兩個。
[0048]多條埋入式位線414設(shè)置在接合層412上方，并且被限定在絕緣材料418 (例如，氧化物)內(nèi)。在本實(shí)施例中，埋入式位線414被“埋入”或者形成在柱下方，晶體管隨后將要形成柱上。與埋入式字線406 —樣，埋入式位線414可以設(shè)置有足夠的厚度以保持低的位線電阻，即使當(dāng)單元尺寸減小并且柱相互更靠近時也如此。
[0049]在一個實(shí)施例中，埋入式位線414包括純金屬，例如，鎢、鋁或銅，這是因?yàn)榻饘倥c多晶硅或其它非金屬相比具有較低的電阻。在一個實(shí)施例中，埋入式位線414基本上由純金屬(例如，鎢、鋁、銅或類似物)構(gòu)成。在另一實(shí)施例中，埋入式位線414包括多晶硅、金屬合金或其它導(dǎo)電材料。因?yàn)槲痪€形成在柱下方，所以可以通過橫向地、豎向地、或者橫向且豎向地提供具有足夠厚度的埋入式位線414來控制位線電阻。在一個實(shí)施例中，埋入式位線414的豎向尺寸比橫向尺寸大，這是因?yàn)樨Q向尺寸與橫向尺寸相比受柱密度的影響較小。在一個實(shí)施例中，豎向尺寸對橫向尺寸的比率是1、1.5、2、2.5、3、3.5、4或更高。
[0050]在埋入式位線414上分別設(shè)置多個導(dǎo)電部分(或?qū)щ妼?416。在本實(shí)施例中，導(dǎo)電部分416是用于埋入式位線414的襯墊多晶硅，用于減少漏電流。在基板400的主側(cè)在埋入式位線414和導(dǎo)電部分416上方設(shè)置有半導(dǎo)體材料420。使用半導(dǎo)體材料420形成用于豎直柵極晶體管的柱。材料420在本實(shí)施例中是硅，但根據(jù)實(shí)施方式也可以是硅鍺或其它材料。在材料420上方沉積硬掩模422以用于隨后的柱圖案化工序。
[0051]圖4B示出根據(jù)本發(fā)明的實(shí)施例的形成柱結(jié)構(gòu)的方法。使用光阻掩模(圖中未示出)來將硬掩模422圖案化。使用硬掩模圖案422'來蝕刻材料420，以在基板400的主側(cè)(primary sides)形成多個柱424。存儲單元形成在該主側(cè),如下面所述。在一個實(shí)施例中，柱424具有IOOnm至200nm的豎向尺寸(或柱高度)424a,以及IOnm到50nm的橫向尺寸(或柱寬度)424b。在某種程度上，柱高度可根據(jù)接面深度而有所不同。柱424與相鄰的柱隔開IOnm到50nm的距離425。在一個實(shí)施例中，橫向尺寸424b和距離425是大致相同的，并且限定了該器件的特征尺寸(F)。
[0052]在柱424上方共形地形成柵極介電層426。在一個實(shí)施例中，柵極介電層426包括氧化硅(Si02)、硅酸鉿(HfSiO)或根據(jù)實(shí)施方式的其它合適的絕緣材料。在一個實(shí)施例中，柵極介電層426是Inm至6nm厚。
[0053]參照圖4C，在柵極介電層426上和絕緣層418上共形地形成柵極材料428。由于相鄰的柱之間的距離是非常小的，所以該柵極材料428應(yīng)是如下的導(dǎo)電材料:其沉積可受控制，以在柵極介電層426上方獲得優(yōu)良的薄共形涂層。在一個實(shí)施例中，柵極材料是氮化鈦，但也可以是根據(jù)實(shí)施方式的其它導(dǎo)電材料。可使用物理氣相沉積或化學(xué)氣相沉積法而將氮化鈦沉積在柵極介電層426上。在一個實(shí)施例中,柵極材料的厚度不大于10nm。在一個實(shí)施例中，該柵極材料的厚度不超過5nm,或不超過3nm。
[0054]蝕刻柵極材料428的設(shè)置在絕緣層418上的底部，以便將不同列(或埋入式位線)中的柵極材料428彼此分開。在一個實(shí)施例中，利用各向異性蝕刻(例如，反應(yīng)離子蝕刻)法來去除這些柵極材料428的底部。此時，設(shè)置在硬掩模圖案422'上部的柵極材料428也被除去。因此，柵極材料428只保持在柱424和硬掩模圖案422'的側(cè)壁上。如本文所用，用語“上”不要求材料之間的物理接觸，除非其用法的前后關(guān)系需要該接觸。
[0055]圖5A示出根據(jù)本發(fā)明的實(shí)施例的具有已被蝕刻的柵極材料428的柱的透視圖。柱排列為行502和列504。柵極材料的底部已被移除以將柱列504彼此電分離，使得埋入式位線可以用來獨(dú)立控制這些柱列504 (參見圖4C)。柱行502和柱列504分別限定了存儲單元陣列中的行和列。
[0056]再參照圖4C,將第一旋涂式介電材料(spin-1n-dielectric, SOD) 430沉積在柱424上以及由柱424限定的空間內(nèi)。SOD是用作絕緣材料的可流動的無機(jī)聚合物。SOD在一定程度上由于其低k介電常數(shù)而被用作間隙填充材料，這使得對器件性能產(chǎn)生不利影響的電荷聚集和串?dāng)_最小。
[0057]對SOD進(jìn)行退火來使其硬化。在一個實(shí)施例中，使用快速熱處理(或RTP)來對SOD退火。RTP涉及以幾秒鐘以下為時間量程將基板加熱到高溫度(高達(dá)1200°C或更高)，然后緩慢地冷卻該基板。一旦第一 SOD 430已經(jīng)硬化，則使用化學(xué)機(jī)械平坦化工序來除去過量的第一 SOD 430，以使得硬掩模圖案422’的頂表面和第一 SOD 430的頂表面齊平。在一個實(shí)施例中，可以在柵極材料428上方形成氮化物或其它合適的材料作為SOD沉積步驟之前的阻擋層或鈍化層。
[0058]對第一 SOD 430進(jìn)行回蝕，以使柵極材料428的上部432 (圖4D)露出。在一個實(shí)施例中，以預(yù)定的時間量執(zhí)行濕蝕刻，以除去需要量的S0D。濕蝕刻通過將基板浸潰在蝕刻劑浴中來使用液相(“濕”)蝕刻劑。
[0059]參照圖4E，對該柵極材料428的露出的上部432進(jìn)行蝕刻。柵極材料428的剩余的下部433限定了使用柱424所形成的晶體管的柵極。在下文中，該柵極材料的剩余部分433也可被稱為一個或多個柵極433。在一個實(shí)施例中，柵極材料428是氮化鈦(TiN)，并且柵極介電層426是氧化硅(SiO2)。使用相對于SiO2而言對TiN具有高蝕刻選擇性的干蝕刻工序來蝕刻氮化鈦?？梢哉{(diào)整所使用的蝕刻劑的類型(例如，Cl2和N2)、流量、偏壓功率、反應(yīng)壓力和其它蝕刻參數(shù)，來控制蝕刻選擇性。在一個實(shí)施例中，調(diào)節(jié)偏壓功率(例如，減小到30W或更小、或20W或更小、或15W或更小)，以增加TiN相對于SiO2的蝕刻選擇性。因?yàn)閼?yīng)在不蝕刻或損壞底下的柵極氧化物層426的情況下除去TiN層的上部432，特別是因?yàn)闁艠O介電層426傾向?yàn)闃O薄的，例如，30?；蚋。愿呶g刻選擇性是重要的。
[0060]參照圖4F，沉積第二 SOD 434以間隙填補(bǔ)通過對柵極材料428的第一 SOD 430和上部432進(jìn)行蝕刻而限定的空間。對第二 SOD 434進(jìn)行退火來使其硬化。例如使用CMP來除去過量的第二 SOD 434以使得第二 SOD 434的頂表面和硬掩模圖案422'的頂表面彼此齊平。在一個實(shí)施例中，在沉積第二 SOD 434之前，可以在柵極介電層428上方形成保護(hù)層(未示出)，例如，氮化物。該保護(hù)層可在隨后的介入部蝕刻步驟期間用于保護(hù)柵極介電層和柱。
[0061]參照圖4G，在對將要形成介入部的位置進(jìn)行限定的第二 SOD 434上方形成介入部掩模(未示出)。介入部是將柵極連接到埋入式字線406的柵極連接器，使得與柵極分開地形成的埋入式字線406可以將控制信號發(fā)送至柵極。在一個實(shí)施例中，與埋入式字線406一樣，介入部掩模是沿橫向延伸并穿過埋入式位線414的線圖案。在一個實(shí)施例中，介入部掩模和埋入式字線相對于埋入式位線414是正交的。對SOD 430、434的露出部分進(jìn)行蝕刻來限定開口 436，介入部隨后將形成在開口 436中。使用氮化物層408作為蝕刻停止物。因?yàn)殡y以使SOD的蝕刻理想地停止在氮化物層處，所以會在氮化物層408上產(chǎn)生凹槽438。
[0062]在多個柱結(jié)構(gòu)439上(圖4H)共形地形成絕緣層438。柱結(jié)構(gòu)439包括柱424、柵極介電層426、柵極433和硬掩模圖案422'。在一個實(shí)施例中，絕緣層438是氮化物。當(dāng)將作為介入部的導(dǎo)電材料沉積到通過先前步驟中的SOD蝕刻而限定的開口 436中時，設(shè)置在柵極433上方的氮化物層438防止柵極433和埋入式位線414之間的電短路。在一個實(shí)施例中，氮化物層438使用化學(xué)氣相沉積法來形成，如提供良好膜均勻性的等離子增強(qiáng)化學(xué)氣相沉積法(PECVD )或低壓化學(xué)氣相沉積法(LPCVD )。
[0063]在一個實(shí)施例中，蝕刻設(shè)置在埋入式字線406上的氮化物層438的下部，使得氮化物層438僅保留在柱結(jié)構(gòu)439的側(cè)壁上。如本文所用，用語“柱結(jié)構(gòu)”是指任何具有柱狀形狀的結(jié)構(gòu)。因此，保留在柱結(jié)構(gòu)439的側(cè)壁上的氮化物層438包括新柱結(jié)構(gòu)的一部分。
[0064]因?yàn)榭赡茈y以理想地控制蝕刻工序以使蝕刻工序停止在埋入式字線406的頂表面處，所以埋入式字線406的露出部分440可以有小凹槽。在一個實(shí)施例中，使用各向異性蝕刻法，例如，反應(yīng)離子蝕刻法來除去氮化物層438的下部。
[0065]將用于介入部的第一導(dǎo)電材料442沉積并設(shè)置在開口 436中(圖41)。在一個實(shí)施例中，第一導(dǎo)電材料442是鎢，這是因?yàn)殒u具有優(yōu)異的填充孔和通孔的特性。在一個實(shí)施例中，在CVD工序中使用六氟化鎢WF6來沉積鎢。
[0066]對鎢442進(jìn)行回蝕以調(diào)節(jié)其高度，從而可以使柵極433的上部在后續(xù)工序中露出。在一個實(shí)施例中，所使用的蝕刻工序是使用與氧氣混合的氟化氣體等離子(例如，SF6, CF4,CBrF3和CHF3)的反應(yīng)離子蝕刻工序。蝕刻后鎢的剩余部分442'在隨后的步驟期間用作蝕刻掩模。部分442'也可以被稱為“下層介入部”，因?yàn)樵摬糠?42'與另一導(dǎo)電材料結(jié)合使用而將柵極433連接至埋入式字線406。
[0067]在一個實(shí)施例中，如果可以以足夠的精度控制沉積工序停止在希望的高度，則可以跳過用于調(diào)節(jié)第一導(dǎo)電材料442的高度的蝕刻步驟。在一個實(shí)施例中，第一導(dǎo)電材料442包括除了鎢以外的其它金屬(例如，鋁)或非金屬(例如，摻雜多晶硅)。
[0068]圖5B示出根據(jù)本發(fā)明的實(shí)施例的在回蝕步驟之后具有柵極433和第一導(dǎo)電材料442'的柱結(jié)構(gòu)的透視圖。圖中未顯示氮化物層438，以更好地說明第一導(dǎo)電材料442'。第一導(dǎo)電材料442'也被稱為下層介入部或下層?xùn)艠O連接器。柵極433圍繞相應(yīng)的柱424的下部。因此，在本實(shí)施例中，柱424和柵極433限定了豎直圍繞柵極晶體管(VSGT)。在其它實(shí)施例中，柵極433可設(shè)置在柱424的僅一側(cè)，或在柱的僅兩側(cè)，或者在不完全圍繞柱424的情況下設(shè)置在兩側(cè)以上。
[0069]參照圖4J，蝕刻柱結(jié)構(gòu)上的氮化物層438的不被鎢442 ^覆蓋的部分。應(yīng)仔細(xì)選擇所使用的蝕刻工序，從而不損壞設(shè)置在柱424上的底下層，即，柵極介電層和柵極材料，這是因?yàn)閷@些底下層造成的破壞會損害器件的完整性。因此，應(yīng)該考慮用于柵極介電層426、柵極材料428、絕緣層438以及第一導(dǎo)電材料442'的材料，來選擇蝕刻步驟。在一個實(shí)施例中，柵極介電層426、柵極材料428、絕緣層438和第一導(dǎo)電材料442分別是氧化娃、氮化鈦、氮化硅和鎢，并且所使用的蝕刻工序是使用磷酸(H3PO4)的清洗工序。磷酸可以用來蝕刻氮化物層438，而不侵蝕柵極氧化物層426和TiN柵極428。在除去氮化物層438的一部分的情況下，使該柵極材料428 (或柵極433)的上部444露出。
[0070]參照圖4K，第二導(dǎo)電材料446沉積在第一導(dǎo)電材料442丨上方，并且接觸柵極材料的上部444。在一個實(shí)施例中，第二導(dǎo)電材料446是鎢，其是與作為第一導(dǎo)電材料442,的材料相同的材料。因此，這兩者之間的邊界在圖中未顯示。在另一個實(shí)施例中，可將不同的材料用于第一導(dǎo)電材料442'和第二導(dǎo)電材料446。在一個實(shí)施例中，第二導(dǎo)電材料446包括鋁、多晶硅或其它合適的導(dǎo)電材料。
[0071]使用CMP或回蝕工序除去過量的第二導(dǎo)電材料446。所得到的導(dǎo)電材料446'也被稱為上層介入部或上層?xùn)艠O連接器。第二介入部446'與下層介入部442'合作以將柵極433和埋入式字線406電連接。在一個實(shí)施例中，第二介入部(或上層介入部)446'的底部接觸下層介入部442'的頂部，并且第二介入部446'的側(cè)部接觸柵極材料的上部444。下層介入部442'和第二介入部446'根據(jù)實(shí)施方式可以是或可以不是相同的導(dǎo)電材料。為了方便起見，下層介入部和第二介入部可以統(tǒng)稱為或單獨(dú)稱為“介入部”或“柵極連接器”。
[0072]圖5C示出根據(jù)本發(fā)明的實(shí)施例的在CMP/回蝕步驟之后具有柵極433、下層介入部442'和上層介入部446'的柱結(jié)構(gòu)的透視圖。圖中未顯示氮化物層438，以更好地說明下層介入部442'和上層介入部446'。
[0073]參照圖4L，在柵極材料的上部444、柵極介電層426和第二介入部446'上方共形地形成氮化物層450。氮化物層450防止氧化，或以其它方式保護(hù)柵極材料和第二介入部446'。由于氮化物層450是比較薄的，所以在柱結(jié)構(gòu)之間留有未被填充的多個孔。沉積第三S0D452以填充這些孔。將第三SOD 452硬化，并利用CMP去除過量部分。所得到的頂表面454大致是平面的，以便為后續(xù)的制造工序準(zhǔn)備好基板400。在一個實(shí)施例中，在頂表面454上方形成多個電容器以存儲用于存儲單兀的電荷信息。可以根據(jù)實(shí)施方式而在頂表面454上或上方形成其它半導(dǎo)體器件。
[0074]圖示出根據(jù)本發(fā)明的實(shí)施例的在形成第二介入部446'之后的單元區(qū)域510的一部分的俯視圖。單元區(qū)域510示出4F2構(gòu)造，其中單元的寬度512和長度514分別是特征尺寸“F”的兩倍，所以就是2FX2F或4F2。多條埋入式字線516沿一個方向(例如，第一方向)延伸。多條埋入式位線518沿與埋入式字線516的方向正交的另一方向(例如，第二方向)延伸。在多個柱522上形成有多個豎直柵極520。在埋入式字線516上形成有多個第一介入部(或下層介入部)524，并且該第一介入部提供與埋入式字線518的多個電連接。在第一介入部524上方設(shè)置有多個第二介入部(或上層介入部)526，并該第二介入部提供與豎直柵極520的電連接。因此，第一介入部524和第二介入部526 —起提供豎直柵極520和埋入式字線516之間的電連接。在一個實(shí)施例中，每對第一介入部524和第二介入部526連接到兩個相鄰的豎直柵極520。
[0075]本發(fā)明的實(shí)施例涉及DRAM器件。在這樣的實(shí)施例中，電容器(形成在圖4L的表面454上方)、柱結(jié)構(gòu)、埋入式位線和埋入式字線限定了存儲器件的存儲單元陣列。在一個實(shí)施例中，多個存儲單元陣列沿豎直方向堆疊，以將更多的存儲單元塞入基板的給定區(qū)域中。
[0076]本發(fā)明的實(shí)施例提供了與晶體管的柵極分開的埋入式字線。由于埋入式字線位于柱下方，與具有作為柵極接觸線形成在柱的中部處的字線的豎直柵極器件相比，可以減小字線和相鄰的導(dǎo)電器件(例如，設(shè)置在柱結(jié)構(gòu)上方的電容器)之間的寄生電容。此外，可以防止存儲節(jié)點(diǎn)觸點(diǎn)和字線之間的意外橋接。此外，由于在柱結(jié)構(gòu)形成之前形成埋入式位線，所以可以使形成埋入式位線工序期間的柱傾斜現(xiàn)象最小。本領(lǐng)域的技術(shù)人員將理解到，本文描述的本發(fā)明提供了其它益處和優(yōu)點(diǎn)。
[0077]已經(jīng)以具體實(shí)施例描述了本發(fā)明。各種替代及等同的方式都是可行的。不應(yīng)該用這里所描述的實(shí)施例來限制本發(fā)明的范圍。例如，雖然已經(jīng)以DRAM器件為背景描述了本發(fā)明，但本發(fā)明并不限于DRAM器件。本發(fā)明的豎直柵極晶體管可以用于其它類型的存儲器件以及非存儲器件(例如，ASIC、CPU、GPU)。此外，可以在不接合兩個基板的情況下以一系列步驟在單個基板上形成埋入式位線和埋入式字線。對本領(lǐng)域的技術(shù)人員而言，對本文所作的其它增添、刪減或修改將是顯而易見的。本發(fā)明的范圍應(yīng)該使用所附的權(quán)利要求書來解釋。
[0078]本申請要求2012年7月9日提交的韓國專利申請N0.13/544902的優(yōu)先權(quán)，該韓國專利申請的全部內(nèi)容通過引用并入本文。
【權(quán)利要求】
1.一種半導(dǎo)體器件，包括: 基板，其具有主側(cè)； 第一柱，其相對于所述基板的主側(cè)豎直延伸，所述第一柱限定有第一導(dǎo)電區(qū)域、第二導(dǎo)電區(qū)域和設(shè)置在所述第一導(dǎo)電區(qū)域與所述第二導(dǎo)電區(qū)域之間的溝道區(qū)； 第一柵極，其設(shè)置在所述第一柱的溝道區(qū)上方； 埋入式字線，其在所述第一柱下方沿第一方向延伸，所述埋入式字線構(gòu)造成將第一控制信號提供至所述第一柵極；以及 第一介入部，其將所述埋入式字線和所述第一柵極連接在一起以使所述第一控制信號能夠經(jīng)由所述埋入式字線施加到所述第一柵極。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一介入部和所述第一柵極具有不同的導(dǎo)電率。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一介入部包括與所述埋入式字線接觸的第一部分和與所述第一柵極接觸的第二部分，所述第一部分和所述第二部分彼此連接以提供所述埋入式字線和所述第一柵極之間的用于所述第一控制信號的信號路徑。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其中，使用不同的工序步驟來形成所述第一介入部的第一部分和第二部分。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中，所述第一介入部的第一部分和所述第一介入部的第二部分具有不同的導(dǎo)電率。
6.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中，所述第一介入部的第一部分和所述第一介入部的第二部分具有大致相同的導(dǎo)電率。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括: 第二柱，其相對于所述基板的主側(cè)豎直延伸，所述第二柱限定有第一導(dǎo)電區(qū)域、第二導(dǎo)電區(qū)域和設(shè)置在所述第二柱的第一導(dǎo)電區(qū)域與第二導(dǎo)電區(qū)域之間的溝道區(qū)； 第二柵極，其設(shè)置在所述第二柱的溝道區(qū)上方；以及 第二介入部，其將所述埋入式字線和所述第二柵極連接起來以使第二控制信號能夠經(jīng)由所述埋入式字線施加至所述第二柵極。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中，所述第一介入部的第二部分與如下兩者接觸:所述第一柱的第一柵極和所述第二柱的第二柵極。
9.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中，所述第一柵極在所述第一柱的溝道區(qū)處圍繞所述第一柱。
10.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中，所述第一柵極設(shè)置在所述第一柱的至少第一側(cè)和第二側(cè)上。
11.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中，所述第一柵極和所述第二柵極均包括第一導(dǎo)電材料，并且所述第一介入部包括與所述第一導(dǎo)電材料不同的第二導(dǎo)電材料。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件，其中，所述第一導(dǎo)電材料是氮化鈦，并且所述第二導(dǎo)電材料是鎢。
13.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，還包括: 埋入式位線，其在所述第一柱下方沿第二方向延伸，所述埋入式位線與所述第一柱的第二導(dǎo)電區(qū)域連接，所述第二方向不同于所述第一方向，從而使得所述埋入式字線和所述埋入式位線沿不同的方向延伸并且限定重疊區(qū)域。
14.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中，所述埋入式字線具有豎向尺寸和橫向尺寸，所述豎向尺寸大于所述橫向尺寸。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，其中，所述埋入式字線的豎向尺寸對橫向尺寸的比率為1.5或更大。
16.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，其中，所述第一介入部設(shè)置在限定于所述第一柱和所述第二柱之間的空間內(nèi)；以及 所述第一柵極和所述第二柵極均包括氮化鈦，并且所述第一介入部和所述第二介入部均包括鶴。
17.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，還包括: 第二埋入式位線，其在所述第二柱下方沿所述第二方向延伸，所述第二埋入式位線連接至所述第二柱的第二導(dǎo)電區(qū)域，所述第二方向不同于所述第一方向，從而使得所述埋入式字線和所述第二埋入式位線沿不同的方向延伸并且限定第二重疊區(qū)域， 其中，所述第一埋入式位線和所述第二埋入式位線之間限定有空間，并且所述第一介入部穿過由所述第一埋入式位線和所述第二埋入式位線限定的空間與設(shè)置在所述第一埋入式位線和所述第二埋入式位線下方的埋入式字線連接。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體器件，其中，所述第一介入部延伸穿過限定于所述第一埋入式位線和所述第二埋入式位線之間的空間，以接觸所述埋入式字線。
19.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，還包括: 第三柱，其相對于所述基板的主側(cè)豎直延伸，所述第三柱限定有第一導(dǎo)電區(qū)域、第二導(dǎo)電區(qū)域和設(shè)置在所述第三柱的 第一導(dǎo)電區(qū)域與第二導(dǎo)電區(qū)域之間的溝道區(qū)；以及 第三柵極，其設(shè)置在所述第三柱的溝道區(qū)上方， 其中，所述第一介入部設(shè)置在限定于所述第一柱和所述第二柱之間的第一空間內(nèi)，所述第二介入部設(shè)置在限定于所述第二柱和所述第三柱之間的第二空間內(nèi)。
20.根據(jù)權(quán)利要求19所述的半導(dǎo)體器件，其中，所述半導(dǎo)體器件限定了具有4F2尺寸的單元。
21.根據(jù)權(quán)利要求20所述的半導(dǎo)體器件，還包括: 第一埋入式位線，其在所述第一柱下方沿第二方向延伸，所述第一埋入式位線連接到所述第一柱的第二導(dǎo)電區(qū)域，所述第二方向不同于所述第一方向，從而使得所述埋入式字線和所述第一埋入式位線沿不同的方向延伸并且限定第一重疊區(qū)域； 第二埋入式位線，其在所述第二柱下方沿所述第二方向延伸，所述第二埋入式位線連接到所述第二柱的第二導(dǎo)電區(qū)域，所述第二方向不同于所述第一方向，從而使得所述埋入式字線和所述第二埋入式位線沿不同的方向延伸并且限定第二重疊區(qū)域；以及 第三埋入式位線，其在所述第三柱下方沿所述第二方向延伸，所述第三埋入式位線連接到所述第三柱的第二導(dǎo)電區(qū)域，所述第二方向不同于所述第一方向，從而使得所述埋入式字線和所述第三埋入式位線沿不同的方向延伸并且限定第三重疊區(qū)域； 其中，所述第一埋入式位線和所述第二埋入式位線之間限定有空間，并且所述第一介入部穿過由所述第一埋入式位線和所述第二埋入式位線限定的空間與設(shè)置在所述第一埋入式位線和所述第二埋入式位線下方的所述埋入式字線連接，以及所述第二埋入式位線和所述第三埋入式位線之間限定有空間，并且所述第二介入部穿過由所述第二埋入式位線和所述第三埋入式位線限定的空間與設(shè)置在所述第二埋入式位線和所述第三埋入式位線下方的所述埋入式字線連接。
22.根據(jù)權(quán)利要求21所述的半導(dǎo)體器件，還包括: 摻雜多晶硅層，其設(shè)置在所述第一埋入式位線、所述第二埋入式位線和所述第三埋入式位線與所述第一柱、所述第二柱和所述第三柱之間。
23.根據(jù)權(quán)利要求21所述的半導(dǎo)體器件，其中，所述半導(dǎo)體器件是動態(tài)隨機(jī)存取存儲器件。
24.根據(jù)權(quán)利要求21所述的半導(dǎo)體器件，其中，所述埋入式字線形成在第一基板上，并且所述第一埋入式位線、所述第二埋入式位線和所述第三埋入式位線形成在第二基板上，以及 所述第一基板和所述第二基板接合起來以限定所述基板的設(shè)置有所述第一柱、所述第二柱和所述第三柱的主側(cè)。
25.—種半導(dǎo)體器件，包括: 多條第一導(dǎo)電線，其沿第一方向延伸，每條第一導(dǎo)電線大致彼此平行； 多條第二導(dǎo)電線，其沿第二方向延伸，并疊置在所述第一導(dǎo)電線上方，每條第二導(dǎo)電線大致彼此平行； 多個柱，每個柱設(shè)置在所述第一導(dǎo)電線和所述第二導(dǎo)電線上方，每個柱限定有第一導(dǎo)電區(qū)域、第二導(dǎo)電區(qū)域和設(shè)置在所述第一導(dǎo)電區(qū)域與所述第二導(dǎo)電區(qū)域之間的溝道區(qū)； 多個柵極，每個柵極設(shè)置在每個柱的溝道區(qū)上方；以及 多個介入部，每個介入部將一條第一導(dǎo)電線連接到一個或多個柵極，以使第一控制信號能夠從所述一條第一導(dǎo)電線施加至所述一個或多個柵極。
26.根據(jù)權(quán)利要求25所述的半導(dǎo)體器件，其中，所述柵極包括第一導(dǎo)電材料，并且所述介入部包括與所述第一導(dǎo)電材料不同的第二導(dǎo)電材料。
27.根據(jù)權(quán)利要求25所述的半導(dǎo)體器件，其中，每個介入部設(shè)置在由存儲單元陣列中的同列的兩個相鄰的柱限定的空間之間。
28.根據(jù)權(quán)利要求25所述的半導(dǎo)體器件，其中，所述柵極包括氮化鈦，并且所述介入部包括鶴。
29.根據(jù)權(quán)利要求25所述的半導(dǎo)體器件，其中，所述第一導(dǎo)電線是埋入式字線，并且所述第二導(dǎo)電線是埋入式位線；以及 每條埋入式字線具有豎向尺寸和橫向尺寸，所述豎向尺寸大于所述橫向尺寸。
30.根據(jù)權(quán)利要求28所述的半導(dǎo)體器件，其中，所述埋入式字線的豎向尺寸對橫向尺寸的比率為1.5或更大。
31.一種半導(dǎo)體器件，包括: 基板，其具有主側(cè)； 第一柱，其相對于所述基板的主側(cè)豎直延伸，所述第一柱限定有第一導(dǎo)電區(qū)域、第二導(dǎo)電區(qū)域和設(shè)置在所述第一柱的第一導(dǎo)電區(qū)域與第二導(dǎo)電區(qū)域之間的溝道區(qū)； 第一柵極，其設(shè)置在所述第一柱的溝道區(qū)上方； 第二柱，其相對于所述基板的主側(cè)豎直延伸，所述第二柱限定有第一導(dǎo)電區(qū)域、第二導(dǎo)電區(qū)域和設(shè)置在所述第二柱的第一導(dǎo)電區(qū)域與第二導(dǎo)電區(qū)域之間的溝道區(qū)； 第二柵極，其設(shè)置在所述第二柱的溝道區(qū)上方； 第一埋入式字線，其在所述第一柱和所述第二柱下方沿第一方向延伸，所述第一埋入式字線構(gòu)造成將第一控制信號提供至所述第一柵極； 第一介入部，其將所述第一埋入式字線和所述第一柵極連接起來，使得所述第一控制信號能夠經(jīng)由所述第一埋入式字線而施加至所述第一柵極； 第二埋入式字線，其在所述第一柱和所述第二柱下方沿大致平行于所述第一埋入式字線的方向延伸，所述第二埋入式字線構(gòu)造成將第二控制信號提供到所述第二柵極；以及第二介入部，其將所述第二埋入式字線和所述第二柵極連接起來，使得所述第二控制信號能夠經(jīng)由所述第二埋入式字線而施加至所述第二柵極。
32.—種制造豎直柵極晶體管器件的方法，所述方法包括: 在材料層上方提供埋入式字線，所述埋入式字線沿第一方向延伸；在所述埋入式字線上方提供埋入式位線，所述埋入式位線沿與所述第一方向不同的第二方向延伸，所述埋入式字線和所述埋入式位線借助于至少一個絕緣材料層而彼此分開；形成柱，所述柱在所述埋入式位線和所述埋入式字線上方豎直延伸，所述柱限定有第一導(dǎo)電區(qū)域、第二導(dǎo)電區(qū)域和設(shè)置在所述第一導(dǎo)電區(qū)域與所述第二導(dǎo)電區(qū)域之間的溝道區(qū)； 在所述柱上方形成柵極介電層； 在所述柱的溝道區(qū)處在柵極介電層上形成柵極；以及 形成介入部，所述介入部將所述埋入式字線和所述柵極連接起來，以使得第一控制信號能夠經(jīng)由所述埋入式字線施加到所述柵極。
33.根據(jù)權(quán)利要求32所述的方法，其中，所述材料層是第一基板，所述埋入式字線形成在所述第一基板上，所述埋入式位線形成在第二基板上，該方法還包括: 將所述第一基板和所述第二基板接合起來以獲得接合基板， 所述柱形成在所述接合基板的主側(cè)。
34.根據(jù)權(quán)利要求32所述的方法，還包括: 在所述柵極介電層上形成柵極材料； 在所述柵極材料上方沉積介電材料； 蝕刻所述介電材料以使所述柵極材料的上部露出，同時繼續(xù)使所述介電材料覆蓋柵極材料的下部； 蝕刻所述柵極材料的上部，所述柵極材料的剩余的下部限定所述柵極； 蝕刻所述絕緣材料層以使所述埋入式字線的一部分露出； 沉積第一導(dǎo)電材料以接觸所述埋入式字線的露出部分；以及 在所述第一導(dǎo)電材料上方沉積第二導(dǎo)電材料，以接觸所述柵極， 其中，所述第一導(dǎo)電材料和所述第二導(dǎo)電材料限定所述介入部。
35.根據(jù)權(quán)利要求34所述的方法，還包括: 在所述柵極材料上方沉積所述介電材料之前，在所述柵極材料上方形成氮化物層， 其中，所述介電材料是旋涂式介電質(zhì)。
36.根據(jù)權(quán)利要求35所述的方法,其中，所述第一導(dǎo)電材料和所述第二導(dǎo)電材料包括鎢。
37.根據(jù)權(quán)利要求36所述的方法，其中，所述柵極材料包括氮化鈦。
38.根據(jù)權(quán)利要求35所述的方法，其中，所述第一導(dǎo)電材料和所述第二導(dǎo)電材料包括不同的導(dǎo)電材料。
【文檔編號】H01L27/108GK103545313SQ201210414756
【公開日】2014年1月29日 申請日期:2012年10月25日 優(yōu)先權(quán)日:2012年7月9日
【發(fā)明者】樸辰哲 申請人:愛思開海力士有限公司