專利名稱：一種具有自我esd保護(hù)的輸入輸出電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體集成電路中靜電放電保護(hù)技術(shù)領(lǐng)域，涉及一種具有自我ESD保護(hù)的輸入輸出電路。
背景技術(shù)：
隨著集成電路制造工藝的不斷進(jìn)步，多晶硅柵的長度越來越小，柵氧厚度越來越薄，結(jié)深越來越淺，由靜電放電(ESD)所造成的柵氧擊穿、PN結(jié)熱擊穿、互連線燒毀及潛在性損傷等問題越來越嚴(yán)重，ESD已經(jīng)成為集成電路領(lǐng)域亟待解決的可靠性問題，因此ESD保護(hù)電路已經(jīng)成為CMOS集成電路可靠性研究的熱點(diǎn)和重點(diǎn)。為了確保CMOS集成電路的ESD保護(hù)能力，通常需要在輸入電路、輸出電路以及電源和地之間加入ESD保護(hù)電路。 在輸入電路中，輸入PAD連接內(nèi)部電路的柵極氧化層，輸入電路的ESD保護(hù)主要是為了保護(hù)內(nèi)部電路的柵極氧化層不被擊穿而損壞，典型的具有ESD保護(hù)的輸入電路如圖I所示，輸入ESD保護(hù)電路位于輸入緩沖電路之前，在對ESD電流進(jìn)行泄放的同時進(jìn)行電壓箝位，保護(hù)內(nèi)部電路的柵極氧化層不被擊穿而損壞，在進(jìn)行輸入ESD保護(hù)設(shè)計時，通常需要滿足保護(hù)電路的開啟電壓和保持電壓小于內(nèi)部電路的柵極氧化層擊穿電壓。在輸出電路中，輸出PAD連接輸出MOS管的漏極,而輸出MOS管漏極一般和襯底或阱區(qū)形成反偏的PN結(jié)，并且輸出MOS管的漏極和柵極具有交疊區(qū)，因此輸出電路的ESD保護(hù)主要是保證反偏的PN結(jié)不被熱擊穿和輸出MOS管漏極和柵極交疊的柵氧化層不被擊穿而損壞，典型的具有ESD保護(hù)的輸出電路如圖2所示，在進(jìn)行輸出電路ESD保護(hù)設(shè)計時，通常需要滿足以下要求(I)輸出ESD保護(hù)電路的開啟電壓小于反偏PN結(jié)的熱擊穿電壓和輸出MOS管的漏柵交疊電容的擊穿電壓；(2)輸出ESD保護(hù)電路的導(dǎo)通電阻要小于輸出驅(qū)動管的導(dǎo)通電阻，以保證ESD電流通過輸出ESD保護(hù)管進(jìn)行電流泄放。(3)輸出ESD保護(hù)管要不影響輸出管的驅(qū)動能力和性能。經(jīng)常采用的輸出ESD保護(hù)電路有包含鎮(zhèn)流電阻的二極管、GGNMOS、LVSCR等。如果輸出ESD保護(hù)管的設(shè)計不當(dāng)，存在輸出管先于ESD保護(hù)管開啟，進(jìn)行ESD電流泄放而發(fā)生熱擊穿的危險。同時，為了保證輸出電路具有一定的驅(qū)動能力，輸出MOS管的尺寸通常都比較大，如果再加上大尺寸的輸出ESD保護(hù)電路，將會占用非常大的芯片面積，大大增加成本。當(dāng)電路既有輸入功能又有輸出功能時，輸入和輸出可以共用ESD保護(hù)電路，由于輸出電路通常具有一定的電流驅(qū)動能力，輸出管的尺寸會較大，可以利用輸出管進(jìn)行ESD保護(hù)，但如果輸出管設(shè)計不當(dāng)很難以達(dá)到要求的ESD保護(hù)能力。如果輸出管的電流驅(qū)動能力較小時，輸出管尺寸會較小，無法進(jìn)行ESD保護(hù)，需要添加額外的ESD保護(hù)電路，這樣就不但增加了芯片面積，提高成本，還會存在輸出管先于ESD保護(hù)管開啟進(jìn)行ESD電流泄放而發(fā)生熱擊穿的危險。

發(fā)明內(nèi)容
本發(fā)明解決的問題在于提供一種具有自我ESD保護(hù)的輸入輸出電路，減小了芯片面積又保證輸入輸出電路具有合理的ESD保護(hù)能力，利用體區(qū)控制電路對輸出管和輔助保護(hù)管的體區(qū)電位進(jìn)行控制，達(dá)到一定的自我ESD保護(hù)能力。本發(fā)明是通過以下技術(shù)方案來實現(xiàn)—種具有自我ESD保護(hù)的輸入輸出電路，包括電源VDD、地VSS、輸入端隔離電阻Rin、預(yù)驅(qū)動電路、內(nèi)部輸出信號out、輸出控制端0ΕΝ、輸入內(nèi)部信號in、輸入輸出PAD和ESD保護(hù)電路；ESD保護(hù)電路包括輸出驅(qū)動管、輔助保護(hù)管、體區(qū)控制電路和輔助保護(hù)管控制電路；輸出驅(qū)動管和輔助保護(hù)管相并聯(lián)，輸出管和輔助保護(hù)管進(jìn)行自我ESD保護(hù)，體區(qū)控制電路對輸出管和輔助保護(hù)管進(jìn)行輔助觸發(fā)；輸出驅(qū)動管包括上拉輸出驅(qū)動管和下拉輸出驅(qū)動管，輔助保護(hù)管包括上拉輔助保 護(hù)管和下拉輔助保護(hù)管，輔助保護(hù)管控制電路包括上拉體區(qū)控制電路、上拉輔助柵極控制電路、下拉體區(qū)控制電路和下拉輔助柵極控制電路；在正常工作條件下，上拉體區(qū)控制電路確保上拉輸出驅(qū)動管和上拉輔助保護(hù)管的體區(qū)接電源VDD，上拉輔助柵極控制電路控制上拉輔助保護(hù)管處于關(guān)斷狀態(tài)；下拉體區(qū)控制電路確保下拉輸出驅(qū)動管和下拉輔助保護(hù)管的體區(qū)接地VSS，下拉輔助柵極控制電路控制下拉輔助保護(hù)管處于關(guān)斷狀態(tài)；在ESD沖擊條件下，體區(qū)控制電路調(diào)節(jié)輸出管和輔助保護(hù)管的體區(qū)電位，降低ESD保護(hù)時的開啟電壓，調(diào)節(jié)輸出管和輔助保護(hù)管均勻?qū)ㄟM(jìn)行ESD電流泄放。所述的ESD保護(hù)電路包括上拉輸出驅(qū)動管MP1、MPl的驅(qū)動電路、上拉輔助保護(hù)管MP2、上拉體區(qū)控制電路和上拉輔助柵極控制電路；以及下拉輸出驅(qū)動管MNUMNl的驅(qū)動電路、下拉輔助保護(hù)管MN2、下拉體區(qū)控制電路和下拉輔助柵極控制電路。所述的上拉輸出驅(qū)動管MP1，其柵極接MPl的驅(qū)動電路，源極接電源VDD，漏極接PAD，體區(qū)接上拉輔助保護(hù)管MP2的體區(qū)和上拉體區(qū)控制電路；上拉輔助保護(hù)管MP2的柵極接上拉輔助柵極控制電路，源極接電源VDD，漏極接PAD，體區(qū)接上拉輸出驅(qū)動管MPl的體區(qū)和上拉體區(qū)控制電路；下拉輸出驅(qū)動管麗1，其柵極接麗I的驅(qū)動電路，源極接地VSS，漏極接PAD，體區(qū)接下拉輔助保護(hù)管MN2的體區(qū)和下拉體區(qū)控制電路；下拉輔助保護(hù)管MN2的柵極接下拉輔助柵極控制電路，源極接地VSS，漏極接PAD，體區(qū)接下拉輸出驅(qū)動管MNl的體區(qū)和下拉體區(qū)控制電路。所述的MPl的驅(qū)動電路包括預(yù)驅(qū)動電路的輸出信號P、反相器invl和反相器inv2 ;預(yù)驅(qū)動電路的輸出信號P送給反相器invl的輸入端,invl的輸出端連接反相器inv2的輸入端，inv2的輸出端連接上拉輸出驅(qū)動管MPl的柵極；所述的上拉輔助保護(hù)管MP2的柵極控制電路包括PMOS管MP5，其源極和體區(qū)接電源VDD，柵極接地VSS，漏極接上拉輔助保護(hù)管MP2的柵極。所述的麗I的驅(qū)動電路包括預(yù)驅(qū)動電路的輸出信號N、反相器inv3和反相器inv4 ;預(yù)驅(qū)動電路的輸出信號N送給反相器inv3的輸入端,inv3的輸出端連接反相器inv4的輸入端，inv4的輸出端連接上拉輸出驅(qū)動管MNl的柵極；所述的下拉輔助保護(hù)管MN2的柵極控制電路包括NMOS管MN5，其源極和體區(qū)接地VSS，柵極接電源VDD，漏極接下拉輔助保護(hù)管MN2的柵極。
所述的上拉體區(qū)控制電路包括PMOS管MP3、PMOS管MP4和電阻RP ；MP4的源極和體區(qū)接電源VDD，柵極接預(yù)驅(qū)動電路的輸出信號P，漏極接上拉輸出驅(qū)動管MPl和上拉輔助保護(hù)管MP2的體區(qū)以及MP3的柵極、源極和體區(qū)；MP3的柵極、源極和體區(qū)接上拉輸出驅(qū)動管MPl和上拉輔助保護(hù)管MP2的體區(qū)以及MP4的漏極，漏極接電阻RP的一端；電阻RP —端接MP3的漏極，另一端接PAD。所述的下拉體區(qū)控制電路包括NMOS管麗3、NMOS管MN4和電阻RN ；MN4的源極和體區(qū)接地VSS，柵極接預(yù)驅(qū)動電路的輸出信號N，漏極接下拉輸出驅(qū)動管麗I和下拉輔助保護(hù)管麗2的體區(qū)以及麗3的柵極、源極和體區(qū)；麗3的柵極、源極和體區(qū)接下拉輸出驅(qū)動管麗I和下拉輔助保護(hù)管麗2的體區(qū)以及 MN4的漏極，漏極接電阻RN的一端；電阻RN —端接麗3的漏極，另一端接PAD。所述的輸入端隔離電阻Rin —端接PAD，另一端接輸入緩沖器。所述在正常工作狀態(tài)下如果內(nèi)部輸出信號out為高電平,預(yù)驅(qū)動電路的輸出信號P和N均為低電平,下拉輸出驅(qū)動管麗I和MN4的柵極均為低電平，處于關(guān)斷狀態(tài)，麗5柵極接電源VDD導(dǎo)通，使得下拉輔助保護(hù)管MN2的柵極接地VSS，下拉輔助保護(hù)管MN2處于關(guān)斷狀態(tài)；上拉輸出驅(qū)動管MPl和MP4的柵極均為低電平，處于導(dǎo)通狀態(tài)，MP5柵極接地VSS導(dǎo)通，使得MP2的柵極接電源VDD，MP2處于關(guān)斷狀態(tài)；反相器ini和inv2的延遲作用使MP4首先導(dǎo)通，將上拉輸出驅(qū)動管MPl的體區(qū)上拉至高電平，MP3處于關(guān)斷狀態(tài)，MPl導(dǎo)通將輸出PAD上拉至高電平；如果內(nèi)部輸出信號out為低電平,預(yù)驅(qū)動電路的輸出信號P和N均為高電平,上拉輸出驅(qū)動管MPl和MP4的柵極均為高電平，處于關(guān)斷狀態(tài)，MP5柵極接地VSS導(dǎo)通，使得上拉輔助保護(hù)管MP2的柵極接電源VDD，上拉輔助保護(hù)管MP2處于關(guān)斷狀態(tài)；下拉輸出驅(qū)動管麗I和MN4的柵極均為高電平，處于導(dǎo)通狀態(tài)，麗5柵極接電源VDD導(dǎo)通，使得麗2的柵極接地VSS，麗2處于關(guān)斷狀態(tài)；反相器inv3和inv4的延遲作用使MN4首先導(dǎo)通，將下拉輸出驅(qū)動管麗I的體區(qū)下拉至低電平，麗3處于關(guān)斷狀態(tài)，麗I導(dǎo)通將輸出PAD下拉至低電平。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下有益的技術(shù)效果本發(fā)明提供的具有自我ESD保護(hù)的輸入輸出電路，通過添加體區(qū)控制電路、ESD輔助保護(hù)管和ESD輔助保護(hù)管柵極控制電路，使得輸入輸出電路具有自我ESD保護(hù)功能。在正常工作條件下，MPl和MP2的體區(qū)控制電路確保MPl和MP2的體區(qū)接電源VDD，MP2的柵極通過MP5接電源VDD，麗I和麗2的體區(qū)控制電路確保麗I和麗2的體區(qū)接地VSS，麗2的柵極通過麗5接地VSS。在ESD沖擊條件下，體區(qū)控制電路能夠調(diào)節(jié)MPl、MP2、麗I和麗2的體區(qū)電位，降低ESD保護(hù)時的開啟電壓，保證MPl和MP2寄生PNP管與麗I和麗2寄生NPN管快速導(dǎo)通進(jìn)行ESD電流泄放，增強(qiáng)ESD保護(hù)能力。該電路不需要在輸出端再額外添加ESD保護(hù)電路，能夠減小芯片面積，節(jié)約成本，同時也能完全避免輸出管先于ESD保護(hù)管開啟而發(fā)生熱擊穿的風(fēng)險。該電路可以根據(jù)輸出管尺寸的大小對輔助保護(hù)管和輔助保護(hù)管柵極控制電路進(jìn)行靈活取舍。和其它輸入輸出電路相比，該電路可以根據(jù)輸出管尺寸的大小，對輔助保護(hù)管和輔助保護(hù)管的柵極控制電路進(jìn)行靈活取舍，利用體區(qū)控制電路對輸出管和輔助保護(hù)管的體區(qū)電位進(jìn)行控制來實現(xiàn)ESD保護(hù)，不僅能夠省去額外添加ESD保護(hù)管占用大片的芯片面積，節(jié)省成本，還能夠通過體區(qū)控制電路降低ESD保護(hù)時的開啟電壓，增強(qiáng)ESD保護(hù)能力。同時，該電路不受制造工藝的限制，可以廣泛的應(yīng)用于體硅CMOS工藝、SOI CMOS工藝以及其它一些先進(jìn)的工藝中。


圖I是典型的具有ESD保護(hù)的輸入電路；圖2是典型的具有額外ESD保護(hù)的輸出電路；圖3是本發(fā)明提出的具有自我ESD保護(hù)功能的輸入輸出電路。
具體實施方式

下面結(jié)合附圖對本發(fā)明的實施及工作原理做進(jìn)一步詳細(xì)描述，所述是對本發(fā)明的解釋而不是限定。一種具有自我ESD保護(hù)的輸入輸出電路，包括電源VDDdi VSS、輸入端隔離電阻Rin、預(yù)驅(qū)動電路、內(nèi)部輸出信號out、輸出控制端0ΕΝ、輸入內(nèi)部信號in、輸入輸出PAD和ESD保護(hù)電路；ESD保護(hù)電路包括輸出驅(qū)動管、輔助保護(hù)管、體區(qū)控制電路和輔助保護(hù)管控制電路；輸出驅(qū)動管和輔助保護(hù)管相并聯(lián)，輸出管和輔助保護(hù)管進(jìn)行自我ESD保護(hù)，體區(qū)控制電路對輸出管和輔助保護(hù)管進(jìn)行輔助觸發(fā)；輸出驅(qū)動管包括上拉輸出驅(qū)動管和下拉輸出驅(qū)動管，輔助保護(hù)管包括上拉輔助保護(hù)管和下拉輔助保護(hù)管，輔助保護(hù)管控制電路包括上拉體區(qū)控制電路、上拉輔助柵極控制電路、下拉體區(qū)控制電路和下拉輔助柵極控制電路；在正常工作條件下，上拉體區(qū)控制電路確保上拉輸出驅(qū)動管和上拉輔助保護(hù)管的體區(qū)接電源VDD，上拉輔助柵極控制電路控制上拉輔助保護(hù)管處于關(guān)斷狀態(tài)；下拉體區(qū)控制電路確保下拉輸出驅(qū)動管和下拉輔助保護(hù)管的體區(qū)接地VSS，下拉輔助柵極控制電路控制下拉輔助保護(hù)管處于關(guān)斷狀態(tài)；在ESD沖擊條件下，體區(qū)控制電路調(diào)節(jié)輸出驅(qū)動管和輔助保護(hù)管的體區(qū)電位，降低ESD保護(hù)時的開啟電壓，調(diào)節(jié)輸出驅(qū)動管和輔助保護(hù)管均勻?qū)ㄟM(jìn)行ESD電流泄放。具體的，如圖3所示，具有自我ESD保護(hù)功能的輸入輸出電路主要包括電源VDD、地VSS、上拉輸出驅(qū)動管MP1、下拉輸出驅(qū)動管麗I、MPl的驅(qū)動電路、麗I的驅(qū)動電路、輔助保護(hù)管MP2、MP1和MP2的體區(qū)控制電路、MP2的柵極控制電路、輔助保護(hù)管麗2、麗I和麗2的體區(qū)控制電路、麗2的柵極控制電路、輸入端隔離電阻Rin、內(nèi)部輸出信號out、輸出控制端0ΕΝ、輸入內(nèi)部信號in和輸入輸出PAD。其中上拉體區(qū)控制電路即為MPl和MP2體區(qū)控制電路，上拉輔助柵極控制電路即為MP2柵極控制電路；下拉體區(qū)控制電路即為麗I和麗2體區(qū)控制電路，下拉輔助柵極控制電路即為麗2柵極控制電路。進(jìn)一步的，其連接如下上拉輸出驅(qū)動管MPl的柵極接inv2的輸出端，源極接電源VDD，漏極接PAD，體區(qū)接MP2的體區(qū)、MP4的漏極以及MP3的源極、柵極和體區(qū)。下拉輸出驅(qū)動管麗I的柵極接inv4的輸出端，源極接地VSS，漏極接PAD，體區(qū)接麗2的體區(qū)、MN4的漏極以及麗3的源極、柵極和體區(qū)。預(yù)驅(qū)動電路的輸出信號P、invl、inv2構(gòu)成上拉輸出驅(qū)動管MPl的驅(qū)動電路，預(yù)驅(qū)動電路的輸出信號P送給反相器invl的輸入端,invl的輸出端連接反相器inv2的輸入端，inv2的輸出端連接MPl的柵極。預(yù)驅(qū)動電路的輸出信號N、inv3、inv4構(gòu)成下拉輸出驅(qū)動管麗I的驅(qū)動電路，預(yù)驅(qū)動電路的輸出信號N送給反相器inv3的輸入端,inv3的輸出端連接反相器inv4的輸入端，inv4的輸出端連接麗I的柵極。輔助保護(hù)管MP2的柵極接MP5的漏極，源極接電源VDD，漏極接PAD，體區(qū)接MPl的體區(qū)、MP4的漏極以及MP3的源極、柵極和體區(qū)。 MP3、MP4和電阻RP構(gòu)成MPl和MP2的體區(qū)控制電路，MP4的源極和體區(qū)接電源VDD,柵極接預(yù)驅(qū)動電路的輸出信號P，漏極接MPl和MP2的體區(qū)以及MP3的柵極、源極和體區(qū)；MP3的柵極、源極和體區(qū)接MPl和MP2的體區(qū)以及MP4的漏極，漏極接電阻RP的一端；電阻RP —端接MP3的漏極，另一端接PAD。MP5為輔助保護(hù)管MP2的柵極控制電路，其源極和體區(qū)接電源VDD，柵極接地VSS，漏極接MP2的柵極。輔助保護(hù)管麗2的柵極接麗5的漏極，源極接地VSS，漏極接PAD，體區(qū)接麗I的體區(qū)、MN4的漏極以及MN3的源極、柵極和體區(qū)。 麗3、MN4和電阻RN構(gòu)成麗I和麗2的體區(qū)控制電路，MN4的源極和體區(qū)接地VSS，柵極接預(yù)驅(qū)動電路的輸出信號N，漏極接麗I和麗2的體區(qū)以及麗3的柵極、源極和體區(qū)；麗3的柵極、源極和體區(qū)接MNl和麗2的體區(qū)以及MN4的漏極，漏極接電阻RN的一端；電阻RN 一端接麗3的漏極，另一端接PAD。麗5為輔助保護(hù)管麗2的柵極控制電路，其源極和體區(qū)接地VSS，柵極接電源VDD，漏極接麗2的柵極。輸入端隔離電阻Rin —端接PAD，另一端接輸入緩沖器。該具有自我ESD保護(hù)功能的輸入輸出電路的工作原理如下(一)在正常工作狀態(tài)(I)如果內(nèi)部輸出信號out為高電平,預(yù)驅(qū)動電路的輸出信號P和N均為低電平，麗I和MN4的柵極均為低電平，處于關(guān)斷狀態(tài)，麗5柵極接電源VDD導(dǎo)通，使得麗2的柵極接地VSS，麗2處于關(guān)斷狀態(tài)，MPl和MP4的柵極均為低電平，處于導(dǎo)通狀態(tài)，MP5柵極接地VSS導(dǎo)通，使得MP2的柵極接電源VDD，MP2處于關(guān)斷狀態(tài)，由于反相器ini和inv2的延遲作用，MP4首先導(dǎo)通，將MPl的體區(qū)上拉至高電平，MP3處于關(guān)斷狀態(tài)，MPl導(dǎo)通將輸出PAD上拉至高電平；(2)如果內(nèi)部輸出信號out為低電平,預(yù)驅(qū)動電路的輸出信號P和N均為高電平，MPl和MP4的柵極均為高電平，處于關(guān)斷狀態(tài)，MP5柵極接地VSS導(dǎo)通，使得MP2的柵極接電源VDD，MP2處于關(guān)斷狀態(tài)，麗I和MN4的柵極均為高電平，處于導(dǎo)通狀態(tài)，麗5柵極接電源VDD導(dǎo)通，使得麗2的柵極接地VSS，麗2處于關(guān)斷狀態(tài)，由于反相器inv3和inv4的延遲作用，MN4首先導(dǎo)通，將麗I的體區(qū)下拉至低電平，麗3處于關(guān)斷狀態(tài)，麗I導(dǎo)通將輸出PAD下拉至低電平。(二)輸出電路進(jìn)行ESD測試狀態(tài)(I)當(dāng)PAD上施加ESD電壓，GND接地時。由于電路處于去電狀態(tài)，麗I和麗2的柵極均處于未知狀態(tài)，電阻RN、MN3的漏柵交疊電容和MNl與MN2體源寄生二極管形成耦合電路，在麗I和麗2的體區(qū)耦合一定的電壓，輔助麗I和麗2中寄生的NPN管導(dǎo)通進(jìn)行ESD電流泄放；(2)當(dāng)PAD接地，GND上施加ESD電壓時。由于電路處于去電狀態(tài)，麗I和麗2的柵極均處于未知狀態(tài)，MN4、麗I和麗2的體漏寄生二極管導(dǎo)通，在麗I和麗2的體區(qū)分得一定的電位，使得麗I和麗2中寄生的NPN管的發(fā)射結(jié)正偏，寄生的NPN導(dǎo)通進(jìn)行ESD電流泄放；(3)當(dāng)PAD上施加ESD電壓，VDD接地時。由于電路處于去電狀態(tài)，MPl和MP2的 柵極均處于未知狀態(tài)，MPl、MP2和MP3的體漏寄生二極管導(dǎo)通，則MPl和MP2的體區(qū)分得一定的電位，使得MPl和MP2中寄生的PNP管的發(fā)射結(jié)正偏，寄生的PNP管導(dǎo)通進(jìn)行ESD電流泄放；(4)當(dāng)PAD接地，VDD上施加ESD電壓時。由于電路處于去電狀態(tài)，MPl和MP2的柵極均處于未知狀態(tài)，MPl和MP2的體源寄生二極管、MP3漏柵交疊電容和電阻RP形成耦合電路，在MPl和MP2的體區(qū)耦合一定的電壓，輔助MPl和MP2中寄生的PNP管導(dǎo)通進(jìn)行ESD電流泄放。在該具有自我ESD保護(hù)功能的輸入輸出電路中，通過利用輸出管和輔助保護(hù)管進(jìn)行自我ESD保護(hù)，大大節(jié)省了芯片面積，減小了成本。通過利用體區(qū)控制電路對輸出管和輔助保護(hù)管進(jìn)行輔助觸發(fā)，減小了電路在進(jìn)行ESD保護(hù)時的開啟電壓，利于并聯(lián)的輸出管和輔助保護(hù)管的均勻?qū)?，大大提高ESD保護(hù)能力。當(dāng)輸出管的尺寸在體區(qū)控制電路的輔助下足夠提供一定的ESD保護(hù)能力，可以無需添加輔助保護(hù)管和輔助保護(hù)管的控制電路，當(dāng)輸出管的尺寸在體區(qū)控制電路的輔助下不能夠提供合理的ESD保護(hù)能力，可以根據(jù)需要添加一定尺寸的輔助保護(hù)管及其控制電路。在實際設(shè)計中，設(shè)計師可以根據(jù)實際需要對輔助保護(hù)管和輔助保護(hù)管的控制電路進(jìn)行靈活取舍。以上內(nèi)容是結(jié)合具體的優(yōu)選實施方式對本發(fā)明所作的進(jìn)一步詳細(xì)說明，不能認(rèn)定本發(fā)明的具體實施方式
僅限于此，對于本發(fā)明所屬ESD保護(hù)領(lǐng)域的技術(shù)人員來說，在不脫離本發(fā)明思路的前提下，還可以設(shè)計若干有效的體區(qū)控制電路，都應(yīng)當(dāng)視為屬于本發(fā)明所提交的權(quán)利要求書確定的專利保護(hù)范圍。
權(quán)利要求
1.一種具有自我ESD保護(hù)的輸入輸出電路，其特征在于，包括 電源VDD、地VSS、輸入端隔離電阻Rin、預(yù)驅(qū)動電路、內(nèi)部輸出信號out、輸出控制端0EN、輸入內(nèi)部信號in、輸入輸出PAD和ESD保護(hù)電路； ESD保護(hù)電路包括輸出驅(qū)動管、輔助保護(hù)管、體區(qū)控制電路和輔助保護(hù)管控制電路；輸出驅(qū)動管和輔助保護(hù)管相并聯(lián)，輸出管和輔助保護(hù)管進(jìn)行自我ESD保護(hù)，體區(qū)控制電路對輸出管和輔助保護(hù)管進(jìn)行輔助觸發(fā)； 輸出驅(qū)動管包括上拉輸出驅(qū)動管和下拉輸出驅(qū)動管，輔助保護(hù)管包括上拉輔助保護(hù)管和下拉輔助保護(hù)管，輔助保護(hù)管控制電路包括上拉體區(qū)控制電路、上拉輔助柵極控制電路、下拉體區(qū)控制電路和下拉輔助柵極控制電路； 在正常工作下，上拉體區(qū)控制電路確保上拉輸出驅(qū)動管和上拉輔助保護(hù)管的體區(qū)接電源VDD，上拉輔助柵極控制電路控制上拉輔助保護(hù)管處于關(guān)斷狀態(tài)；下拉體區(qū)控制電路確保下拉輸出驅(qū)動管和下拉輔助保護(hù)管的體區(qū)接地VSS，下拉輔助柵極控制電路控制下拉輔助保護(hù)管處于關(guān)斷狀態(tài)； 在ESD沖擊下，體區(qū)控制電路調(diào)節(jié)輸出管和輔助保護(hù)管的體區(qū)電位，降低ESD保護(hù)時的開啟電壓，調(diào)節(jié)輸出管和輔助保護(hù)管均勻?qū)ㄟM(jìn)行ESD電流泄放。
2.如權(quán)利要求I所述的具有自我ESD保護(hù)的輸入輸出電路，其特征在于，ESD保護(hù)電路包括上拉輸出驅(qū)動管MPUMPl的驅(qū)動電路、上拉輔助保護(hù)管MP2、上拉體區(qū)控制電路和上拉輔助柵極控制電路；以及下拉輸出驅(qū)動管MN1、MNl的驅(qū)動電路、下拉輔助保護(hù)管MN2、下拉體區(qū)控制電路和下拉輔助柵極控制電路。
3.如權(quán)利要求2所述的具有自我ESD保護(hù)的輸入輸出電路，其特征在于，所述的上拉輸出驅(qū)動管MP1，其柵極接MPl的驅(qū)動電路，源極接電源VDD，漏極接PAD，體區(qū)接上拉輔助保護(hù)管MP2的體區(qū)和上拉體區(qū)控制電路； 上拉輔助保護(hù)管MP2的柵極接上拉輔助柵極控制電路，源極接電源VDD，漏極接PAD，體區(qū)接上拉輸出驅(qū)動管MPl的體區(qū)和上拉體區(qū)控制電路； 下拉輸出驅(qū)動管麗1，其柵極接麗I的驅(qū)動電路，源極接地VSS，漏極接PAD，體區(qū)接下拉輔助保護(hù)管MN2的體區(qū)和下拉體區(qū)控制電路； 下拉輔助保護(hù)管MN2的柵極接下拉輔助柵極控制電路，源極接地VSS，漏極接PAD，體區(qū)接下拉輸出驅(qū)動管MNl的體區(qū)和下拉體區(qū)控制電路。
4.如權(quán)利要求3所述的具有自我ESD保護(hù)的輸入輸出電路，其特征在于，所述的MPl的驅(qū)動電路包括預(yù)驅(qū)動電路的輸出信號P、反相器invl和反相器inv2 ;預(yù)驅(qū)動電路的輸出信號P送給反相器invl的輸入端，invl的輸出端連接反相器inv2的輸入端，inv2的輸出端連接上拉輸出驅(qū)動管MPl的柵極； 所述的上拉輔助保護(hù)管MP2的柵極控制電路包括PMOS管MP5，其源極和體區(qū)接電源VDD,柵極接地VSS，漏極接上拉輔助保護(hù)管MP2的柵極。
5.如權(quán)利要求3所述的具有自我ESD保護(hù)的輸入輸出電路，其特征在于，所述的麗I的驅(qū)動電路包括預(yù)驅(qū)動電路的輸出信號N、反相器inv3和反相器inv4 ;預(yù)驅(qū)動電路的輸出信號N送給反相器inv3的輸入端，inv3的輸出端連接反相器inv4的輸入端，inv4的輸出端連接上拉輸出驅(qū)動管MNl的柵極； 所述的下拉輔助保護(hù)管MN2的柵極控制電路包括NMOS管MN5，其源極和體區(qū)接地VSS，柵極接電源VDD，漏極接下拉輔助保護(hù)管MN2的柵極。
6.如權(quán)利要求3所述的具有自我ESD保護(hù)的輸入輸出電路，其特征在于，所述的上拉體區(qū)控制電路包括PMOS管MP3、PMOS管MP4和電阻RP ； MP4的源極和體區(qū)接電源VDD，柵極接預(yù)驅(qū)動電路的輸出信號P，漏極接上拉輸出驅(qū)動管MPl和上拉輔助保護(hù)管MP2的體區(qū)以及MP3的柵極、源極和體區(qū)； MP3的柵極、源極和體區(qū)接上拉輸出驅(qū)動管MPl和上拉輔助保護(hù)管MP2的體區(qū)以及MP4的漏極，漏極接電阻RP的一端； 電阻RP —端接MP3的漏極，另一端接PAD。
7.如權(quán)利要求3所述的具有自我ESD保護(hù)的輸入輸出電路，其特征在于，所述的下拉體區(qū)控制電路包括NMOS管MN3、NMOS管MN4和電阻RN ； MN4的源極和體區(qū)接地VSS，柵極接預(yù)驅(qū)動電路的輸出信號N，漏極接下拉輸出驅(qū)動管麗I和下拉輔助保護(hù)管麗2的體區(qū)以及麗3的柵極、源極和體區(qū)； 麗3的柵極、源極和體區(qū)接下拉輸出驅(qū)動管MNl和下拉輔助保護(hù)管MN2的體區(qū)以及MN4的漏極，漏極接電阻RN的一端； 電阻RN —端接麗3的漏極，另一端接PAD。
8.如權(quán)利要求3所述的具有自我ESD保護(hù)的輸入輸出電路，其特征在于，所述的輸入端隔離電阻Rin —端接PAD，另一端接輸入緩沖器。
9.如權(quán)利要求3所述的具有自我ESD保護(hù)的輸入輸出電路，其特征在于，所述的MPl的驅(qū)動電路包括預(yù)驅(qū)動電路的輸出信號P、反相器invl和反相器inv2 ;預(yù)驅(qū)動電路的輸出信號P送給反相器invl的輸入端，invl的輸出端連接反相器inv2的輸入端，inv2的輸出端連接上拉輸出驅(qū)動管MPl的柵極； 所述的上拉輔助保護(hù)管MP2的柵極控制電路包括PMOS管MP5，其源極和體區(qū)接電源VDD，柵極接地VSS，漏極接上拉輔助保護(hù)管MP2的柵極； 所述的麗I的驅(qū)動電路包括預(yù)驅(qū)動電路的輸出信號N、反相器inv3和反相器inv4 ;預(yù)驅(qū)動電路的輸出信號N送給反相器inv3的輸入端，inv3的輸出端連接反相器inv4的輸入端，inv4的輸出端連接上拉輸出驅(qū)動管MNl的柵極； 所述的下拉輔助保護(hù)管MN2的柵極控制電路包括NMOS管MN5，其源極和體區(qū)接地VSS，柵極接電源VDD，漏極接下拉輔助保護(hù)管MN2的柵極； 所述的上拉體區(qū)控制電路包括PMOS管MP3、PMOS管MP4和電阻RP ； MP4的源極和體區(qū)接電源VDD，柵極接預(yù)驅(qū)動電路的輸出信號P，漏極接上拉輸出驅(qū)動管MPl和上拉輔助保護(hù)管MP2的體區(qū)以及MP3的柵極、源極和體區(qū)； MP3的柵極、源極和體區(qū)接上拉輸出驅(qū)動管MPl和上拉輔助保護(hù)管MP2的體區(qū)以及MP4的漏極，漏極接電阻RP的一端； 電阻RP —端接MP3的漏極，另一端接PAD ； 所述的下拉體區(qū)控制電路包括NMOS管MN3、NMOS管MN4和電阻RN ； MN4的源極和體區(qū)接地VSS，柵極接預(yù)驅(qū)動電路的輸出信號N，漏極接下拉輸出驅(qū)動管麗I和下拉輔助保護(hù)管麗2的體區(qū)以及麗3的柵極、源極和體區(qū)； 麗3的柵極、源極和體區(qū)接下拉輸出驅(qū)動管MNl和下拉輔助保護(hù)管MN2的體區(qū)以及MN4的漏極，漏極接電阻RN的一端；電阻RN —端接麗3的漏極，另一端接PAD。
10.如權(quán)利要求9所述的具有自我ESD保護(hù)的輸入輸出電路，其特征在于，在正常工作狀態(tài)下 如果內(nèi)部輸出信號out為高電平,預(yù)驅(qū)動電路的輸出信號P和N均為低電平,下拉輸出驅(qū)動管麗I和MN4的柵極均為低電平，處于關(guān)斷狀態(tài)，麗5柵極接電源VDD導(dǎo)通，使得下拉輔助保護(hù)管MN2的柵極接地VSS，下拉輔助保護(hù)管MN2處于關(guān)斷狀態(tài)；上拉輸出驅(qū)動管MPl和MP4的柵極均為低電平，處于導(dǎo)通狀態(tài)，MP5柵極接地VSS導(dǎo)通，使得MP2的柵極接電源VDD, MP2處于關(guān)斷狀態(tài)；反相器ini和inv2的延遲作用使MP4首先導(dǎo)通，將上拉輸出驅(qū)動管MPl的體區(qū)上拉至高電平，MP3處于關(guān)斷狀態(tài)，MPl導(dǎo)通將輸出PAD上拉至高電平； 如果內(nèi)部輸出信號out為低電平,預(yù)驅(qū)動電路的輸出信號P和N均為高電平,上拉輸出驅(qū)動管MPl和MP4的柵極均為高電平，處于關(guān)斷狀態(tài)，MP5柵極接地VSS導(dǎo)通，使得上拉輔助保護(hù)管MP2的柵極接電源VDD，上拉輔助保護(hù)管MP2處于關(guān)斷狀態(tài)；下拉輸出驅(qū)動管MNl和MN4的柵極均為高電平，處于導(dǎo)通狀態(tài)，麗5柵極接電源VDD導(dǎo)通，使得麗2的柵極接地 VSS，麗2處于關(guān)斷狀態(tài)；反相器inv3和inv4的延遲作用使MN4首先導(dǎo)通，將下拉輸出驅(qū)動管麗I的體區(qū)下拉至低電平，麗3處于關(guān)斷狀態(tài)，麗I導(dǎo)通將輸出PAD下拉至低電平。
全文摘要
本發(fā)明公開了一種具有自我ESD保護(hù)的輸入輸出電路，通過添加體區(qū)控制電路、輔助保護(hù)管和輔助保護(hù)管控制電路，使得輸入輸出電路具有自我ESD保護(hù)功能。和其它輸入輸出電路相比，該電路不需要額外添加ESD保護(hù)電路，縮小了芯片面積，節(jié)省了成本。電路設(shè)計師可以根據(jù)輸出管實際的尺寸對輔助保護(hù)管和輔助保護(hù)管的控制電路進(jìn)行靈活取舍。該電路不受制造工藝的限制，可以廣泛的應(yīng)用于體硅CMOS工藝、SOI CMOS工藝中。
文檔編號H01L27/02GK102969703SQ20121042883
公開日2013年3月13日 申請日期2012年10月31日 優(yōu)先權(quán)日2012年10月31日
發(fā)明者王忠芳, 唐威, 楊凌, 尹飛, 王鵬, 包謙 申請人:中國航天科技集團(tuán)公司第九研究院第七七一研究所