互補(bǔ)型金屬氧化物半導(dǎo)體防閂鎖結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明公開了一種互補(bǔ)型金屬氧化物半導(dǎo)體防閂鎖結(jié)構(gòu)，包括：N型閂鎖防護(hù)層和P型閂鎖防護(hù)層構(gòu)成，N型閂鎖防護(hù)層由N型深阱、N型埋層、N阱、N型擴(kuò)散區(qū)其中一種或多種構(gòu)成；P型閂鎖防護(hù)層由P型深阱、P型埋層、P阱、P型擴(kuò)散區(qū)其中一種或多種構(gòu)成；其中，N型閂鎖防護(hù)層和P型閂鎖防護(hù)層多組排列，呈十字交叉狀。本發(fā)明與現(xiàn)有互補(bǔ)型金屬氧化物半導(dǎo)體防閂鎖結(jié)構(gòu)相比較，能降低靜電保護(hù)開啟電壓，提升泄放電流能力。
【專利說明】互補(bǔ)型金屬氧化物半導(dǎo)體防閂鎖結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別是涉及一種互補(bǔ)型金屬氧化物半導(dǎo)體防閂鎖結(jié)構(gòu)。
【背景技術(shù)】[0002]在互補(bǔ)型金屬氧化物半導(dǎo)體工藝的芯片上，通常會同時存在著若干的P型和N型晶體管(PMOS and NM0S)。因此，在電源線與接地線之間，必會存在著若干寄生的P_N_P_N結(jié)構(gòu)(P+/NW/Psub/N+)的娃控整流器(Silicon-controlled rectifier, SCR)器件。円鎖有兩種電流方式，一種是在I/o(輸入/輸出)管腳上注入正電流，一種是在I/O管腳上注入負(fù)電流。如圖3所示，以正電流注入觸發(fā)的閂鎖為例，硅控整流器是由以下結(jié)構(gòu)組成，(I)N阱中接到VDD的P+擴(kuò)散區(qū)；⑵N阱區(qū)；(3) P型襯底或P阱區(qū)；⑷P型襯底或P阱區(qū)中接至VSS的N+擴(kuò)散區(qū)。當(dāng)寄生的硅控整流器被觸發(fā)導(dǎo)通，使得寄生NPN及PNP晶體管進(jìn)行正反饋、低阻抗的狀態(tài)時，即使觸發(fā)源(Trigger Source)已被移除，寄生的娃控整流器依然會維持在閂鎖狀態(tài)而無法自行解除。芯片上因閂鎖效應(yīng)鎖引發(fā)的過電流(Over current)往往容易造成器件的燒毀。硅控整流器的觸發(fā)源可能是過電壓、過電流訊號、變動迅速的電壓或電流訊號，或是任何不正常的狀態(tài)。
[0003]如圖1所示，現(xiàn)有技術(shù)是采用N型和P型兩層閂鎖防護(hù)層，一字排開，并行兩排的排布方式。其防護(hù)主要利用單邊，此種方式對閂鎖的防護(hù)可以起到一定的效果，但這種閂鎖防護(hù)結(jié)構(gòu)單一，防護(hù)層的有效面積有限，其防護(hù)能力有限。

【發(fā)明內(nèi)容】

[0004]本發(fā)明要解決的技術(shù)問題是提供一種利用已有CMOS器件結(jié)構(gòu)實現(xiàn)靜電保護(hù)的互補(bǔ)型金屬氧化物半導(dǎo)體防閂鎖結(jié)構(gòu)，與現(xiàn)有互補(bǔ)型金屬氧化物半導(dǎo)體防閂鎖結(jié)構(gòu)相比較，能降低靜電保護(hù)開啟電壓，提升泄放電流能力。
[0005]為解決上述技術(shù)問題，本發(fā)明的互補(bǔ)型金屬氧化物半導(dǎo)體防閂鎖結(jié)構(gòu)，包括:N型閂鎖防護(hù)層和P型閂鎖防護(hù)層構(gòu)成，N型閂鎖防護(hù)層由N型深阱、N型埋層、N阱、N型擴(kuò)散區(qū)其中一種或多種構(gòu)成；P型閂鎖防護(hù)層由P型深阱、P型埋層、P阱、P型擴(kuò)散區(qū)其中一種或多種構(gòu)成；其中，N型閂鎖防護(hù)層和P型閂鎖防護(hù)層多組排列，呈十字交叉狀。
[0006]其中，所述N型閂鎖防護(hù)層和P行閂鎖防護(hù)層，其寬度在0.5um^50um之間。
[0007]其中，所述N型閂鎖防護(hù)層與P型閂鎖防護(hù)層的交叉部分長度在0.5ιιum~50um之間。
[0008]其中，所述N型閂鎖防護(hù)層與P型閂鎖防護(hù)層交叉部分之間的距離在0.5um^50um之間。
[0009]發(fā)明原理:在不增加更多面積的情況下，通過改變閂鎖防護(hù)層的排布結(jié)構(gòu)，增大防護(hù)的有效面積，特別是防護(hù)層的側(cè)面面積，以此提高對閂鎖的防護(hù)能力。
[0010]本發(fā)明通過改變閂鎖防護(hù)層的結(jié)構(gòu)，達(dá)到提高閂鎖防護(hù)能力的目的。本發(fā)明解決在CMOS工藝上閂鎖效應(yīng)的防護(hù)問題，通過改變閂鎖防護(hù)層的結(jié)構(gòu)，來進(jìn)一步提高閂鎖防護(hù)的能力。本發(fā)明與現(xiàn)有互補(bǔ)型金屬氧化物半導(dǎo)體防閂鎖結(jié)構(gòu)相比較，能有效增加防護(hù)層的有效面積，提升泄放電流能力
【專利附圖】

【附圖說明】
[0011]下面結(jié)合附圖與【具體實施方式】對本發(fā)明作進(jìn)一步詳細(xì)的說明:
[0012]圖1是現(xiàn)有互補(bǔ)型金屬氧化物半導(dǎo)體防閂鎖結(jié)構(gòu)示意圖。
[0013]圖2是本發(fā)明閂鎖防護(hù)結(jié)構(gòu)示意圖。
[0014]圖3是本發(fā)明正電流注入觸發(fā)的閂鎖示意圖。
[0015]圖4是本發(fā)明負(fù)電流注入觸發(fā)的閂鎖示意圖。
[0016]附圖標(biāo)記說明
[0017]A是N型閂鎖防護(hù)層
[0018]B是P型閂鎖防護(hù)層
[0019]VSS是接地
[0020]VDD是工作電壓
[0021]A+是正電流
`[0022]A-是負(fù)電流
[0023]P+是P+擴(kuò)撒區(qū)
[0024]N+是N+擴(kuò)散區(qū)
[0025]PW 是 P 阱
[0026]NW 是 N 阱
[0027]IO PMOS 是 PMOS 管
[0028]IO NMOS 是 NMOS 管
[0029]PNP是寄生PNP管
[0030]NPN是寄生NPN管
【具體實施方式】
[0031]本發(fā)明互補(bǔ)型金屬氧化物半導(dǎo)體防閂鎖結(jié)構(gòu)，包括:N型閂鎖防護(hù)層和P型閂鎖防護(hù)層構(gòu)成；其中:N型閂鎖防護(hù)層可由器件的N型深阱、N型埋層、N阱、N型擴(kuò)散區(qū)其中一種或多種構(gòu)成；P型閂鎖防護(hù)層可由器件的P型深阱、P型埋層、P阱、P型擴(kuò)散區(qū)其中一種或多種構(gòu)成；
[0032]如圖2所示，其中，N型閂鎖防護(hù)層和P型閂鎖防護(hù)層多組排列，呈十字交叉狀。
[0033]N型閂鎖防護(hù)層和P行閂鎖防護(hù)層，其寬度在0.5um^50um之間，優(yōu)選IOumj 20um，25.25um，30um，40umo
[0034]N型閂鎖防護(hù)層與P型閂鎖防護(hù)層的交叉部分長度在0.5unT50um之間，優(yōu)選IOumj 20um，25.25um，30um，40umo
[0035]所述N型閂鎖防護(hù)層與P型閂鎖防護(hù)層交叉部分之間的距離在0.5unT50um之間優(yōu)選 IOumj 20um，25.25um，30um，40um。
[0036]円鎖測試有兩種電流方式，一種是在I/O (輸入/輸出)管腳上注入正電流，一種是在I/O管腳上注入負(fù)電流。
[0037]如圖3、圖4所示互補(bǔ)型金屬氧化物半導(dǎo)體為例，當(dāng)注入正電流時，正電流(A+)進(jìn)入IO PMOS的漏極(P+擴(kuò)散區(qū))，觸發(fā)PMOS寄生的PNP開啟(由IO PMOS的漏極，N阱和P阱構(gòu)成)，電流流向PW(P阱)，并經(jīng)過IO NMOS區(qū)域從其接地的源漏極(N+擴(kuò)散區(qū))流出，隨著正電流的提高，抬高PW的電位，高于NMOS的源漏極0.7V觸發(fā)NPN開啟(由N阱，P阱和P阱中的N+擴(kuò)散區(qū)，即IO NMOS的漏極或源極)，最終形成閂鎖。而在NMOS和PMOS之間加入的P型防護(hù)層可收集大部分從PNP過來的電流，從而防止NPN的開啟。
[0038]當(dāng)注入負(fù)電流時，負(fù)電流(A-)進(jìn)入IO NMOS的漏極(N+擴(kuò)散區(qū))，觸發(fā)NMOS寄生的NPN開啟，電子流向NW(N阱)，并經(jīng)過IO PMOS區(qū)域從其接VDD的源漏極(P+擴(kuò)散區(qū))流出，隨著負(fù)電流的提高，拉低NW的電位，低于PMOS的源漏極0.7V觸發(fā)PNP開啟，最終形成閂鎖。而在NMOS和PMOS之間加入的N型防護(hù)層可收集大部分從NPN過來的電子，從而防止PNP的開啟。
[0039]以上通過【具體實施方式】和實施例對本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種互補(bǔ)型金屬氧化物半導(dǎo)體防閂鎖結(jié)構(gòu)，包括:N型閂鎖防護(hù)層和P型閂鎖防護(hù)層構(gòu)成，N型閂鎖防護(hù)層由N型深阱、N型埋層、N阱、N型擴(kuò)散區(qū)其中一種或多種構(gòu)成；P型閂鎖防護(hù)層由P型深阱、P型埋層、P阱、P型擴(kuò)散區(qū)其中一種或多種構(gòu)成；其特征是:N型閂鎖防護(hù)層和P型閂鎖防護(hù)層多組排列，呈十字交叉狀。
2.如權(quán)利要求1所述的互補(bǔ)型金屬氧化物半導(dǎo)體防閂鎖結(jié)構(gòu)，其特征是:所述N型閂鎖防護(hù)層和P行閂鎖防護(hù)層，其寬度在0.5unT50um之間。
3.如權(quán)利要求1所述的互補(bǔ)型金屬氧化物半導(dǎo)體防閂鎖結(jié)構(gòu)，其特征是:所述N型閂鎖防護(hù)層與P型閂鎖防護(hù)層的交叉部分長度在0.5unT50um之間。
4.如權(quán)利要求1所述的互補(bǔ)型金屬氧化物半導(dǎo)體防閂鎖結(jié)構(gòu)，其特征是:所述N型閂鎖防護(hù)層與P型閂鎖防護(hù)層交叉部分之間的距離在0.5unT50um之間。
【文檔編號】H01L27/02GK103824858SQ201210464622
【公開日】2014年5月28日 申請日期:2012年11月16日 優(yōu)先權(quán)日:2012年11月16日
【發(fā)明者】蘇慶, 王邦麟, 苗彬彬, 鄧樟鵬 申請人:上海華虹宏力半導(dǎo)體制造有限公司