專利名稱：封裝組件及其形成方法
技術(shù)領域：
本發(fā)明涉及封裝組件的制造，更具體地，涉及用于半導體器件的封裝組件的制造。
背景技術(shù)：
現(xiàn)代集成線路由上百萬個有源器件(諸如晶體管和電容器)構(gòu)成。這些器件開始時彼此隔離，但之后互連在一起來形成功能電路。典型的互連結(jié)構(gòu)包括諸如金屬線(配線)的橫向互連以及諸如通孔和接觸的垂直互連?，F(xiàn)代集成線路的性能與密度越來越受到互連的制約。在互連結(jié)構(gòu)的頂部上，在各個管芯的表面上形成并露出接合焊盤。通過接合焊盤進行電連接以將管芯連接至封裝襯底或另一管芯。接合焊盤可用于引線接合或倒裝接合。倒裝封裝采用凸塊來在管芯的輸入/輸出(I/o)板與襯底或封裝的引線框之間建立電接觸。從結(jié)構(gòu)上來說，凸塊實際包括凸塊本身以及位于凸塊與I/o板之間的“凸塊下金屬層”(UBM)。目前，晶圓級管芯規(guī)模封裝(WLCSP)因其成本低且具有相對簡單的工藝而被廣泛應用。在典型的WLCSP中，諸如再分布線(RDL)的后鈍化互連(PPI)線形成在鈍化層上，隨后形成聚合物薄膜及凸塊。在WLCSP技術(shù)中采用焊球置放或焊球滴落(ball drop)工藝，但焊球滴落性能仍然存在問題。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的第一方面，提供了一種封裝組件，包括通過互連接合結(jié)構(gòu)電連接至襯底的半導體管芯:其中，半導體管芯包括上覆半導體襯底的凸塊以及上覆半導體襯底并與凸塊的第一部分物理接觸的模塑料層；其中，襯底包括位于導電區(qū)域上的不流動底部填充層；以及其中，凸塊的第二部分與不流動底部填充層物理接觸以形成互連接合結(jié)構(gòu)。優(yōu)選地，凸塊是焊料凸塊。優(yōu)選地，凸塊電連接至導電區(qū)域。優(yōu)選地，凸塊的第二部分從模塑料層的頂面突出。優(yōu)選地，半導體管芯還包括位于半導體襯底與模塑料層之間的后鈍化互連(PPI)層。優(yōu)選地，半導體管芯還包括位于PPI層與模塑料層之間的聚合物層。優(yōu)選地，半導體管芯還包括位于PPI層與半導體襯底之間的聚合物層。優(yōu)選地，凸塊是直徑大于200 μ m的焊料凸塊。根據(jù)本發(fā)明的另一方面，提供了一種形成封裝組件的方法，包括:在襯底上形成不流動底部填充層；以及將半導體管芯附接至襯底， 其中，半導體管芯包括凸塊以及與凸塊的下部物理接觸的模塑料層；并且凸塊的上部與不流動底部填充層物理接觸。優(yōu)選地，模塑料層通過涂覆液態(tài)模塑料材料并固化液態(tài)模塑料材料來形成。優(yōu)選地，襯底包括導電區(qū)域以及不流動底部填充層形成在導電區(qū)域上。優(yōu)選地，凸塊的上部電連接至襯底的導電區(qū)域。優(yōu)選地，凸塊為直徑大于200 μ m的焊料凸塊。根據(jù)本發(fā)明的又一方面，提供了一種形成封裝組件的方法，包括:在第一襯底上形成凸塊；在第一襯底上形成模塑料層，模塑料層與凸塊的下部物理接觸；在第二襯底上形成不流動底部填充層；以及將第一襯底附接至第二襯底，其中，第二襯底包括位于導電區(qū)域上的不流動底部填充層；其中，凸塊的上部與不流動底部填充層物理接觸并電連接導電區(qū)域，以在第一襯底與第二襯底之間形成互連接合結(jié)構(gòu)。優(yōu)選地，形成模塑料層的步驟包括:在凸塊的上方涂覆液態(tài)模塑料材料；施加壓力，以使液態(tài)模塑料材料的頂面低于凸塊的上部；以及固化液態(tài)模塑料材料。優(yōu)選地，第一襯底包括半導體襯底。優(yōu)選地，該方法還包括:在形成凸塊和模塑料層之前，在第一襯底上形成后鈍化互連(PPI)層。優(yōu)選地，該方法還包括:在形成凸塊和模塑料層之前，在PPI層上形成聚合物層。優(yōu)選地，該方法還包括:在形成PPI層之前，在第一襯底上形成聚合物層。優(yōu)選地，凸塊為直徑大于200 μ m的焊料凸塊。


圖1至圖5是根據(jù)示例性實施例的處于半導體器件的形成方法的各個中間階段的半導體管芯的截面圖；圖6是根據(jù)示例性實施例的封裝襯底的截面圖；以及圖7是根據(jù)示例性實施例的封裝組件的截面圖。
具體實施例方式以下詳細討論本公開實施例的制造和使用。然而，應該理解，實施例提供了許多可以在各種特定環(huán)境下具體化的可應用發(fā)明概念。所討論的特定實施例僅僅是制造和使用實施例的具體方式，并未限制本公開的范圍。本文所描述的實施例涉及半導體器件使用的凸塊結(jié)構(gòu)的利用。如下面將要討論的，實施例公開了采用凸塊結(jié)構(gòu)，用于將一個襯底附接至另一襯底，其中，每個襯底都可以是管芯、晶圓、中介襯底、印刷電路板、封裝襯底等，從而允許以下附接:管芯與管芯、晶圓與管芯、晶圓與晶圓、管芯或晶圓與中介襯底或印刷電路板或封裝襯底等。在各附圖及所示實施例中，類似的參考標號用于表示類似的元件?，F(xiàn)在詳細參考附圖所示的示例性實施例。在任何可能的情況下，在附圖和說明書中使用相同的參考標號來表示相同或類似的部分。在附圖中，為了清楚和方便，可以夸大形狀和厚度。該說明書具體涉及形成根據(jù)本公開的裝置的一部分或者更加直接地與根據(jù)本公開的裝置協(xié)作的元件。應該理解，未明確示出或描述的元件可采用本領域技術(shù)人員公知的各種形式。此外，當一個層被稱為在另一層上或在襯底上時，它可以直接位于另一層或襯底上，或者它們中間可能存在中介層。 該說明書中的“ 一個實施例”或“實施例”是指結(jié)合實施例描述的特定部件、結(jié)構(gòu)或特性包括在至少一個實施例中。因此，該說明書中出現(xiàn)的術(shù)語“在一個實施例中”或“在實施例中”不是必須都指同一實施例。此外，特定部件、結(jié)構(gòu)或特性可在一個或多個實施例中以任何合適的方式相結(jié)合。應該理解，以下附圖沒有按比例繪制；相反，這些附圖僅用于說明。圖1至圖5是根據(jù)一些實施例的處于半導體器件的形成方法的各個中間階段的半導體管芯的截面圖。首先，參照圖1，半導體襯底102包括襯底10、電路12、層間介電(ILD)層14、金屬間介電(IMD)層16和相關(guān)金屬層。根據(jù)一些實施例,不出了具有形成于其上的電路12的襯底10的一部分。例如,襯底10可以包括摻雜或未摻雜的體硅或者絕緣體上半導體(SOI)襯底的有源層。襯底10可設置為晶圓級規(guī)模或芯片級規(guī)模。還可以使用其他襯底，諸如多層或梯度襯底。形成在襯底10上的電路12可以是適用于特定應用的任何類型的電路。在一些實施例中，電路12包括形成在襯底10上的電器件，電器件上覆有一個或多個介電層?？梢栽诮殡妼又g形成金屬層以在電器件之間路由電信號。電器件也可以形成在一個或多個介電層中。例如，電路12可以包括各種N型金屬氧化物半導體(NMOS)或P型金屬氧化物半導體(PMOS)器件，例如晶體管、電容器、電阻器、二極管、光電二極管、熔絲等，它們進行互連以實現(xiàn)一種或多種功能。功能可以包括存儲結(jié)構(gòu)、處理結(jié)構(gòu)、傳感器、放大器、配電、輸入/輸出電路等。本領域的技術(shù)人員可以理解，上述實例僅僅是示意性的目的來進一步解釋一些實施例的應用，而不以任何方式限制本公開。其他電路可適合于給定應用。通過任何適當?shù)姆椒?諸如旋涂、化學汽相沉積(CVD)和/或等離子體增強CVD(PECVD))，ILD層14可以由例如低K介電材料形成，諸如磷硅酸玻璃(PSG)、硼磷硅玻璃(BPSG)、氟硅酸鹽玻璃(FSG)、SiOxCy、旋涂玻璃、旋涂聚合物、硅碳材料、它們的化合物、它們的合成物、它們的組合等。在一些實施例中，ILD層14可包括多個介電層?？赏ㄟ^ILD層14形成接觸件(未示出)以提供與電路12的電連接。一個或多個金屬間介電(MD)層16和相關(guān)聯(lián)的金屬層可以形成在ILD層14的上方。一般來說，一個或多個MD層16和相關(guān)聯(lián)的金屬層(諸如金屬線18和通孔19)用于使電路12彼此互連以及提供外部電連接。MD層16可以由低K電介質(zhì)材料形成，諸如通過PECVD技術(shù)或由高密度等離子體CVD(HDPCVD)等形成的FSG，并且可以包括中間蝕刻停止層。在一些實施例中，一個或多個蝕刻停止層(未示出)可位于相鄰的介電層之間，例如在ILD層14與IMD層16之間。一般來說，蝕刻停止層提供了在形成通孔和/或接觸件時停止蝕刻工藝的機制。蝕刻停止層由具有與相鄰層(例如，下面的半導體襯底10、上覆ILD層114和上覆MD層16)不同的蝕刻選擇性的電介質(zhì)材料形成。在一些實施例中，蝕刻停止層可由通過CVD或PECVD技術(shù)沉積的SiN、SiCN, SiCO, CN、它們的組合等來形成。在一些實施例中，金屬化層(包括金屬線18和通孔19)可由銅或銅合金或其他金屬形成。此外，金屬化層包括頂部金屬層20，其在最上面的MD層中或之上形成并圖案化，以提供外部電連接并保護下面的層免受各種環(huán)境污染。在一些實施例中，最上面的MD層由電介質(zhì)材料形成，諸如氮化硅、氧化硅、未摻雜硅玻璃等。在后面的附圖中，沒有示出半導體襯底10、電路12、 ILD層14以及金屬化層18和通孔19。在一些實施例中，頂部金屬層20被形成為最上面的MD層上的頂部金屬化層的一部分。
此后，接觸焊盤104被形成并圖案化以接觸頂部金屬層20，或者可選地通過通孔電連接至頂部金屬層20。在一些實施例中，接觸焊盤104由鋁、鋁銅、鋁合金、銅、銅合金等形成。在接觸焊盤104的上方形成并圖案化一個或多個鈍化層(諸如鈍化層106)。在一些實施例中，鈍化層106可以通過任何適當?shù)姆椒?諸如CVD、PVD等)由電介質(zhì)材料形成，諸如未摻雜硅酸鹽玻璃(USG)、氮化硅、氧化硅、氮氧化硅或非多孔材料。鈍化層106被形成為覆蓋接觸焊盤104的外圍部分，并通過鈍化層106中的開口露出接觸焊盤104的中央部分。鈍化層106可以為單層或疊層。在圖1中，為了示意的目的，僅示出接觸焊盤104和鈍化層106的單層。如此，其他實施例可包括任意數(shù)量的導電層和/或鈍化層。接下來，在鈍化層106的上方形成并圖案化第一保護層108。在一些實施例中，第一保護層108可以為例如聚合物層，其被圖案化以形成開口 109，通過該開口露出接觸焊盤104。在一些實施例中，聚合物層由聚合物材料形成，諸如環(huán)氧樹脂、聚酰亞胺、苯并環(huán)丁烯(BCB)、聚苯并惡唑(PBO)等，盡管還可以使用其他相對較軟、通常為有機的電介質(zhì)材料。形成方法包括涂涂或其他方法。第一保護層108的厚度在大約I μ m到大約10 μ m之間的范圍內(nèi)。例如，厚度在大約5 μ m到大約8 μ m之間。參考圖2，至少一個金屬化層110形成在第一保護層108上并填充開口 109。金屬化層被圖案化為互連層，其電連接至接觸焊盤104并且可以露出下面的第一保護層108的一部分。在至少一個實施例中，互連層110是后鈍化互連(PPI)層110，其還可用作電源線、再分布線(RDL)、電感器、電容器或任何無源部件。PPI層110包括互連線區(qū)域IlOA和接合焊盤區(qū)域110B。在一些實施例中，互連線區(qū)域IlOA和接合焊盤區(qū)域IlOB可以同時形成，并且可由相同的傳導材料形成。在后續(xù)工藝中，凸塊部件可以形成在接合焊盤區(qū)域IlOB的上方并電連接至接合焊盤區(qū)域110B。在一些實施例中，使用電鍍、無電鍍、濺射、化學汽相沉積方法等，PPI層110包括銅、鋁、銅合金或其他可變導電材料。在一些實施例中，PPI層110包括銅層或銅合金層。在圖2的實施例中，接合區(qū)域IlOB并不是直接位于接觸焊盤104之上。在其他實施例中，通過PPI層110的布線，接合焊盤區(qū)域IlOB直接位于接觸焊盤104上方。參考圖2，第二保護層112隨后形成在PPI層110上。使用光刻和/或蝕刻工藝，第二保護層112被圖案化以形成露出PPI層110的接合焊盤區(qū)域IlOB的至少一部分的開口113。開口 113的形成方法可包括光刻、干或濕蝕刻、激光鉆孔等。在一些實施例中，第二保護層112由聚合物層形成，例如環(huán)氧樹脂、聚酰亞胺、苯并環(huán)丁烯(BCB)、聚苯并惡唑(PBO)等，盡管還可以使用其他相對較軟、通常為有機的電介質(zhì)材料。在一些實施例中，第二保護層112由選自未摻雜娃酸鹽玻璃(USG)、氮化娃、氮氧化娃、氧化娃和它們的組合的非有機材料形成。如圖3所示，凸塊下金屬化層(UBM) 114形成在接合焊盤區(qū)域IlOB的所露部分上。UBM層114被形成以電連接至PPI層110。在一些實施例中，UBM層114可延伸至第二保護層112的表面。UBM層114的形成方法包括光刻膠涂覆、光刻、濕或干蝕刻等。在一些實施例中，UBM層114包括至少一個金屬化層，其包括鈦(Ti)、鉭(Ta)、氮化鈦(TiN)、氮化鉭(TaN)JH (Cu)、銅合金、鎳(Ni)、錫(Sn)、金(Au)或它們的組合。在一些實施例中，UBM層114包括至少一個含鈦層和至少一個含銅層。如圖4所示， 凸塊118形成在UBM層114上。凸塊118可以是焊料凸塊、Cu凸塊或包含Ni或Au的金屬凸塊。在一些實施例中，凸塊118是通過將焊球附接至UBM層114然后熱回流焊料材料所形成的焊料凸塊。在一個實施例中，焊料凸塊的直徑大于200μπι。在一些實施例中，焊料凸塊包括無鉛預焊層、SnAg或者包含錫、鉛、銀、銅、鎳、鉍或它們的組合的合金的焊料材料。在一些實施例中，焊料凸塊使用光刻技術(shù)和隨后的回流工藝通過電鍍焊料層來形成。接下來，如圖5所示，模塑料層116被涂覆在第二保護層112上，其中，凸塊118部分埋入模塑料層116。在一些實施例中，模塑料層116與凸塊118的底部物理接觸，而凸塊118的上部露出并從模塑料層116的表面116Α突出。在一些實施例中，凸塊118的頂部118Τ高于模制化合層116的頂面116Α。在一些實施例中，凸塊118在回流之后沒有拋光，并且在模塑料層116的頂面116Α上方的凸塊118的頂部118Τ可以仍然保留為具有類圓輪廓。模塑料層116可以與第二保護層112和/或UBM層114物理接觸。在一些實施例中，埋入模塑料層116的凸塊118的高度Hl可以在凸塊118的總高度Η2的約1/4至3/4之間。在至少一個實施例中，通過涂覆液態(tài)膜塑料并執(zhí)行固化工藝以固化和凝固液態(tài)膜塑料來形成模塑料層116。在一些實施例中，可以在液態(tài)模塑料層116上涂覆隔離膜(release film)或軟材料。在液態(tài)化合物層上的隔離膜上施加壓力，使得部分凸塊118被按入隔離薄膜中。此外，施加在隔離膜上的壓力可推動一些液態(tài)模塑料向下。在向隔離膜施加壓力朝向凸塊和模塑料推動時，可執(zhí)行固化以固化和凝固液態(tài)模塑料。在固化之后，凸塊118的頂部118T低于模塑料層116的頂面116A。其后，從現(xiàn)在為固態(tài)形式的模塑料層116上剝離隔離膜。然后，蝕刻殘留于凸塊118的頂部118T的模塑料層116。在所得到的結(jié)構(gòu)中，模塑料層116被形成為具有埋入其中的部分凸塊118。在凸塊形成之后，例如，可以形成密封劑，可以執(zhí)行分離工藝以分割各個管芯100并且可以執(zhí)行晶圓級或管芯級堆疊等。實施例可用于多種不同的情況。例如，實施例可用于管芯-管芯結(jié)構(gòu)、管芯-晶圓接合結(jié)構(gòu)、晶圓-晶圓接合結(jié)構(gòu)、管芯級封裝、晶圓級封裝等。在一些實施例中，圖5所示半導體管芯100上下翻轉(zhuǎn)并附接至圖6所示另一襯底200。圖6是根據(jù)示例性實施例的封裝襯底的截面圖。在一些實施例中，襯底200可以是封裝襯底、板(例如，印刷電路板(PCB))、晶圓、管芯、中介襯底或其他適當?shù)囊r底。半導體管芯100的凸塊118可通過各種導電附接點而電連接至襯底200。例如，可以在襯底200上形成并圖案化導電區(qū)域202。導電區(qū)域202是接觸焊盤或部分導線，其通過掩模層204中的開口露出。在一些實施例中，掩模層204是在襯底200上形成并圖案化的阻焊層以露出導電區(qū)域202。掩模層204具有掩模開口，其提供用于焊接的窗口。在至少一個實施例中，在將半導體管芯100安裝至襯底200之前，不流動底部填充(no-floff underfill) (NUF)層206可形成在掩模層204的窗口內(nèi)的導電區(qū)域202上。NUF材料將底部填充與焊劑組合到單一材料中作為混合底部填充焊劑。NUF層206可用作用于焊料回流的焊劑并在強化互連的回流循環(huán)期間形成固體。使用NUF材料顯著減少了成本，因為其減少了用于將半導體管芯100結(jié)合至襯底200的工藝步驟的數(shù)量以及增加了工藝的產(chǎn)量。在一些實施例中，不流動底部填充材料使用旋涂、分配或?qū)訅憾练e在導電區(qū)域202上。NSF材料可以是具有高熱膨脹系數(shù)(CTE)和高玻璃轉(zhuǎn)變溫度的環(huán)氧樹脂。NFU材料的沉積量可控制于覆蓋導電區(qū)域202的大部并露出掩模層204的剩余部分的厚度。圖7是示出封裝組件的示例性實施例的截面圖。 在一些實施例中，半導體管芯100可以電連接至襯底200，其中，凸塊118與NUF層206物理接觸并電連接至導電區(qū)域202，以在管芯100與襯底200之間形成互連的接合結(jié)構(gòu)208。在一些實施例中，凸塊118的上部與NUF層206物理接觸，并且凸塊118的頂部118T電連接至導電區(qū)域202。例如，通過加熱襯底200，在襯底上分配NUF層206，在NUF層206上/中定位半導體管芯100的凸塊118，然后使用熱壓縮接合工藝來回流并將管芯100附接至襯底200，半導體管芯100可以附接至襯底200。在回流期間，埋入NUF層206中的焊劑活躍并允許焊料凸塊回流來形成互連的接合結(jié)構(gòu)208。在回流之后，可以執(zhí)行底部填充的進一步固化。因此，半導體管芯100、互連的接合結(jié)構(gòu)208和襯底200完成為封裝組件300，或者在本實施例中為倒裝封裝組件。通過在凸塊118的底部周圍形成模塑料層116，可以增強封裝組件的熱循環(huán)壽命。通過在襯底200上涂覆NUF層206，可進一步提高焊球低落性能。根據(jù)一個實施例，封裝組件包括半導體管芯，其通過互連接合結(jié)構(gòu)而電連接至襯底。半導體管芯包括上覆于半導體襯底的凸塊以及上覆于半導體襯底并與凸塊物理接觸的模塑料層，其中，凸塊部分地埋入模塑料層中。襯底在導電區(qū)域上包括不流動底部填充層。凸塊的一部分與不流動底部填充層物理接觸以形成互連接合結(jié)構(gòu)。根據(jù)另一實施例，形成封裝組件的方法包括:在襯底上形成不流動底部填充層；以及將半導體管芯附接至襯底。半導體管芯包括凸塊和與凸塊的下部物理接觸的模塑料層。凸塊的上部與不流動底部填充層物理接觸。根據(jù)示例性實施例的一個方面，形成封裝組件的方法包括:在第一襯底上形成凸塊；在第一襯底上形成模塑料層，模塑料層與凸塊的下部物理接觸；在第二襯底上形成不流動底部填充層；以及將第一襯底附接至第二襯底。第二襯底包括導電區(qū)域上的不流動底部填充層。凸塊的上部與不流動底部填充層物理接觸并電連接至導電區(qū)域，以在第一襯底與第二襯底之間形成互連接合結(jié)構(gòu)。在前面的詳細描述中，參照具體示例性實施例描述了本公開。然而，應該明白，在不背離本公開的精神和范圍的情況下，可以進行各種修改、結(jié)構(gòu)、工藝和改變。因此，說明書和附圖被認為是示意性的而非限制性。 應該理解，本公開能夠使用各種其他和環(huán)境，并且能夠在本文表述的發(fā)明概念的范圍之內(nèi)進行變化或修改。
權(quán)利要求
1.一種封裝組件，包括通過互連接合結(jié)構(gòu)電連接至襯底的半導體管芯: 其中，所述半導體管芯包括上覆所述半導體襯底的凸塊以及上覆所述半導體襯底并與所述凸塊的第一部分物理接觸的模塑料層； 其中，所述襯底包括位于導電區(qū)域上的不流動底部填充層；以及 其中，所述凸塊的第二部分與所述不流動底部填充層物理接觸以形成所述互連接合結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的封裝組件，其中，所述半導體管芯還包括位于所述半導體襯底與所述模塑料層之間的后鈍化互連(PPI)層。
3.根據(jù)權(quán)利要求2所述的封裝組件，其中，所述半導體管芯還包括位于所述PPI層與所述模塑料層之間的聚合物層。
4.根據(jù)權(quán)利要求2所述的封裝組件，其中，所述半導體管芯還包括位于所述PPI層與所述半導體襯底之間的聚合物層。
5.一種形成封裝組件的方法，包括: 在襯底上形成不流動底部填充層；以及 將半導體管芯附接至所述襯底， 其中，所述半導體管芯包括凸塊以及與所述凸塊的下部物理接觸的模塑料層；并且 其中，所述凸塊的上部與所述不流動底部填充層物理接觸。
6.根據(jù)權(quán)利要求5所述的方法，其中，所述模塑料層通過涂覆液態(tài)模塑料材料并固化所述液態(tài)模塑料材料來形成。
7.根據(jù)權(quán)利要求5所述的方法，其中，所述襯底包括導電區(qū)域以及所述不流動底部填充層形成在所述導電區(qū)域上。
8.一種形成封裝組件的方法，包括: 在第一襯底上形成凸塊； 在所述第一襯底上形成模塑料層，所述模塑料層與所述凸塊的下部物理接觸； 在第二襯底上形成不流動底部填充層；以及 將所述第一襯底附接至所述第二襯底，其中，所述第二襯底包括位于導電區(qū)域上的不流動底部填充層； 其中，所述凸塊的上部與所述不流動底部填充層物理接觸并電連接所述導電區(qū)域，以在所述第一襯底與所述第二襯底之間形成互連接合結(jié)構(gòu)。
9.根據(jù)權(quán)利要求8所述的方法，其中，形成所述模塑料層的步驟包括: 在所述凸塊的上方涂覆液態(tài)模塑料材料； 施加壓力，以使所述液態(tài)模塑料材料的頂面低于所述凸塊的上部；以及 固化所述液態(tài)模塑料材料。
10.根據(jù)權(quán)利要求8所述的方法，還包括:在形成所述凸塊和所述模塑料層之前，在所述第一襯底上形成后鈍化互連(PPI)層。
全文摘要
本發(fā)明公開了封裝組件和形成封裝組件的方法，其中，該封裝組件包括通過互連接合結(jié)構(gòu)電連接至襯底的半導體管芯。半導體管芯包括上覆半導體襯底的凸塊以及上覆半導體襯底并與凸塊的第一部分物理接觸的模塑料層。襯底包括位于導電區(qū)域上的不流動底部填充層。凸塊的第二部分與不流動底部填充層物理接觸以形成互連接合結(jié)構(gòu)。
文檔編號H01L23/498GK103219316SQ20121046897
公開日2013年7月24日 申請日期2012年11月19日 優(yōu)先權(quán)日2012年1月24日
發(fā)明者林鴻仁, 王宗鼎, 李建勛, 呂文雄, 鄭明達, 劉重希 申請人:臺灣積體電路制造股份有限公司