鰭結(jié)構(gòu)制造方法
【專利摘要】本申請(qǐng)公開了一種鰭結(jié)構(gòu)制造方法。一示例方法可以包括：在襯底上形成構(gòu)圖的圖案轉(zhuǎn)移層；在圖案轉(zhuǎn)移層的側(cè)壁上形成第一側(cè)墻；在第一側(cè)墻的側(cè)壁上形成第二側(cè)墻；選擇性去除圖案轉(zhuǎn)移層和第一側(cè)墻；以及以第二側(cè)墻為掩模，對(duì)襯底進(jìn)行構(gòu)圖，以形成初始鰭。
【專利說明】鰭結(jié)構(gòu)制造方法
【技術(shù)領(lǐng)域】
[0001]本公開涉及半導(dǎo)體領(lǐng)域，更具體地，涉及一種鰭結(jié)構(gòu)的制造方法。
【背景技術(shù)】
[0002]隨著平面型半導(dǎo)體器件的尺寸越來越小，短溝道效應(yīng)愈加明顯。為此，提出了立體型半導(dǎo)體器件如鰭式場(chǎng)效應(yīng)晶體管(FinFET)。一般而言，F(xiàn)inFET包括在襯底上豎直形成的鰭以及與鰭相交的柵堆疊。因此，可以在鰭的側(cè)壁上形成導(dǎo)電溝道。
[0003]一般而言，鰭可以通過對(duì)襯底或者襯底上另外形成的半導(dǎo)體層進(jìn)行構(gòu)圖而得到。但是，由于構(gòu)圖工藝如光刻、反應(yīng)離子刻蝕(RIE)等的限制，得到的鰭通常具有較大的線邊緣粗糙度(LER)。

【發(fā)明內(nèi)容】

[0004]本公開的目的至少部分地在于提供一種鰭制造方法。
[0005]根據(jù)本公開的一個(gè)方面，提供了一種制造鰭結(jié)構(gòu)的方法，包括:在襯底上形成構(gòu)圖的圖案轉(zhuǎn)移層；在圖案轉(zhuǎn)移層的側(cè)壁上形成第一側(cè)墻；在第一側(cè)墻的側(cè)壁上形成第二側(cè)墻；選擇性去除圖案轉(zhuǎn)移層和第一側(cè)墻；以及以第二側(cè)墻為掩模，對(duì)襯底進(jìn)行構(gòu)圖，以形成初始鰭。
【專利附圖】

【附圖說明】
[0006]通過以下參照附圖對(duì)本公開實(shí)施例的描述，本公開的上述以及其他目的、特征和優(yōu)點(diǎn)將更為清楚，在附圖中:
[0007]圖1-19是示出了根據(jù)本公開實(shí)施例的制造鰭結(jié)構(gòu)流程的示意圖圖。
【具體實(shí)施方式】
[0008]以下，將參照附圖來描述本公開的實(shí)施例。但是應(yīng)該理解，這些描述只是示例性的，而并非要限制本公開的范圍。此外，在以下說明中，省略了對(duì)公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本公開的概念。
[0009]在附圖中示出了根據(jù)本公開實(shí)施例的各種結(jié)構(gòu)示意圖。這些圖并非是按比例繪制的，其中為了清楚表達(dá)的目的，放大了某些細(xì)節(jié)，并且可能省略了某些細(xì)節(jié)。圖中所示出的各種區(qū)域、層的形狀以及它們之間的相對(duì)大小、位置關(guān)系僅是示例性的，實(shí)際中可能由于制造公差或技術(shù)限制而有所偏差，并且本領(lǐng)域技術(shù)人員根據(jù)實(shí)際所需可以另外設(shè)計(jì)具有不同形狀、大小、相對(duì)位置的區(qū)域/層。
[0010]在本公開的上下文中，當(dāng)將一層/元件稱作位于另一層/元件“上”時(shí)，該層/元件可以直接位于該另一層/元件上，或者它們之間可以存在居中層/元件。另外，如果在一種朝向中一層/元件位于另一層/元件“上”，那么當(dāng)調(diào)轉(zhuǎn)朝向時(shí)，該層/元件可以位于該另一層/元件“下”。[0011]通常，為了對(duì)襯底或者襯底上的材料層進(jìn)行構(gòu)圖，可以在襯底或者材料層上形成掩模層(例如，光刻膠)，然后將該掩模層構(gòu)圖為所需的圖案(例如，對(duì)于光刻膠，通過曝光、顯影來構(gòu)圖)，并以構(gòu)圖后的掩模層為掩模，繼續(xù)對(duì)襯底或材料層進(jìn)行構(gòu)圖(例如，通過RIE)。在這種工藝中，存在多種導(dǎo)致LER的因素，例如，掩模層的構(gòu)圖(或者說，光刻)、RIE
坐寸ο
[0012]代替上述常規(guī)工藝，根據(jù)本公開的示例，可以在襯底或材料層上形成構(gòu)圖的圖案轉(zhuǎn)移層。同樣，該圖案轉(zhuǎn)移層由于構(gòu)圖處理而可能遭受LER的困擾。在該圖案轉(zhuǎn)移層的側(cè)壁上，可以通過側(cè)墻(spacer)形成工藝，來形成第一側(cè)墻。這種通過側(cè)墻形成工藝所形成的側(cè)墻的側(cè)壁一般而言具有的LER比直接利用掩模層通過構(gòu)圖(例如，RIE)獲得的特征的側(cè)壁(例如，圖案轉(zhuǎn)移層的側(cè)壁)的LER要小。因此，如此得到的第一側(cè)墻盡管在與圖案轉(zhuǎn)移層相接觸一側(cè)的側(cè)壁具備與圖案轉(zhuǎn)移層的側(cè)壁相應(yīng)的LER，但是第一側(cè)墻在與圖案轉(zhuǎn)移層相反的一側(cè)具有LER較小的側(cè)壁。
[0013]接著，可以在第一側(cè)墻的外側(cè)側(cè)壁(即，具有較小LER的側(cè)壁)上進(jìn)一步形成第二側(cè)墻。第二側(cè)墻與第一側(cè)墻相接觸的一側(cè)的側(cè)壁所具有的LER與第一側(cè)墻的外側(cè)側(cè)壁的LER相對(duì)應(yīng)并因此較小，而第二側(cè)墻與第一側(cè)墻相反的一側(cè)的側(cè)壁如上所述由于是通過側(cè)墻形成工藝形成而具有較小的LER。于是，第二側(cè)墻兩側(cè)的側(cè)壁均具有較小LER。
[0014]之后，可以選擇性去除圖案轉(zhuǎn)移層和第一側(cè)墻。這樣，就在襯底或材料層上留下了側(cè)壁LER較小的第二側(cè)墻。以該第二側(cè)墻為掩模，對(duì)襯底或材料層進(jìn)行構(gòu)圖，可以獲得LER較小的特征(例如，鰭)。
[0015]在此，為了選擇性去除圖案轉(zhuǎn)移層和第一側(cè)墻，可以選擇第二側(cè)墻的材料不同于圖案轉(zhuǎn)移層和第一側(cè)墻的材料(圖案轉(zhuǎn)移層和第一側(cè)墻的材料可以相同或不同)。圖案轉(zhuǎn)移層、第一側(cè)墻和第二側(cè)墻各自的材料可以選自非晶硅、多晶硅、氧化物和氮化物中之一。
[0016]本公開可以各種形式呈現(xiàn)，以下將描述其中一些示例。
[0017]如圖1所示，提供襯底1000。該襯底1000可以是各種形式的襯底，例如但不限于體半導(dǎo)體材料襯底如體Si襯底、絕緣體上半導(dǎo)體(SOI)襯底、SiGe襯底等。在以下的描述中，為方便說明，以體Si襯底為例進(jìn)行描述。
[0018]在襯底1000上，例如可以通過淀積形成停止層1002。該停止層1002例如可以包括氧化物(例如，氧化硅)，厚度可以為約10-50nm。在停止層1002上，例如可以通過淀積形成圖案轉(zhuǎn)移層1004。該圖案轉(zhuǎn)移層1004例如可以包括非晶硅，厚度可以為約100-200nm。
[0019]可以根據(jù)設(shè)計(jì)，對(duì)圖案轉(zhuǎn)移層進(jìn)行構(gòu)圖。具體地，如圖1所示，可以在圖案轉(zhuǎn)移層1004上形成構(gòu)圖的掩模層1006(例如，經(jīng)過曝光、顯影的光刻膠)。然后，如圖2所示，可以掩模層1006為掩模，例如通過RIE，對(duì)圖案轉(zhuǎn)移層1004進(jìn)行構(gòu)圖。這種構(gòu)圖可以停止于停止層1002。在構(gòu)圖之后，可以去除掩模層1006。參見圖2a，構(gòu)圖后的圖案轉(zhuǎn)移層1004的側(cè)壁可以具有相對(duì)較大的LER。
[0020]然后，如圖3所示，可以通過側(cè)墻形成工藝，來在圖案轉(zhuǎn)移層1004的側(cè)壁上形成第一側(cè)墻1008。本領(lǐng)域技術(shù)人員知道多種側(cè)墻形成工藝。根據(jù)一示例，第一側(cè)墻1008可以如下形成。具體地，可以在襯底上(在該示例中，在停止層1002上)，例如通過淀積形成一側(cè)墻材料層(例如，非晶娃)。該側(cè)墻材料層的厚度可以為約10_60nm。然后,可以對(duì)該側(cè)墻材料層進(jìn)行RIE，使得其僅留于圖案轉(zhuǎn)移層1004的側(cè)壁上，并因此形成第一側(cè)墻1008。[0021]參見圖3a，第一側(cè)墻1008與圖案轉(zhuǎn)移層1004相接觸一側(cè)的側(cè)壁與圖案轉(zhuǎn)移層1004的側(cè)壁相對(duì)應(yīng)，并可以具有相對(duì)較大的LER。而第一側(cè)墻1008與圖案轉(zhuǎn)移層1004相反一側(cè)的側(cè)壁可以具有較小的LER，這部分地是因?yàn)樵趥?cè)墻形成工藝中可以不使用掩模。
[0022]接著，如圖4所示，可以在第一側(cè)墻1008的側(cè)壁上進(jìn)一步形成第二側(cè)墻1010。本領(lǐng)域技術(shù)人員知道多種側(cè)墻形成工藝。根據(jù)一示例，第二側(cè)墻1010可以如下形成。具體地，可以在襯底上(在該示例中，在停止層1002上)，例如通過淀積形成另一側(cè)墻材料層(例如，氮化物如氮化硅)。該另一側(cè)墻材料層的厚度可以為約5-30nm。然后，可以相對(duì)于停止層1002(例如，氧化物)以及圖案轉(zhuǎn)移層1004和第一側(cè)墻1008(例如，非晶硅)對(duì)該另一側(cè)墻材料層進(jìn)行RIE，使得其僅留于第一側(cè)墻1008的側(cè)壁上，并因此形成第二側(cè)墻1010。
[0023]參見圖4a，第二側(cè)墻1010與第一側(cè)墻1008相接觸一側(cè)的側(cè)壁與第一側(cè)墻1008的側(cè)壁相對(duì)應(yīng)，并因此可以具有較小的LER。第二側(cè)墻1010與第一側(cè)墻1008相反一側(cè)的側(cè)壁同樣可以具有較小的LER，這部分地是因?yàn)樵趥?cè)墻形成工藝中可以不使用掩模。
[0024]然后，如圖5所示，可以相對(duì)于第二側(cè)墻1010(例如，氮化物)和停止層1002(例如，氧化物)，選擇性去除圖案轉(zhuǎn)移層1004和第一側(cè)墻1008(例如，非晶硅)。例如，可以通過TMAH，來濕法腐蝕圖案轉(zhuǎn)移層1004和第一側(cè)墻1008。于是，留下了第二側(cè)墻1010，其兩側(cè)的側(cè)壁的LER均較小，如圖5a所示。
[0025]在上述示例中，圖案轉(zhuǎn)移層1004和第一側(cè)墻1008包括非晶硅，第二側(cè)墻1010包括氮化物。但是本公開不限于此。例如，圖案轉(zhuǎn)移層1004和第一側(cè)墻1008可以包括氮化物，而第二側(cè)墻1010可以包括非晶硅。只要能夠相對(duì)于第二側(cè)墻1010(以及襯底)選擇性去除圖案轉(zhuǎn)移層1004和第一側(cè)墻1008即可。
[0026]另外，圖案轉(zhuǎn)移層1004和第一側(cè)墻1008也可以包括不同的材料。例如，圖案轉(zhuǎn)移層1004可以包括非晶硅，第一側(cè)墻1008可以包括多晶硅(這種情況下，第一側(cè)墻1010可以包括氮化物)。
[0027]另外，在圖案轉(zhuǎn)移層1004與襯底1000之間具有充分的刻蝕選擇性的情況下，可以去除停止層1002。例如，在襯底1000包括Si的示例中，圖案轉(zhuǎn)移層1004(和第一側(cè)墻1004)可以包括SiGe，第二側(cè)墻1010可以包括氮化物。
[0028]隨后，如圖6所示，可以側(cè)壁LER較小的第二側(cè)墻1010為掩模，對(duì)襯底1000進(jìn)行構(gòu)圖(例如，通過RIE)，以形成初始鰭1012。之后，可以去除第二側(cè)墻1010。由于第二側(cè)墻1010的側(cè)壁的LER較小，由此形成的初始鰭1012的側(cè)壁也具有相對(duì)較小的LER。
[0029]這里需要指出的是，在圖6所示的示例中，通過第二側(cè)墻1010形成了兩個(gè)初始鰭1012。但是，本公開不限于此。例如，可以形成另外的第二側(cè)墻，并由此形成另外的初始鰭1012。
[0030]另外，初始鰭不限于通過直接對(duì)襯底本身進(jìn)行構(gòu)圖來形成。例如，可以在襯底上外延生長另外的半導(dǎo)體層，對(duì)該另外的半導(dǎo)體層進(jìn)行構(gòu)圖來形成初始鰭。如果該另外的半導(dǎo)體層與襯底之間具有足夠的刻蝕選擇性，則在對(duì)初始鰭進(jìn)行構(gòu)圖時(shí)，可以使構(gòu)圖基本上停止于襯底，從而實(shí)現(xiàn)對(duì)初始鰭高度的較精確控制。
[0031]因此，在本公開中，表述“對(duì)襯底進(jìn)行構(gòu)圖，以形成初始鰭”包括以任何適當(dāng)?shù)姆绞綄?duì)襯底本身或者襯底上的材料層進(jìn)行構(gòu)圖以形成鰭。在后一種情況下，可以認(rèn)為材料層構(gòu)成了襯底的一部分。[0032]在通過上述處理形成初始鰭之后，可以在襯底上形成隔離層。
[0033]具體地，如圖7所示，可以在襯底上例如通過淀積形成電介質(zhì)層1014，以覆蓋形成的初始鰭1012。例如，電介質(zhì)層1014可以包括氧化物。在該示例中，由于電介質(zhì)層1014與停止層1002包括相同的材料(氧化物)，因此在后繼附圖中不再單獨(dú)示出停止層1002。
[0034]然后，可以相對(duì)于初始鰭1012(例如，Si)，回蝕電介質(zhì)層1014，以露出初始鰭1012的一部分。初始鰭1012的露出部分隨后可以用作最終器件的鰭?；匚g后的電介質(zhì)層1014構(gòu)成隔離層。
[0035]為了使得隔離層的頂面相對(duì)平坦，在回蝕電介質(zhì)層1014之前可以對(duì)其進(jìn)行平坦化處理，例如化學(xué)機(jī)械拋光(CMP)等。但是，CMP通常難以將表面平坦度控制在幾個(gè)納米以內(nèi)。因此，根據(jù)本公開的一示例，為了改善隔離層的表面平坦度，如圖8所示，可以通過濺射(sputtering),對(duì)電介質(zhì)層1014進(jìn)行平坦化處理。例如，派射可以使用等離子體如Ar或N等離子體等。在此，例如可以根據(jù)等離子體濺射對(duì)電介質(zhì)層1014的切削速度，控制濺射的參數(shù)例如濺射功率或氣壓來確定進(jìn)行等離子體濺射的時(shí)間，使得等離子體濺射能夠執(zhí)行一定的時(shí)間段以充分平滑電介質(zhì)層1014的表面。盡管在圖8中示出了微觀上的起伏，但是事實(shí)上電介質(zhì)層1014的頂面具有充分的平坦度，其起伏可以控制在例如幾個(gè)納米之內(nèi)。
[0036]另一方面，在圖8所示的示例中，等離子體濺射可以在到達(dá)初始鰭1012的頂面之前結(jié)束，以避免對(duì)初始鰭1012造成過多的損傷。根據(jù)本公開的另一實(shí)施例，還可以根據(jù)需要，對(duì)通過濺射平坦化后的電介質(zhì)層1014進(jìn)行少許CMP。
[0037]接下來，如圖9所示，對(duì)平坦化的電介質(zhì)層1014進(jìn)行回蝕(例如，RIE)，得到隔離層1014。由于回蝕之前電介質(zhì)層1014的表面通過濺射而變得平滑，所以回蝕之后隔離層1014的表面在襯底上基本上保持一致。
[0038]為改善器件性能，根據(jù)本公開的一示例，還可以如圖10中的箭頭所示，通過注入來形成穿通阻擋部(參見圖11所示的1016)。例如，對(duì)于η型器件而言，可以注入P型雜質(zhì),如B、BF2或In ;對(duì)于P型器件,可以注入η型雜質(zhì),如As或P。離子注入可以垂直于襯底表面。控制離子注入的參數(shù)，使得穿通阻擋部大致形成于初始鰭位于隔離層1014表面之下的部分中，并且具有期望的摻雜濃度。應(yīng)當(dāng)注意，由于初始鰭的形狀因子，一部分摻雜劑(離子或元素)可能從初始鰭的露出部分散射出去，從而有利于在深度方向上形成陡峭的摻雜分布?？梢赃M(jìn)行退火，以激活注入的雜質(zhì)。這種穿通阻擋部有助于減小源漏泄漏。
[0039]隨后，可以在隔離層1014上形成橫跨鰭的柵堆疊。例如，這可以如下進(jìn)行。具體地，如圖11所示，例如通過淀積，形成柵介質(zhì)層1018。例如，柵介質(zhì)層1018可以包括氧化物，厚度為約0.8-1.5nm。在圖11所示的示例中,僅示出了“Π”形的柵介質(zhì)層1018。但是，柵介質(zhì)層1018也可以包括在隔離層1014的頂面上延伸的部分。
[0040]然后，例如通過淀積，形成柵導(dǎo)體層1020。例如，柵導(dǎo)體層1020可以包括多晶硅。柵導(dǎo)體層1020的厚度例如可以為約30-200nm，從而填充鰭之間的間隙。可以對(duì)柵導(dǎo)體層1020進(jìn)行平坦化。同樣，這種平坦化也可以通過濺射來進(jìn)行，如圖12所示。
[0041]之后，如圖13(圖13(b)示出了沿圖13(a)中BB'線的截面圖)所示，對(duì)柵導(dǎo)體層1020進(jìn)行構(gòu)圖，以形成柵堆疊。在圖13的示例中，柵導(dǎo)體層1020被構(gòu)圖為與鰭相交的條形。根據(jù)另一實(shí)施例，還可以構(gòu)圖后的柵導(dǎo)體層1020為掩模，進(jìn)一步對(duì)柵介質(zhì)層1018進(jìn)行構(gòu)圖。[0042]在圖12和圖13(b)中，示出了平坦化后的柵導(dǎo)體層1020表面存在的微觀起伏。事實(shí)上，這種起伏是相當(dāng)小的，例如，可以在幾個(gè)納米之內(nèi)。在后繼的附圖中，為了方便起見，不再示出這種微觀起伏。
[0043]在形成構(gòu)圖的柵導(dǎo)體之后，例如可以柵導(dǎo)體為掩模，進(jìn)行暈圈(halo)注入和延伸區(qū)(extension)注入。
[0044]接下來，如圖14 (圖14(b)示出了沿圖14(a)中線的截面圖，圖14 (C)示出了沿圖14(a)中CC'線的截面圖)所示，可以在柵導(dǎo)體層1020的側(cè)壁上形成側(cè)墻1022。例如，可以通過淀積形成厚度約為5-20nm的氮化物，然后對(duì)氮化物進(jìn)行RIE，來形成側(cè)墻1022。本領(lǐng)域技術(shù)人員知道多種方式來形成這種側(cè)墻，在此不再贅述。在鰭之間的溝槽為從上到下逐漸變小的錐臺(tái)形時(shí)(由于刻蝕的特性，通常為這樣的情況)，側(cè)墻1022基本上不會(huì)形成于鰭的側(cè)壁上。
[0045]在形成側(cè)墻之后，可以柵導(dǎo)體及側(cè)墻為掩模，進(jìn)行源/漏(S/D)注入。隨后，可以通過退火，激活注入的離子，以形成源/漏區(qū)，得到FinFET。
[0046]在上述實(shí)施例中，在形成鰭之后，直接形成了柵堆疊。本公開不限于此。例如，替代柵工藝同樣適用于本公開。另外，還可以應(yīng)用應(yīng)變?cè)?漏技術(shù)。
[0047]根據(jù)本公開的另一實(shí)施例，在圖11中形成的柵介質(zhì)層1018和柵導(dǎo)體層1020為犧牲柵介質(zhì)層和犧牲柵導(dǎo)體層。接下來，可以同樣按以上結(jié)合圖12-14描述的方法來進(jìn)行處理。
[0048]然后，如圖15所示(圖15(b)示出了沿圖15(a)中BB'線的截面圖，圖15 (C)示出了沿圖15(a)中CC'線的截面圖)，首先選擇性去除(例如，RIE)暴露在外的犧牲柵介質(zhì)層1018。在犧牲柵介質(zhì)層1018和隔離層1014均包括氧化物的情況下，由于犧牲柵介質(zhì)層1018較薄，因此對(duì)犧牲柵介質(zhì)層1018的RIE基本上不會(huì)影響隔離層1014。在以上形成犧牲柵堆疊的過程中，以犧牲柵導(dǎo)體為掩模進(jìn)一步構(gòu)圖犧牲柵介質(zhì)層的情況下，不再需要該操作。
[0049]然后，可以選擇性去除(例如，RIE)由于犧牲柵介質(zhì)層1018的去除而露出的初始鰭1012的部分。對(duì)初始鰭1012該部分的刻蝕可以進(jìn)行至露出穿通阻擋部1016。由于犧牲柵堆疊(犧牲柵介質(zhì)層、犧牲柵導(dǎo)體和側(cè)墻)的存在，初始鰭1012可以留于犧牲柵堆疊下方。
[0050]接下來，如圖16所示(圖16(b)示出了沿圖16(a)中線的截面圖，圖16(c)示出了沿圖16(a)中CC'線的截面圖)，例如可以通過外延，在露出的初始鰭部分上形成半導(dǎo)體層1024。隨后可以在該第三半導(dǎo)體層1024中形成源/漏區(qū)。根據(jù)本公開的一實(shí)施例，可以在生長半導(dǎo)體層1024的同時(shí)，對(duì)其進(jìn)行原位摻雜。例如，對(duì)于η型器件，可以進(jìn)行η型原位摻雜；而對(duì)于P型器件，可以進(jìn)行P型原位摻雜。另外，為了進(jìn)一步提升性能，半導(dǎo)體層1024可以包括不同于鰭1012的材料，以便能夠向鰭1012(其中將形成器件的溝道)施加應(yīng)力。例如，在鰭1012包括Si的情況下，對(duì)于η型器件，半導(dǎo)體層1024可以包括S1:C(C的原子百分比例如為約0.2-2% )，以施加拉應(yīng)力；對(duì)于P型器件，半導(dǎo)體層1024可以包括SiGe (例如，Ge的原子百分比為約15_75% )，以施加壓應(yīng)力。
[0051]在犧牲柵導(dǎo)體層1020包括多晶硅的情況下，半導(dǎo)體層1024的生長可能也會(huì)發(fā)生在犧牲柵導(dǎo)體層1020的頂面上。這在附圖中并未示出。[0052]接下來，如圖17(圖17(b)示出了沿圖17(a)中BBi線的截面圖，圖17 (C)示出了沿圖17(a)中CC'線的截面圖)所示，例如通過淀積，形成另一電介質(zhì)層1026。該電介質(zhì)層1026例如可以包括氧化物。隨后，對(duì)該電介質(zhì)層1026進(jìn)行平坦化處理例如CMP。該CMP可以停止于側(cè)墻1022，從而露出犧牲柵導(dǎo)體1020。
[0053]隨后，如圖18(圖18(b)示出了沿圖18(a)中線的截面圖，圖18 (C)示出了沿圖18(a)中CC'線的截面圖)所示，例如通過TMAH溶液，選擇性去除犧牲柵導(dǎo)體1020，從而在側(cè)墻1022內(nèi)側(cè)形成了空隙1028。根據(jù)另一示例，還可以進(jìn)一步去除犧牲柵介質(zhì)層1018。
[0054]然后，如圖19(圖19(b)示出了沿圖19(a)中BBi線的截面圖，圖19 (C)示出了沿圖19(a)中CC'線的截面圖)所示，通過在空隙1028中形成柵介質(zhì)層1030和柵導(dǎo)體層1032，形成最終的柵堆疊。柵介質(zhì)層1030可以包括高K柵介質(zhì)例如HfO2，厚度為約l_5nm。柵導(dǎo)體層1032可以包括金屬柵導(dǎo)體。優(yōu)選地，在柵介質(zhì)層1030和柵導(dǎo)體層1032之間還可以形成功函數(shù)調(diào)節(jié)層(未示出)。
[0055]在以上的描述中，對(duì)于各層的構(gòu)圖、刻蝕等技術(shù)細(xì)節(jié)并沒有做出詳細(xì)的說明。但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，可以通過各種技術(shù)手段，來形成所需形狀的層、區(qū)域等。另外，為了形成同一結(jié)構(gòu)，本領(lǐng)域技術(shù)人員還可以設(shè)計(jì)出與以上描述的方法并不完全相同的方法。另外，盡管在以上分別描述了各實(shí)施例，但是這并不意味著各個(gè)實(shí)施例中的措施不能有利地結(jié)合使用。
[0056]以上對(duì)本公開的實(shí)施例進(jìn)行了描述。但是，這些實(shí)施例僅僅是為了說明的目的，而并非為了限制本公開的范圍。本公開的范圍由所附權(quán)利要求及其等價(jià)物限定。不脫離本公開的范圍，本領(lǐng)域技術(shù)人員可以做出多種替代和修改，這些替代和修改都應(yīng)落在本公開的范圍之內(nèi)。
【權(quán)利要求】
1.一種制造鰭結(jié)構(gòu)的方法，包括: 在襯底上形成構(gòu)圖的圖案轉(zhuǎn)移層； 在圖案轉(zhuǎn)移層的側(cè)壁上形成第一側(cè)墻； 在第一側(cè)墻的側(cè)壁上形成第二側(cè)墻； 選擇性去除圖案轉(zhuǎn)移層和第一側(cè)墻；以及 以第二側(cè)墻為掩模，對(duì)襯底進(jìn)行構(gòu)圖，以形成初始鰭。
2.根據(jù)權(quán)利要求1所述的方法，其中，襯底包括Si，圖案轉(zhuǎn)移層包括非晶硅，并且該方法還包括:在襯底上形成停止層，其中圖案轉(zhuǎn)移層形成于停止層上。
3.根據(jù)權(quán)利要求2所述的方法，其中，第一側(cè)墻包括非晶硅，第二側(cè)墻包括氮化物，停止層包括氧化物。
4.根據(jù)權(quán)利要求1所述的方法，其中，圖案轉(zhuǎn)移層與第一側(cè)墻的材料相同或不同，第二側(cè)墻的材料不同于圖案轉(zhuǎn)移層和第一側(cè)墻的材料。
5.根據(jù)權(quán)利要求1所述的方法，其中，圖案轉(zhuǎn)移層、第一側(cè)墻以及第二側(cè)墻各自的材料選自非晶硅、多晶硅、氧化物和氮化物中之一。
6.根據(jù)權(quán)利要求1所述的方法，其中，在形成初始鰭之后，該方法還包括: 在襯底上形成電介質(zhì)層，以覆蓋初始鰭； 通過濺射，對(duì)電介質(zhì)層進(jìn)行平坦化處理； 進(jìn)一步對(duì)電介質(zhì)層進(jìn)行回蝕，以露出初始鰭的一部分，該露出部分用作鰭。
7.根據(jù)權(quán)利要求6所述的方法，其中，在進(jìn)一步回蝕之后，該方法還包括:進(jìn)行離子注入，以在初始鰭位于進(jìn)一步回蝕后的電介質(zhì)層的表面下方的部分中形成穿通阻擋層。
8.根據(jù)權(quán)利要求7所述的方法，其中，在離子注入之后，該方法還包括: 在電介質(zhì)層上形成橫跨鰭的犧牲柵堆疊； 以犧牲柵堆疊為掩模，選擇性刻蝕初始鰭，直至穿通阻擋層露出； 在初始鰭的露出部分上形成半導(dǎo)體層，用以形成源/漏區(qū)；以及 形成柵堆疊替代犧牲柵堆疊。
9.根據(jù)權(quán)利要求8所述的方法，其中，形成犧牲柵堆疊包括: 形成犧牲柵介質(zhì)層； 在犧牲柵介質(zhì)層上形成犧牲柵導(dǎo)體層，以覆蓋鰭； 通過濺射對(duì)犧牲柵導(dǎo)體層進(jìn)行平坦化處理；以及 對(duì)柵導(dǎo)體層進(jìn)行構(gòu)圖，以形成犧牲柵堆疊。
10.根據(jù)權(quán)利要求8所述的方法，其中，對(duì)于P型器件，半導(dǎo)體層帶壓應(yīng)力；而對(duì)于η型器件，半導(dǎo)體層帶拉應(yīng)力。
11.根據(jù)權(quán)利要求10所述的方法，其中，襯底包括Si，初始鰭通過對(duì)襯底進(jìn)行構(gòu)圖而形成，半導(dǎo)體層包括SiGe或S1: C。
12.根據(jù)權(quán)利要求8所述的方法，其中，在形成半導(dǎo)體層時(shí)，對(duì)半導(dǎo)體層進(jìn)行原位摻雜。
【文檔編號(hào)】H01L21/336GK103855009SQ201210505760
【公開日】2014年6月11日 申請(qǐng)日期:2012年11月30日 優(yōu)先權(quán)日:2012年11月30日
【發(fā)明者】朱慧瓏, 羅軍, 李春龍 申請(qǐng)人:中國科學(xué)院微電子研究所