平坦化處理方法
【專利摘要】本申請公開了一種平坦化處理方法。一示例方法可以包括：對材料層進行第一濺射，在進行第一濺射時，以第一掩蔽層遮蔽材料層中濺射的負載條件相對較低的區(qū)域；去除第一掩蔽層；以及對材料層進行第二濺射，以使材料層平坦。
【專利說明】平坦化處理方法
【技術領域】
[0001]本公開涉及半導體領域，更具體地，涉及一種平坦化處理方法。
【背景技術】
[0002]在半導體工藝中，經(jīng)常用到平坦化工藝，例如化學機械拋光(CMP)，以獲得相對平坦的表面。然而，在通過CMP對材料層進行平坦化的情況下，如果需要研磨掉相對較厚的部分，則難以控制CMP后材料層的表面平坦度，例如控制到幾個納米之內(nèi)。
[0003]另一方面，如果要對覆蓋特征、特別是非均勻分布特征的材料層進行平坦化，那么材料層由于特征的存在而可能出現(xiàn)非均勻分布的凹凸起伏，因此可能導致平坦化不能一致地執(zhí)行。

【發(fā)明內(nèi)容】

[0004]本公開的目的至少部分地在于提供一種平坦化處理方法。
[0005]根據(jù)本公開的一個方面，提供了一種對襯底上形成的材料層進行平坦化的方法，包括:對材料層進行第一濺射，在進行第一濺射時，以第一掩蔽層遮蔽材料層中濺射的負載條件相對較低的區(qū)域；去除第一掩蔽層；以及對材料層進行第二濺射，以使材料層平坦。
[0006]根據(jù)本公開的另一方面，提供了一種對襯底上形成的材料層進行平坦化的方法，包括:對材料層進行第一濺射，在進行第一濺射時，以第一掩蔽層遮蔽材料層中濺射的負載條件相對較高的區(qū)域，其中進行第一濺射，以使材料層中未被第一掩蔽層遮蔽的部分平坦；去除第一掩蔽層；在材料層的所述部分上形成第二掩蔽層，其中第二掩蔽層的位置與第一掩蔽層的位置不交迭；以及對材料層進行第二濺射，以使材料層平坦。
【專利附圖】

【附圖說明】
[0007]通過以下參照附圖對本公開實施例的描述，本公開的上述以及其他目的、特征和優(yōu)點將更為清楚，在附圖中:
[0008]圖1-19示出了制造半導體器件的示例流程，其中利用了根據(jù)本公開實施例的平坦化處理方法；
[0009]圖4a示出了根據(jù)本公開另一實施例的圖4所示操作的替代操作；
[0010]圖5a示出了根據(jù)本公開另一實施例的圖5所示操作的替代操作；
[0011]圖1la示出了根據(jù)本公開另一實施例的圖11所示操作的替代操作；以及
[0012]圖12a示出了根據(jù)本公開另一實施例的圖12所示操作的替代操作。
【具體實施方式】
[0013]以下，將參照附圖來描述本公開的實施例。但是應該理解，這些描述只是示例性的，而并非要限制本公開的范圍。此外，在以下說明中，省略了對公知結構和技術的描述，以避免不必要地混淆本公開的概念。[0014]在附圖中示出了根據(jù)本公開實施例的各種結構示意圖。這些圖并非是按比例繪制的，其中為了清楚表達的目的，放大了某些細節(jié)，并且可能省略了某些細節(jié)。圖中所示出的各種區(qū)域、層的形狀以及它們之間的相對大小、位置關系僅是示例性的，實際中可能由于制造公差或技術限制而有所偏差，并且本領域技術人員根據(jù)實際所需可以另外設計具有不同形狀、大小、相對位置的區(qū)域/層。
[0015]在本公開的上下文中，當將一層/元件稱作位于另一層/元件“上”時，該層/元件可以直接位于該另一層/元件上，或者它們之間可以存在居中層/元件。另外，如果在一種朝向中一層/元件位于另一層/元件“上”，那么當調(diào)轉(zhuǎn)朝向時，該層/元件可以位于該另一層/元件“下”。
[0016]根據(jù)本公開的示例,可以通過派射(sputtering),例如Ar或N等離子體派射,來對材料層進行平坦化處理。通過這種濺射平坦化處理，而非常規(guī)的CMP平坦化處理，可以實現(xiàn)更加平坦的材料層表面。這種材料層可以包括半導體制造工藝中使用的多種材料層，例如，包括但不限于絕緣體材料層、半導體材料層和導電材料層。
[0017]另外，在進行濺射時，可能存在負載效應(loading effect) 0所謂“負載相應”，是指濺射所針對的材料層上存在的圖案以及圖案的密度(或者說，材料層的形貌)等將會影響濺射后材料層的厚度和/或形貌等。因此，為了獲得較為平坦的表面，優(yōu)選地在濺射時考慮負載效應。
[0018]例如，如果材料層由于之下存在(凸出的)特征而存在凸起，那么相對于其他沒有凸起的部分而言，存在凸起的部分需要經(jīng)受“更多”的濺射，才能與其他部分保持平坦。在此，所謂“更多”的濺射，例如是指在相同的濺射參數(shù)(如，濺射功率和/或氣壓)情況下，需要進行更長時間的濺射；或者，在相同濺射時間的情況下，濺射強度的更大(如，濺射功率和/或氣壓更大)；等等。也就是說，對于濺射而言，這種凸起對應的負載條件(loadingcondition)更大。
[0019]另一方面，如果材料層由于之下存在(凹入的)特征而存在凹陷，那么相對于其他沒有凹陷的部分而言，存在凹陷的部分需要經(jīng)受“更少”的濺射，才能與其他部分保持平坦。也就是說，對于濺射而言，這種凹陷對應的負載條件更小。
[0020]另外，如果存在多個非均勻分布的特征，那么材料層可能由于特征而具有非均勻分布的凸起和/或凹陷，因此導致負載條件在襯底上發(fā)生變化。例如，對于凸起而言，其分布密度較高區(qū)域的負載條件要高于分布密度較低區(qū)域的負載條件；而對于凹陷而言，其分布密度較高區(qū)域的負載條件要低于分布密度較低區(qū)域的負載條件。非均勻分布的負載條件可能不利于濺射均勻地進行。
[0021]根據(jù)本公開的示例，在通過濺射對材料層進行平坦化的處理中，可以結合光刻，以便能夠?qū)崿F(xiàn)選擇性平坦化。例如，在進行濺射之前，可以通過掩蔽層來遮蔽材料層中濺射的負載條件相對較低的區(qū)域，然后對露出的材料層部分(負載條件相對較高)進行濺射(以下稱作“第一濺射”)。通過第一濺射，可以降低露出的材料層部分的負載條件，并使之接近或大致等于被遮蔽的材料層部分的負載條件。之后，可以去除第一掩蔽層，并對整個材料層(由于第一濺射，其負載條件的均勻性得以改進)進行濺射(以下稱作“第二濺射”)。這樣，第二濺射可以在襯底上大致均勻地進行，從而有助于獲得平坦的表面。
[0022]上述特征可以包括能夠在襯底上形成的各種特征，例如，包括但不限于襯底上的凸出特征如柵、鰭等，和/或襯底上的凹入特征如替代柵工藝中去除犧牲柵而形成的柵槽
坐寸O
[0023]本公開可以各種形式呈現(xiàn)，以下將描述其應用于鰭式場效應晶體管(FinFET)的
一些示例。
[0024]如圖1所示，提供襯底1000。該襯底1000可以是各種形式的襯底，例如但不限于體半導體材料襯底如體Si襯底、絕緣體上半導體(SOI)襯底、SiGe襯底等。在以下的描述中，為方便說明，以體Si襯底為例進行描述。
[0025]可以對襯底1000進行構圖，以形成鰭。例如，這可以如下進行。具體地，在襯底1000上按設計形成構圖的光刻膠(未示出)，然后以構圖的光刻膠為掩模，刻蝕例如反應離子刻蝕(RIE)襯底1000，從而形成鰭1002。之后，可以去除光刻膠。在圖1所示的示例中，根據(jù)設計需要，鰭1002在區(qū)域100-1中的分布密度較高，而在區(qū)域100-2中的分布密度較低。
[0026]這里需要指出的是，通過刻蝕所形成的(鰭之間的)溝槽的形狀不一定是圖1中所示的規(guī)則矩形形狀，可以是例如從上到下逐漸變小的錐臺形。另外，所形成的鰭的位置和數(shù)目不限于圖1所示的示例。
[0027]另外，鰭不限于通過直接對襯底進行構圖來形成。例如，可以在襯底上外延生長另外的半導體層，對該另外的半導體層進行構圖來形成鰭。如果該另外的半導體層與襯底之間具有足夠的刻蝕選擇性，則在對鰭進行構圖時，可以使構圖基本上停止于襯底，從而實現(xiàn)對鰭高度的較精確控制。
[0028]在通過上述處理形成鰭之后，可以在襯底上形成隔離層。
[0029]具體地，如圖1所示，可以在襯底上例如通過淀積形成電介質(zhì)層1004，以覆蓋形成的鰭1002。例如，電介質(zhì)層1004可以包括氧化物(如，氧化硅)。由于鰭1002的存在，電介質(zhì)層1004上存在凸起B(yǎng)。相應地，凸起B(yǎng)在區(qū)域100-1中的分布密度較高，而在區(qū)域100-2中的分布密度較低。為此，需要對電介質(zhì)層1004進行平坦化。根據(jù)本公開的優(yōu)選實施例，通過兩次濺射來進行平坦化處理。
[0030]具體地，如圖2所示，在電介層1004上形成構圖的掩蔽層1006，以遮蔽凸起B(yǎng)密度較低的區(qū)域100-2。例如，掩蔽層1006可以包括光刻膠，其可以通過掩模進行曝光、顯影等操作來構圖。例如，可以根據(jù)用來形成鰭1002的掩模(確定鰭的位置和形狀等，并因此部分地確定鰭1002的分布密度)，來設計用來對掩蔽層1006進行曝光的掩模。
[0031]然后，如圖3所示，可以對露出的電介質(zhì)層1004部分進行濺射(“第一濺射”)。例如，濺射可以使用等離子體，如Ar或N等離子體。在此，例如可以根據(jù)等離子體濺射對電介質(zhì)層1004的切削速度，控制濺射參數(shù)例如濺射功率和氣壓等，來確定進行等離子體濺射的時間，使得等離子體濺射能夠執(zhí)行一定的時間段，以降低區(qū)域100-1中的負載條件，使之接近或大致等于區(qū)域100-2中的負載條件。例如，可以根據(jù)區(qū)域100-1、100-2中的特征密度差異以及濺射參數(shù)，來確定第一濺射的時間。之后，可以去除掩蔽層1006。
[0032]這樣，就得到了圖4所示的結構。如圖4所示，在區(qū)域100-1，凸起B(yǎng)已經(jīng)降低了一定的高度，從而該區(qū)域中的負載條件降低，并因此可以接近乃至大致等于區(qū)域100-2中的負載條件，這有利于隨后的第二濺射均勻地進行。
[0033]接下來，如圖5所示，可以對整個電介質(zhì)層1004進行濺射(“第二濺射”)，來對電介質(zhì)層1004進行平坦化處理。同樣，濺射可以使用等離子體，如Ar或N等離子體。在此，例如可以根據(jù)等離子體濺射對電介質(zhì)層1004的切削速度，控制濺射參數(shù)例如濺射功率和氣壓等，來確定進行等離子體濺射的時間，使得等離子體濺射能夠執(zhí)行一定的時間段，充分平滑電介質(zhì)層1004的表面。由于如上所述，通過第一濺射襯底上負載條件的均勻性得以改善，因此濺射可以大致均勻地執(zhí)行，并因此可以實現(xiàn)更加平坦的表面。
[0034]圖6示出了通過第二濺射進行平坦化之后的結果。盡管在圖6中示出了微觀上的起伏，但是事實上電介質(zhì)層1004的頂面具有充分的平坦度，其起伏可以控制在例如幾個納米之內(nèi)。在圖6所示的示例中，等離子體濺射可以在到達鰭1002的頂面之前結束，以避免對鰭1002造成過多的損傷。根據(jù)本公開的另一實施例，還可以根據(jù)需要，對通過濺射平坦化后的電介質(zhì)層1004進行少許CMP。
[0035]在電介質(zhì)層1004的表面通過等離子體濺射而變得充分平滑之后，如圖7所示，可以對電介質(zhì)層1004進行回蝕(例如，RIE)，以露出鰭1002的一部分，該露出的部分隨后可以用作最終器件的真正鰭。剩余的電介質(zhì)層1004構成隔離層。由于回蝕之前電介質(zhì)層1004的表面通過濺射而變得平滑，所以回蝕之后隔離層1004的表面在襯底上基本上保持一致。
[0036]為改善器件性能，根據(jù)本公開的一示例，還可以如圖7中的箭頭所示，通過注入來形成穿通阻擋部(參見圖8所示的1008)。例如，對于η型器件而言，可以注入P型雜質(zhì)，如B、BF2或In ;對于P型器件，可以注入η型雜質(zhì)，如As或P。離子注入可以垂直于襯底表面?？刂齐x子注入的參數(shù)，使得穿通阻擋部形成于鰭位于隔離層1004表面之下的部分中，并且具有期望的摻雜濃度。應當注意，由于鰭的形狀因子，一部分摻雜劑(離子或元素)可能從鰭的露出部分散射出去，從而有利于在深度方向上形成陡峭的摻雜分布?？梢赃M行退火，以激活注入的雜質(zhì)。這種穿通阻擋部有助于減小源漏泄漏。
[0037]隨后，可以在隔離層1004上形成橫跨鰭的柵堆疊。例如，這可以如下進行。具體地，如圖9所示，例如通過淀積，形成柵介質(zhì)層1010。例如，柵介質(zhì)層1010可以包括氧化物，厚度為約0.8-1.5nm。在圖7所示的示例中，僅示出了 “Π”形的柵介質(zhì)層1010。但是，柵介質(zhì)層1010也可以包括在隔離層1004的頂面上延伸的部分。然后，例如通過淀積，形成柵導體層1012。例如，柵導體層1012可以包括多晶硅，厚度為約30-200nm。柵導體層1012可以填充鰭之間的間隙。由于鰭的存在，柵導體層1012上也存在凸起。相應地，凸起在區(qū)域100-1中的分布密度較高，而在區(qū)域100-2中的分布密度較低。
[0038]在此，同樣可以利用根據(jù)本公開的技術來對柵導體層1012進行平坦化。具體地，如圖10所示，在柵導體層1012上形成構圖的掩蔽層1014，以遮蔽凸起密度較低的區(qū)域100-2。該掩蔽層1014例如可以與上述掩蔽層1006類似地形成(參見以上結合圖2的說明)。然后，可以對露出的柵導體層1012部分進行濺射(“第一濺射”)。例如，濺射可以使用等離子體，如Ar或N等離子體。在此，例如可以根據(jù)等離子體濺射對柵導體層1012的切削速度，控制濺射參數(shù)例如濺射功率和氣壓等，來確定進行等離子體濺射的時間，使得等離子體濺射能夠執(zhí)行一定的時間段，以降低區(qū)域100-1中的負載條件，使之接近或大致等于區(qū)域100-2中的負載條件。例如，可以根據(jù)區(qū)域100-1、100-2中的特征密度差異以及濺射參數(shù)，來確定第一濺射的時間。之后，可以去除掩蔽層1014。
[0039]這樣，就得到了圖11所示的結構。如圖11所示，在區(qū)域100-1，凸起已經(jīng)降低了一定的高度，從而該區(qū)域中的負載條件降低，并因此可以接近乃至大致等于區(qū)域100-2中的負載條件，這有利于隨后的第二濺射均勻地進行。
[0040]接下來，如圖12所示，可以對整個柵導體層1012進行濺射(“第二濺射”)，來對柵導體層1012進行平坦化處理。同樣，濺射可以使用等離子體，如Ar或N等離子體。在此，例如可以根據(jù)等離子體濺射對柵導體層1012的切削速度，控制濺射參數(shù)例如濺射功率和氣壓等，來確定進行等離子體濺射的時間，使得等離子體濺射能夠執(zhí)行一定的時間段，充分平滑柵導體層1012的表面。由于如上所述，通過第一濺射襯底上負載條件的均勻性得以改善，因此濺射可以大致均勻地執(zhí)行，并因此可以實現(xiàn)更加平坦的表面。
[0041]圖13示出了通過第二濺射進行平坦化之后的結果。盡管在圖13中示出了微觀上的起伏，但是事實上柵導體層1012的頂面具有充分的平坦度，其起伏可以控制在例如幾個納米之內(nèi)。根據(jù)本公開的另一實施例，還可以根據(jù)需要，對通過濺射平坦化后的柵導體層1012進行少許CMP。
[0042]之后，如圖14(圖14是頂視圖，以上圖1-13是沿AA'線的截面圖)所示，對柵導體層1012進行構圖，以形成柵堆疊。在圖14的示例中，柵導體層1012被構圖為與鰭相交的條形。根據(jù)另一實施例，還可以構圖后的柵導體層1012為掩模，進一步對柵介質(zhì)層1010進行構圖。
[0043]在形成構圖的柵導體之后，例如可以柵導體為掩模，進行暈圈(halo)注入和延伸區(qū)(extension)注入。
[0044]接下來，如圖15 (圖15(b)示出了沿圖15(a)中BB'線的截面圖)所示，可以在柵導體層1012的側壁上形成側墻1014。例如，可以通過淀積形成厚度約為5-20nm的氮化物(如，氮化硅)，然后對氮化物進行RIE，來形成側墻1014。本領域技術人員知道多種方式來形成這種側墻，在此不再贅述。在鰭之間的溝槽為從上到下逐漸變小的錐臺形時(由于刻蝕的特性，通常為這樣的情況)，側墻1014基本上不會形成于鰭的側壁上。
[0045]在形成側墻之后，可以柵導體及側墻為掩模，進行源/漏(S/D)注入。隨后，可以通過退火，激活注入的離子，以形成源/漏區(qū)，得到FinFET。
[0046]在上述實施例中，在形成鰭之后，直接形成了柵堆疊。本公開不限于此。例如，替代柵工藝同樣適用于本公開。另外，還可以應用應變源/漏技術。
[0047]根據(jù)本公開的另一實施例，在圖9中形成的柵介質(zhì)層1010和柵導體層1012為犧牲柵介質(zhì)層和犧牲柵導體層。接下來，可以同樣按以上結合圖9-15描述的方法來處理。
[0048]然后，如圖16所示，首先選擇性去除(例如，RIE)暴露在外的犧牲柵介質(zhì)層1010。在犧牲柵介質(zhì)層1010和隔離層1004均包括氧化物的情況下，由于犧牲柵介質(zhì)層1010較薄，因此對犧牲柵介質(zhì)層1010的RIE基本上不會影響隔離層1004。在以上形成犧牲柵堆疊的過程中，以犧牲柵導體為掩模進一步構圖犧牲柵介質(zhì)層的情況下，不再需要該操作。
[0049]然后，可以選擇性去除(例如，RIE)由于犧牲柵介質(zhì)層1010的去除而露出的鰭1002的部分。對鰭1002該部分的刻蝕可以進行至露出穿通阻擋部1008。由于犧牲柵堆疊(犧牲柵介質(zhì)層、犧牲柵導體和側墻)的存在，鰭1002可以留于犧牲柵堆疊下方。
[0050]接下來，如圖17所示，例如可以通過外延，在露出的鰭部分上形成半導體層1016。隨后可以在該半導體層1016中形成源/漏區(qū)。根據(jù)本公開的一實施例，可以在生長半導體層1016的同時,對其進行原位摻雜。例如，對于η型器件,可以進行η型原位摻雜；而對于P型器件，可以進行P型原位摻雜。另外，為了進一步提升性能，半導體層1016可以包括不同于鰭1002的材料，以便能夠向鰭1002(其中將形成器件的溝道)施加應力。例如，在鰭1002包括Si的情況下，對于η型器件，半導體層1016可以包括S1:C(C的原子百分比例如為約0.2-2% )，以施加拉應力；對于P型器件，半導體層1016可以包括SiGe (例如，Ge的原子百分比為約15-75% )，以施加壓應力。
[0051]在犧牲柵導體層1012包括多晶硅的情況下，半導體層1016的生長可能也會發(fā)生在犧牲柵導體層1012的頂面上。這在附圖中并未示出。
[0052]接下來，如圖18所示，例如通過淀積，形成另一電介質(zhì)層1018。該電介質(zhì)層1018例如可以包括氧化物。隨后，對該電介質(zhì)層1018進行平坦化處理例如CMP。該CMP可以停止于側墻1014，從而露出犧牲柵導體1012。
[0053]隨后，如圖19所示，例如通過TMAH溶液，選擇性去除犧牲柵導體1012，從而在側墻1014內(nèi)側形成了空隙。根據(jù)另一示例，還可以進一步去除犧牲柵介質(zhì)層1010。然后，通過在空隙中形成柵介質(zhì)層1020和柵導體層1022，形成最終的柵堆疊。柵介質(zhì)層1020可以包括高K柵介質(zhì)例如HfO2，厚度為約l-5nm。柵導體層1022可以包括金屬柵導體。優(yōu)選地，在柵介質(zhì)層1020和柵導體層1022之間還可以形成功函數(shù)調(diào)節(jié)層(未示出)。
[0054]在以上實施例中，第一濺射并沒有實現(xiàn)表面的真正平坦，其主要目的在于減小凸起密度較高區(qū)域(或者說，負載條件較高區(qū)域)中的濺射負載條件。根據(jù)本公開的另一實施例，第一濺射也可以用于實現(xiàn)表面平坦化。
[0055]例如，在以上圖3所示的第一濺射操作中，并非僅僅使得區(qū)域100-1上的負載條件降低，而是使得等離子體濺射能夠執(zhí)行一定的時間段，充分平滑電介質(zhì)層1004(在區(qū)域100-1中)的表面。圖4a示出了通過第一濺射進行平坦化之后的結果。盡管在圖4a中示出了微觀上的起伏，但是事實上電介質(zhì)層1004(在區(qū)域100-1中)的頂面具有充分的平坦度，其起伏可以控制在例如幾個納米之內(nèi)。在圖4a所示的示例中，等離子體濺射可以在到達鰭1002的頂面之前結束，以避免對鰭1002造成過多的損傷。
[0056]然后，代替圖5所示的操作，如圖5a所示，可以在電介層1004上形成構圖的另一掩蔽層1024，以遮蔽凸起密度較高的區(qū)域100-1 (該區(qū)域已經(jīng)經(jīng)過平坦化處理，如圖4a所示)。例如，掩蔽層1024可以包括光刻膠，其可以通過掩模進行曝光、顯影等操作來構圖。例如，可以根據(jù)用來形成鰭1002的掩模(確定鰭的位置和形狀等，并因此部分地確定鰭1002的分布密度)，來設計用來對掩蔽層1024進行曝光的掩模。優(yōu)選地，掩蔽層1024與之前的掩蔽層1006不存在位置上的交迭，例如它們之間可以存在間隙G。
[0057]然后，可以對露出的電介質(zhì)層1004部分進行濺射(“第二濺射”)。例如，濺射可以使用等離子體，如Ar或N等離子體。在此，例如可以根據(jù)等離子體濺射對電介質(zhì)層1004的切削速度，控制濺射參數(shù)例如濺射功率和氣壓等，來確定進行等離子體濺射的時間，使得等離子體濺射能夠執(zhí)行一定的時間段，以充分平滑電介質(zhì)層1004(在區(qū)域100-2中)的表面。在此，可以根據(jù)區(qū)域100-1、100-2中的濺射負載條件以及第一濺射、第二濺射中使用的工藝參數(shù)，來使得第一濺射和第二濺射后電介質(zhì)層1004在區(qū)域100-1、100-2中的表面大致持平。例如，表面高度的差異在3-5nm之內(nèi)。之后，可以去除掩蔽層1024。
[0058]經(jīng)過上述第一濺射、第二濺射的處理，同樣可以得到如圖6所示的結構。另外，在該實施例中，第一濺射、第二濺射的順序可以改變。
[0059]同樣地，在以上圖10所示的第一濺射操作中，并非僅僅使得區(qū)域100-1上的負載條件降低，而是使得等離子體濺射能夠執(zhí)行一定的時間段，充分平滑柵導體層1012(在區(qū)域100-1中)的表面。圖1la示出了通過第一濺射進行平坦化之后的結果。盡管在圖1la中示出了微觀上的起伏，但是事實上柵導體層1012(在區(qū)域100-1中)的頂面具有充分的平坦度，其起伏可以控制在例如幾個納米之內(nèi)。
[0060]然后，代替圖12所示的操作，如圖12a所示，可以在柵導體層1012上形成構圖的另一掩蔽層1026，以遮蔽凸起密度較高的區(qū)域100-1(該區(qū)域已經(jīng)經(jīng)過平坦化處理，如圖1la所示)。例如，掩蔽層1026可以包括光刻膠，其可以通過掩模進行曝光、顯影等操作來構圖。例如，可以根據(jù)用來形成鰭1002的掩模(確定鰭的位置和形狀等，并因此部分地確定鰭1002的分布密度)，來設計用來對掩蔽層1026進行曝光的掩模。優(yōu)選地，掩蔽層1026與之前的掩蔽層1014不存在位置上的交迭，例如它們之間可以存在間隙G。
[0061]然后，可以對露出的柵導體層1012部分進行濺射(“第二濺射”)。例如，濺射可以使用等離子體，如Ar或N等離子體。在此，例如可以根據(jù)等離子體濺射對柵導體層1012的切削速度，控制濺射參數(shù)例如濺射功率和氣壓等，來確定進行等離子體濺射的時間，使得等離子體濺射能夠執(zhí)行一定的時間段，以充分平滑柵導體層1012(在區(qū)域100-2中)的表面。在此，可以根據(jù)區(qū)域100-1、100-2中的濺射負載條件以及第一濺射、第二濺射中使用的工藝參數(shù)，來使得第一濺射和第二濺射后柵導體層1012在區(qū)域100-1、100-2中的表面大致持平。例如，表面高度的差異在3-5nm之內(nèi)。之后，可以去除掩蔽層1026。
[0062]經(jīng)過上述第一濺射、第二濺射的處理，同樣可以得到如圖13所示的結構。另外，在該實施例中，第一濺射、第二濺射的順序可以改變。
[0063]這里需要指出的是，盡管在上述實施例中描述了本公開的技術應用于FinFET的制造，但是本公開不限于此。本公開的技術可以適用于各種需要進行平坦化處理的應用中。
[0064]在以上的描述中，對于各層的構圖、刻蝕等技術細節(jié)并沒有做出詳細的說明。但是本領域技術人員應當理解，可以通過各種技術手段，來形成所需形狀的層、區(qū)域等。另外，為了形成同一結構，本領域技術人員還可以設計出與以上描述的方法并不完全相同的方法。另外，盡管在以上分別描述了各實施例，但是這并不意味著各個實施例中的措施不能有利地結合使用。
[0065]以上對本公開的實施例進行了描述。但是，這些實施例僅僅是為了說明的目的，而并非為了限制本公開的范圍。本公開的范圍由所附權利要求及其等價物限定。不脫離本公開的范圍，本領域技術人員可以做出多種替代和修改，這些替代和修改都應落在本公開的范圍之內(nèi)。
【權利要求】
1.一種對襯底上形成的材料層進行平坦化的方法，包括: 對材料層進行第一派射，在進行第一派射時，以第一掩蔽層遮蔽材料層中派射的負載條件相對較低的區(qū)域； 去除第一掩蔽層；以及 對材料層進行第二濺射，以使材料層平坦。
2.根據(jù)權利要求1所述的方法，其中，所述襯底上形成有非均勻分布的多個特征，所述材料層形成于襯底上覆蓋所述多個特征，所述特征分布密度較低的區(qū)域?qū)谒鰹R射的負載條件相對較低的區(qū)域。
3.根據(jù)權利要求1所述的方法，其中，進行第一濺射，以使材料層未被第一掩蔽層覆蓋的部分平坦；在去除第一掩蔽層之后，且在進行第二濺射之前，該方法還包括: 在材料層的所述部分上形成第二掩蔽層，其中第二掩蔽層的位置與第一掩蔽層的位置不交迭。
4.根據(jù)權利要求1所述的方法，其中，利用Ar或N等離子體進行濺射。
5.根據(jù)權利要求2所述的方法，其中，所述特征包括鰭，所述材料層包括電介質(zhì)。
6.根據(jù)權利要求5所述的方法，其中，在第二濺射之后，該方法還包括: 進一步回蝕材料層，以露出鰭。
7.根據(jù)權利要求6所述的方法，其中，在進一步回蝕之后，該方法還包括:進行離子注入，以在鰭位于進一步回蝕后的材料層的表面下方的部分中形成穿通阻擋層。
8.根據(jù)權利要求7所述的方法，其中，在離子注入之后，該方法還包括: 在材料層上形成橫跨鰭的犧牲柵堆疊； 以犧牲柵堆疊為掩模，選擇性刻蝕鰭，直至露出穿通阻擋層； 在鰭的露出部分上形成半導體層，用以形成源/漏區(qū)；以及 形成柵堆疊替代犧牲柵堆疊。
9.根據(jù)權利要求2所述的方法，其中，所述特征包括鰭，所述材料層包括柵導體層，所述柵導體層介由柵介質(zhì)層覆蓋鰭。
10.根據(jù)權利要求8所述的方法，其中， 形成犧牲柵堆疊包括: 在材料層上形成犧牲柵介質(zhì)層； 在犧牲柵介質(zhì)層上形成犧牲柵導體層； 對犧牲柵導體層進行平坦化，并構圖；以及 在構圖后的犧牲柵導體的側壁上形成側墻，其中，對犧牲柵導體層進行平坦化包括:在所述特征分布密度較低的區(qū)域，形成另外的第一掩蔽層，并對露出的犧牲柵導體層部分進行另外的第一濺射； 去除另外的第一掩蔽層；以及 對犧牲柵導體層進行另外的第二濺射，以使犧牲柵導體層平坦。
11.根據(jù)權利要求10所述的方法，其中， 進行另外的第一濺射，以使犧牲柵導體層的露出部分平坦； 在去除另外的第一掩蔽層之后，且在進行另外的第二濺射之前，該方法還包括: 在犧牲柵導體層的露出部分上形成另外的第二掩蔽層，另外的第二掩蔽層的位置與另外的第一掩蔽層的位置不交迭。
12.—種對襯底上形成的材料層進行平坦化的方法，包括: 對材料層進行第一濺射，在進行第一濺射時，以第一掩蔽層遮蔽材料層中濺射的負載條件相對較高的區(qū)域，其中進行第一濺射，以使材料層中未被第一掩蔽層遮蔽的部分平坦； 去除第一掩蔽層； 在材料層的所述部分上形成第二掩蔽層，其中第二掩蔽層的位置與第一掩蔽層的位置不交迭；以及 對材料層進行第二濺射，以使材料 層平坦。
【文檔編號】H01L21/02GK103854966SQ201210505860
【公開日】2014年6月11日 申請日期:2012年11月30日 優(yōu)先權日:2012年11月30日
【發(fā)明者】朱慧瓏, 羅軍, 李春龍, 鄧堅, 趙超 申請人:中國科學院微電子研究所