專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明的各個(gè)實(shí)施例總體而言涉及半導(dǎo)體器件及其制造方法，更具體而言，涉及包括雙極晶體管、CMOS晶體管以及DMOS晶體管的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
包括雙極晶體管(bipolar transistor)、互補(bǔ)金屬氧化物半導(dǎo)體(complementarymetal-oxi de-semi conductor, CMOS)晶體管和雙擴(kuò)散金屬氧化物半導(dǎo)體(double diffusedmetal-oxi de-semi conductor, DMOS )晶體管的半導(dǎo)體器件可以被稱作為BCDMOS器件。BCDMOS器件可以具有如下一些優(yōu)點(diǎn):由雙極晶體管帶來的高頻率和高電壓操作特性、由CMOS晶體管帶來的低功耗和高集成密度以及由每個(gè)DMOS晶體管的漏極與源極之間的低導(dǎo)通電阻帶來的良好的功率可控性。即，BCDMOS器件可以包括具有大的驅(qū)動(dòng)電流的高功率電路和具有低功耗的邏輯電路。然而，BCDMOS器件的制造會(huì)需要復(fù)雜的工藝技術(shù)和大量的光學(xué)掩模。因而，會(huì)增加BCDMOS器件的制造成本。因此，仍需要多種用于形成BCDMOS器件的工藝技術(shù)來降低制造成本，并改善其性能。已經(jīng)持續(xù)研發(fā)了 BCDMOS器件來滿足構(gòu)成邏輯電路的CMOS晶體管的高集成密度和構(gòu)成高電壓電路的DMOS晶體管的低導(dǎo)通電阻這兩個(gè)要求。需要較窄和較深的隔離層來增加邏輯電路的集成密度。相比之下，需要具有場(chǎng)極板的較平緩且較淺的場(chǎng)氧化物層來減小DMOS晶體管例如，橫向雙擴(kuò)散金屬氧化物半導(dǎo)體(lateral double diffusedmetal-oxi de-semi conductor, LDMOS )晶體管的導(dǎo)通電阻。在現(xiàn)有的電源管理集成電路(power management integrated circuit, PMIC)中所利用的邏輯電路可以具有較簡(jiǎn)單的配置。因而，現(xiàn)有的PMIC的工藝發(fā)展集中于LDMOS晶體管，而不是CMOS晶體管。S卩，已經(jīng)研發(fā)了現(xiàn)有的BCDMOS器件來減小LDMOS晶體管的導(dǎo)通電阻。例如，可以廣泛地利用具有較平緩傾斜的側(cè)壁的淺溝槽來減小LDMOS晶體管的導(dǎo)通電阻。隨著PMIC的功能變得愈加復(fù)雜，邏輯電路所占據(jù)的面積逐漸增大。因而，當(dāng)將前述隔離技術(shù)應(yīng)用于制造供實(shí)現(xiàn)邏輯電路用的CMOS晶體管時(shí)，包括邏輯電路的BCDMOS器件的芯片尺寸會(huì)增大。因此，需要共同適用于CMOS晶體管和LDMOS晶體管的新工藝技術(shù)，以改善CMOS晶體管的集成密度和LDMOS晶體管的導(dǎo)通電阻。

發(fā)明內(nèi)容
各個(gè)實(shí)施例涉及包括雙極晶體管、CMOS晶體管以及LDMOS晶體管的半導(dǎo)體器件。此外，各個(gè)實(shí)施例涉及 制造包括雙極晶體管、CMOS晶體管和LDMOS晶體管的半導(dǎo)體器件的方法。
根據(jù)各個(gè)實(shí)施例，一種半導(dǎo)體器件包括:半導(dǎo)體襯底，所述半導(dǎo)體襯底具有形成邏輯器件的邏輯區(qū)和形成高功率器件的高電壓區(qū)；溝槽，所述溝槽在半導(dǎo)體襯底中；隔離層，所述隔離層在各個(gè)溝槽中；以及至少一個(gè)場(chǎng)絕緣層，所述至少一個(gè)場(chǎng)絕緣層被設(shè)置在高電壓區(qū)中的半導(dǎo)體襯底的表面處。所述至少一個(gè)場(chǎng)絕緣層是娃局部氧化(local oxidationof silicon, LOCOS)層，所述LOCOS層包括延伸進(jìn)入半導(dǎo)體襯底的第一部分和從半導(dǎo)體襯底的頂表面向上突出的第二部分。在各個(gè)實(shí)施例中，場(chǎng)絕緣層的第一部分可以具有與場(chǎng)絕緣層的總厚度的約40%相對(duì)應(yīng)的第一厚度，而場(chǎng)絕緣層的第二部分可以具有與場(chǎng)絕緣層的總厚度的約60%相對(duì)應(yīng)的
第二厚度。在各個(gè)實(shí)施例中，每個(gè)隔離層可以包括高密度等離子體(high densityplasma, HDP)氧化物層、旋涂玻璃(spin-on-glass, S0G)層或正娃酸乙酯娃酸鹽(tetra-ethy 1-ortho-silicate, TEOS)層。在各個(gè)實(shí)施例中，邏輯器件可以包括CMOS晶體管和雙極晶體管，并且高功率器件可以包括漏極延伸MOS (drain extension M0S，DEMOS)晶體管和雙擴(kuò)散MOS (doublediffused MOS，DMOS)晶體管。在各個(gè)實(shí)施例中，所述至少一個(gè)場(chǎng)絕緣層可以被設(shè)置在半導(dǎo)體襯底中所形成的第一導(dǎo)電類型的漂移區(qū)的表面處。DMOS晶體管可以包括:第二導(dǎo)電類型的本體區(qū)，所述第二導(dǎo)電類型的本體區(qū)被設(shè)置在半導(dǎo)體襯底中與漂移區(qū)間隔開；第一導(dǎo)電類型的源極，所述第一導(dǎo)電類型的源極被設(shè)置在本體區(qū)中；第一導(dǎo)電類型的漏極，所述第一導(dǎo)電類型的漏極被設(shè)置在漂移區(qū)中與場(chǎng)絕緣層的端部相鄰；以及柵圖案，所述柵圖案被設(shè)置成與本體區(qū)重疊，并且延伸到場(chǎng)絕緣層上。在各個(gè)實(shí)施例中，所述至少一個(gè)場(chǎng)絕緣層可以被設(shè)置在半導(dǎo)體襯底中所形成的第一導(dǎo)電類型的第一阱的表 面處。DEMOS晶體管可以包括:第二導(dǎo)電類型的第二阱，所述第二導(dǎo)電類型的第二阱被設(shè)置在半導(dǎo)體襯底中以包圍第一阱的側(cè)壁；柵圖案，所述柵圖案被設(shè)置成與第二阱重疊并且延伸到場(chǎng)絕緣層上；源極，所述源極被設(shè)置在第二阱中與柵圖案的端部相鄰；以及漏極，所述漏極被設(shè)置在第一阱中以與場(chǎng)絕緣層的端部相鄰，所述漏極與所述源極相對(duì)置。根據(jù)另外的實(shí)施例，一種制造半導(dǎo)體器件的方法包括以下步驟:在包括形成邏輯器件的邏輯區(qū)和形成高功率器件的高電壓區(qū)的半導(dǎo)體襯底上形成溝槽隔離掩模；在由溝槽隔離掩模暴露出的半導(dǎo)體襯底中形成溝槽隔離層；將溝槽隔離掩模圖案化以形成暴露出半導(dǎo)體襯底的至少一部分的場(chǎng)掩模圖案；將包括場(chǎng)掩模圖案的襯底退火并氧化，以使隔離層致密并在暴露出的半導(dǎo)體襯底的表面處形成高功率器件的至少一個(gè)場(chǎng)絕緣層；去除場(chǎng)掩模圖案；在半導(dǎo)體襯底中形成第一導(dǎo)電類型的第一阱和第二導(dǎo)電類型的第二阱；以及在包括第一阱和第二阱的襯底上形成邏輯器件和高功率器件的柵圖案。在各個(gè)實(shí)施例中，形成溝槽隔離掩模的步驟可以包括以下步驟:在半導(dǎo)體襯底上形成襯墊氧化物層，在襯墊氧化物層上形成氮化物層，以及將氮化物層和襯墊氧化物層圖案化以暴露出半導(dǎo)體襯底的部分。在各個(gè)實(shí)施例中，形成溝槽隔離層的步驟可以包括以下步驟:利用溝槽隔離掩模作為刻蝕掩模來刻蝕半導(dǎo)體襯底以形成溝槽，在溝槽隔離掩模上和在溝槽中形成絕緣層，以及將絕緣層平坦化。在各個(gè)實(shí)施例中，可以利用化學(xué)機(jī)械拋光(CMP)工藝來將絕緣層平坦化，并且溝槽隔離掩?？梢栽诮^緣層的平坦化之后保留成具有約700A至約800A的厚度。在一些實(shí)施例中，可以在包括氧氣和氮?dú)獾臍怏w氛圍中執(zhí)行將襯底退火和氧化的步驟。在各個(gè)實(shí)施例中，將襯底退火和氧化的步驟可以包括:在氮?dú)庵袑⒁r底退火，并且在氧氣中將退火的襯底氧化。根據(jù)另外的實(shí)施例，一種制造半導(dǎo)體器件的方法包括以下步驟:提供具有雙極晶體管區(qū)、CMOS晶體管區(qū)、漏極延伸MOS晶體管區(qū)以及雙擴(kuò)散MOS晶體管區(qū)的第一導(dǎo)電類型的半導(dǎo)體襯底；在雙擴(kuò)散MOS晶體管區(qū)的半導(dǎo)體襯底中，形成彼此間隔開的第二導(dǎo)電類型的漂移區(qū)和第一導(dǎo)電類型的本體區(qū)；在包括漂移區(qū)和本體區(qū)的襯底上形成溝槽隔離掩模；在由溝槽隔離掩模暴露出的半導(dǎo)體襯底的部分中形成溝槽隔離層；將溝槽隔離掩模圖案化以形成暴露出漂移區(qū)的部分的場(chǎng)掩模圖案；將包括場(chǎng)掩模圖案的襯底退火并氧化，以使溝槽隔離層致密并且在暴露出的漂移區(qū)的表面處形成場(chǎng)絕緣層；去除場(chǎng)掩模圖案；在半導(dǎo)體襯底中形成第一導(dǎo)電類型的第一阱和第二導(dǎo)電類型的第二阱；以及在包括第一阱和第二阱的襯底上形成柵圖案。在各個(gè)實(shí)施例中，所述方法還包括以下步驟:在形成漂移區(qū)和本體區(qū)之前，在半導(dǎo)體襯底上形成第一導(dǎo)電類型的半導(dǎo)體層；形成位于從半導(dǎo)體層的頂表面預(yù)定深度處的第二導(dǎo)電類型的深阱；以及在漏極延伸MOS晶體管區(qū)的半導(dǎo)體層中，形成第一導(dǎo)電類型的第一高電壓阱和第二導(dǎo)電類型的第二高電壓阱。漂移區(qū)和本體區(qū)可以形成在雙擴(kuò)散MOS晶體管區(qū)的半導(dǎo)體層中。在各個(gè)實(shí)施例中，第一導(dǎo)電類型的半導(dǎo)體層可以由外延層形成。在各個(gè)實(shí)施例中，形成溝槽隔離層的步驟可以包括以下步驟:利用溝槽隔離掩模作為刻蝕掩模來刻蝕半導(dǎo)體襯底以`形成溝槽；在溝槽隔離掩模上和在溝槽中形成絕緣層；以及將絕緣層平坦化。在各個(gè)實(shí)施例中，可以利用化學(xué)機(jī)械拋光(CMP)工藝將絕緣層平坦化，并且在絕緣層的平坦化之后溝槽隔離掩模可以保留成具有約700A至800A的厚度。在一些實(shí)施例中，可以在包括氧氣和氮?dú)獾臍怏w氛圍中執(zhí)行將襯底退火和氧化的步驟。在各個(gè)實(shí)施例中，將襯底退火和氧化的步驟可以包括:在氮?dú)庵袑▓?chǎng)掩模圖案的襯底退火，以及在氧氣中將退火的襯底氧化。在各個(gè)實(shí)施例中，在形成漂移區(qū)和本體區(qū)的步驟之前執(zhí)行以下步驟:在雙極晶體管區(qū)和雙擴(kuò)散MOS晶體管區(qū)中的半導(dǎo)體襯底上形成第二導(dǎo)電類型的掩埋層；以及在掩埋層和半導(dǎo)體襯底上形成第一導(dǎo)電類型的半導(dǎo)體層。漂移區(qū)和本體區(qū)可以形成在半導(dǎo)體層中。


結(jié)合附圖和所附詳細(xì)描述，本發(fā)明構(gòu)思的實(shí)施例將會(huì)變得更加明顯。圖1是說明根據(jù)各個(gè)實(shí)施例的BCDMOS器件的截面圖。圖2至圖10是說明制造根據(jù)各個(gè)實(shí)施例的BCDMOS器件的方法的截面圖。
具體實(shí)施例方式在下文中，將參照附圖更全面地描述各個(gè)實(shí)施例。在解釋各個(gè)實(shí)施例時(shí)，相同的或相應(yīng)的元件可以由相同的附圖標(biāo)記或相同的附圖符號(hào)來表示。圖1是說明根據(jù)各個(gè)實(shí)施例的BCDMOS晶體管的截面圖。參見圖1，根據(jù)各個(gè)實(shí)施例的BCDMOS器件可以包括雙極晶體管區(qū)100A、CM0S晶體管區(qū) 100B、漏極延伸 N 溝道 MOS (drain extended N-channel MOS，DENMOS)晶體管區(qū) IOOC以及橫向雙擴(kuò)散 N 溝道 MOS (lateral double diffused N-channel MOS, LDNMOS)晶體管區(qū) IOODo在雙極晶體管區(qū)100A中可以設(shè)置有n-p-n雙極晶體管。n-p-n雙極晶體管可以被配置成包括P型基極B、η型發(fā)射極E以及η型集電極C，它們被溝槽隔離層122彼此分隔開。在CMOS晶體管區(qū)100B中可以設(shè)置有NMOS晶體管和PMOS晶體管。NMOS晶體管可以包括:n型源極S和η型漏極D，所述η型源極S和η型漏極D彼此間隔開并且形成在P型阱(PW) 128Β中；以及柵極140Β-1，所述柵極140Β-1被設(shè)置在η型源極(n+) S與η型漏極(n+) D之間的P型阱128Β上。PMOS晶體管可以包括:ρ型源極(p+) S和ρ型漏極(ρ+)D，所述P型源極(p+) S和P型漏極(p+) D彼此間隔開并且形成在η型阱(NW) 126Β中；以及柵極140Β-2，所述柵極140Β-2被設(shè)置在ρ型源極S與ρ型漏極D之間的η型阱126Β上。當(dāng)從圖1的截面圖觀察時(shí)，NMOS晶體管和PMOS晶體管可以被設(shè)置成相對(duì)于NMOS晶體管與PMOS晶體管之間的線是對(duì)稱的。在DENMOS晶體管區(qū)100C中可以設(shè)置有漏極延伸NMOS晶體管。漏極延伸NMOS晶體管可以包括:溝 槽隔離層122，所述溝槽隔離層122限定出有源區(qū)；場(chǎng)絕緣層124C，所述場(chǎng)絕緣層124C被設(shè)置在有源區(qū)的一部分中和上；柵極140C，所述柵極140C覆蓋有源區(qū)的一部分，并且延伸到場(chǎng)絕緣層124C上；源極S (η+)，所述源極S (η+)被設(shè)置在有源區(qū)中以與柵極140C的端部相鄰；以及漏極D (η+)，所述漏極D (η+)被設(shè)置成與場(chǎng)絕緣層124C的端部相鄰，與源極S (η+)相對(duì)置。在LDNMOS晶體管區(qū)100D中可以設(shè)置有LDNMOS晶體管。LDNMOS晶體管可以包括:溝槽隔離層122，所述溝槽隔離層122在LDNMOS晶體管區(qū)100D中限定出有源區(qū)；η型漂移區(qū)116，所述η型漂移區(qū)116被設(shè)置在半導(dǎo)體襯底100中；ρ型本體區(qū)118，所述ρ型本體區(qū)118與η型漂移區(qū)116間隔開；η型源極S，所述η型源極S被設(shè)置在ρ型本體區(qū)118中；η型漏極D，所述η型漏極D被設(shè)置在η型漂移區(qū)116中；場(chǎng)絕緣層124D，所述場(chǎng)絕緣層124D被設(shè)置在η型漂移區(qū)116的一部分中和上，以與η型漏極D相鄰；以及柵極140D，所述柵極140D覆蓋η型源極S與漏極D之間的有源區(qū)，并且延伸到場(chǎng)絕緣層124D上。DENMOS晶體管區(qū)100C中的場(chǎng)絕緣層124C和LDNMOS晶體管區(qū)100D中的場(chǎng)絕緣層124D可以利用硅局部氧化(LOCOS)工藝來形成。在這種情況下，可以將每個(gè)場(chǎng)絕緣層124C和124D的第一部分(約40vol.%)形成在襯底100中，并且可以將每個(gè)場(chǎng)絕緣層124C和124D的第二部分(約60vol.%)形成為從襯底100的初始頂表面突出。即，可以將場(chǎng)絕緣層124C (或124D)的第一部分形成為具有與場(chǎng)絕緣層124C (或124D)的總厚度的約40%相對(duì)應(yīng)的厚度，并且可以將場(chǎng)絕緣層124C (或124D)的第二部分形成為具有與場(chǎng)絕緣層124C(或124D)的總厚度的約60%相對(duì)應(yīng)的厚度?？梢詫喜鄹綦x層122設(shè)置成與有源區(qū)相互電隔離。在各個(gè)實(shí)施例中，可以設(shè)置溝槽隔離層122來增加形成在CMOS晶體管區(qū)100B中的邏輯電路的集成密度。溝槽隔離層122可以包括廣泛用于半導(dǎo)體器件的制造中的絕緣層。例如，溝槽隔離層122可以包括高密度等離子體(high density plasma, HDP)氧化物層、旋涂玻璃(spin-on-glass, S0G)層或正娃酸乙酯娃酸鹽(tetra-ethyl-ortho-silicate, TEOS)層。如上所述，BCDMOS器件可以包括用作器件隔離層的溝槽隔離層122以及用作高功率器件的場(chǎng)絕緣層的LOCOS場(chǎng)絕緣層124C和124D。溝槽隔離層122可以被形成為深且窄。因而，溝槽隔離層122可以呈現(xiàn)出良好的隔離特性，并且可以增加形成在襯底100中和襯底100上——具體地，形成在CMOS晶體管區(qū)100B中——的邏輯電路的集成密度。另外，如上所述，可以利用L0C0S工藝來形成設(shè)置在高功率器件區(qū)，例如DENMOS晶體管區(qū)100C和LDNMOS晶體管區(qū)100D的場(chǎng)絕緣層124C和124D。在這種情況下，可以將每個(gè)場(chǎng)絕緣層124C和124D形成為包括第一部分和第二部分，所述第一部分被設(shè)置在襯底100中，具有與每個(gè)場(chǎng)絕緣層124C和124D的總厚度的約40%相對(duì)應(yīng)的第一厚度，所述第二部分被設(shè)置在襯底100上，具有與每個(gè)場(chǎng)絕緣層124C和124D的總厚度的約60%相對(duì)應(yīng)的第二厚度。在諸如LDMOS晶體管的高功率器件中，會(huì)施加約30伏特至約60伏特的高電壓到高功率器件。因此，場(chǎng)絕緣層124C和124D的厚度應(yīng)當(dāng)足以承受約30伏特至約60伏特的高電壓，而沒有任何電介質(zhì)擊穿現(xiàn)象。根據(jù)各個(gè)實(shí)施例，即使可以將場(chǎng)絕緣層124C和124D形成為具有足夠的厚度來承受高電壓而沒有任何電介質(zhì)擊穿，在襯底100中仍可以只生長(zhǎng)每個(gè)場(chǎng)絕緣層124C和124D的僅約40%的部分。另外，因?yàn)閳?chǎng)絕緣層124C和124D可以利用L0C0S工藝形成，所以每個(gè)場(chǎng)絕緣 層124C和124D的下邊緣可以由于鳥嘴效應(yīng)(bird’ sbeak)而具有倒圓的形狀。因而，在場(chǎng)絕緣層124D之下的η型漂移區(qū)116中的橫向電流路徑可以具有較大的截面積和較短的長(zhǎng)度。結(jié)果，可以將諸如LDNMOS晶體管的高功率器件的導(dǎo)通電阻最小化。另外，可以利用熱氧化工藝來形成場(chǎng)絕緣層124C和124D。因而,場(chǎng)絕緣層124C和124D可以具有一致的厚度，并且可以將場(chǎng)絕緣層124C和124D中的陷阱密度最小化。結(jié)果，高功率器件可以呈現(xiàn)出穩(wěn)定的電學(xué)特性和/或與熱載流子注入(hot carrierinjection, HCI)相關(guān)的良好的可靠性，并且可以在隨后的工藝步驟中穩(wěn)定地執(zhí)行預(yù)清潔(pre-cleaning)工藝。圖2至圖10是說明制造根據(jù)各個(gè)實(shí)施例的BCDMOS器件的方法的截面圖?？梢孕薷母鱾€(gè)實(shí)施例，使得本文說明的元件包括它們的互補(bǔ)元件。然而，出于容易且方便地解釋的目的，在下文中將結(jié)合P型器件和η型器件中的任何一種來描述以下實(shí)施例。參見圖2，可以提供第一導(dǎo)電類型的半導(dǎo)體襯底100，例如ρ型半導(dǎo)體襯底。半導(dǎo)體襯底100可以包括雙極晶體管區(qū)100A、CM0S晶體管區(qū)100Β、漏極延伸N溝道MOS (DENMOS)晶體管區(qū)100C以及橫向雙擴(kuò)散N溝道MOS (LDNMOS)晶體管區(qū)100D?？梢栽陔p極晶體管區(qū)100Α中形成n-p-n雙極晶體管，并且可以在CMOS晶體管區(qū)100B中形成包括NMOS晶體管和PMOS晶體管的CMOS電路。另外，可以在DENMOS晶體管區(qū)100C中形成漏極延伸N溝道MOS (DENMOS)晶體管，并且可以在LDNMOS晶體管區(qū)100D中形成橫向雙擴(kuò)散N溝道MOS(LDNMOS)晶體管。
隨后，可以在半導(dǎo)體襯底100上形成氧化物圖案102和光致抗蝕劑圖案104。具體地，可以在半導(dǎo)體襯底100上順序形成氧化物層和光致抗蝕劑層。光致抗蝕劑層可以利用光刻工藝曝光并且顯影，由此形成光致抗蝕劑圖案104。光致抗蝕劑圖案104可以用作后續(xù)工藝中的刻蝕掩模和/或離子注入掩模。然后利用光致抗蝕劑圖案104作為刻蝕掩模來刻蝕氧化物層，由此形成氧化物圖案102。結(jié)果，可以將氧化物圖案102和光致抗蝕劑圖案104形成為具有暴露出半導(dǎo)體襯底100的一些部分的開口 105A和10 。S卩，可以在雙極晶體管區(qū)100A中形成開口 105A，并且可以在LDNMOS晶體管區(qū)100D中形成開口 10 ?？梢岳霉庵驴刮g劑圖案104作為注入掩模來將N型雜質(zhì)離子NI注入到半導(dǎo)體襯底100中，由此形成η型雜質(zhì)區(qū)201Α和201D?？梢苑謩e在雙極晶體管區(qū)100Α和LDNMOS晶體管區(qū)100D中形成η型雜質(zhì)區(qū)201Α和201D。η型雜質(zhì)離子NI可以包括砷離子。在其它的各個(gè)實(shí)施例中，可以在刻蝕氧化物層之前，利用光致抗蝕劑圖案104作為注入掩模來形成η型雜質(zhì)區(qū)201Α和201D。參見圖3，可以去除光致抗蝕劑圖案104，并且可以將擴(kuò)散工藝應(yīng)用于去除了光致抗蝕劑圖案104的襯底。結(jié)果，可以使η型雜質(zhì)區(qū)20IA和20ID中的η型雜質(zhì)離子NI擴(kuò)散，以分別在雙極晶體管區(qū)100Α和LDNMOS晶體管區(qū)100D中形成η型掩埋層(n_type buriedlayer, NBL) 106A 和 106D。隨后，可以去除氧化物層或氧化物圖案102以暴露出半導(dǎo)體襯底100和η型掩埋層106Α和106D。然后可以在暴露出的半導(dǎo)體襯底100和暴露出的η型掩埋層106Α和106D上生長(zhǎng)P型外延層108?？梢栽讦研屯庋訉?08中形成深的η講(Deep n-well, DNW) IlOA和110D。即，可以在從ρ型外延層108的頂表面的特定深度處形成深的η阱IlOA和110D。深的η阱IIOA和IIOD可以利用與形成η型掩埋層106Α和106D的方法相似的方式來形成。即，可以在P型外延層108上順序形成氧化物層和光致抗蝕劑層，并且可以將光致抗蝕劑層圖案化以形成具有暴露出氧化物層的一些部分的開口。然后可以利用光致抗蝕劑圖案作為離子注入掩模將N型雜質(zhì)離子注入ρ型外延層108中，由此形成深的η阱IlOA和110D?？梢栽谛纬缮畹摩勤錓lOA和IlOD之后去除光致抗蝕劑圖案和氧化物層。可以分別在η型掩埋層106Α和106D之上形成深的η阱IlOA和110D。具體地，當(dāng)從俯視圖觀察時(shí),深的η阱IlOA可以被形成為覆蓋η型掩埋層106Α的邊緣。參見圖4，可以在ρ型外延層108中形成高電壓ρ阱112Α和112C以及高電壓η阱114Α、114C以及114D。另外，可以在ρ型外延層108上順序形成第一氧化物層和第一光致抗蝕劑層，并且可以將第一光致抗蝕劑層圖案化以形成第一光致抗蝕劑圖案。另外，可以利用第一光致抗蝕劑圖案作為刻蝕掩模來刻蝕第一氧化物層，由此形成第一氧化物圖案。在一個(gè)實(shí)施例中，可以省略用于形成第一氧化物圖案的刻蝕步驟?？梢詫⒌谝还庵驴刮g劑圖案形成為具有位于雙極晶體管區(qū)100Α和DENMOS晶體管區(qū)100C中的開口?？梢岳玫谝还庵驴刮g劑圖案作為離子注入掩模來將N型雜質(zhì)離子，例如磷離子注入到ρ型外延層108中，然后可以去除第一光致抗蝕劑圖案和第一氧化物圖案(或第一氧化物層)?？梢栽赑型外延層108上順序形成第二氧化物層和第二光致抗蝕劑層，并且可以將第二光致抗蝕劑層圖案化以形成第二光致抗蝕劑圖案。另外，可以利用第二光致抗蝕劑圖案作為刻蝕掩模來刻蝕第二氧化物層，由此形成第二氧化物圖案。在一個(gè)實(shí)施例中，可以省略用于形成第二氧化物圖案的刻蝕步驟。可以將第二光致抗蝕劑圖案形成為具有位于雙極晶體管區(qū)100A、DENM0S晶體管區(qū)IOOC以及LDNMOS晶體管區(qū)100D中的開口?？梢岳玫诙庵驴刮g劑圖案作為離子注入掩模來將P型雜質(zhì)離子，例如硼離子注入到P型外延層108中。隨后，可以去除第二光致抗蝕劑圖案，并且可以將擴(kuò)散工藝應(yīng)用到去除了第二光致抗蝕劑圖案的襯底。結(jié)果，可以使P型外延層108中的η型雜質(zhì)離子和P型雜質(zhì)離子擴(kuò)散以形成高電壓P阱112Α和112C以及高電壓η阱114AU14C以及114D?？梢栽陔p極晶體管區(qū)100Α中的η型掩埋層106Α的中心部分之上形成高電壓ρ阱112Α，并且可以在DENMOS晶體管區(qū)100C中形成高電壓ρ阱112C。另外，可以形成高電壓η阱114Α以包圍高電壓ρ阱112Α的側(cè)壁，并且可以形成高電壓η阱114C以與高電壓ρ阱112C的側(cè)壁接觸。另外，在用于形成高電壓P阱112Α和112C以及高電壓η阱114AU14C以及114D的擴(kuò)散工藝期間，可以形成深的η阱IlOA和IlOD以分別與η型掩埋層106Α和106D的邊緣接觸，并且可以形成高電壓η阱114Α和114D以分別與深的η阱IlOA和IlOD的頂表面接觸。參見圖5，可以在LDNMOS晶體管區(qū)100D中形成η型漂移區(qū)116和ρ型本體區(qū)118。另外，可以在P型外延層108上形成第一離子注入掩模，并且利用第一離子注入掩模將諸如磷離子的η型雜質(zhì)離子注入到P型外延層108中，以在LDNMOS晶體管區(qū)100D中形成η型漂移區(qū)116。在形成η型漂移區(qū)116之后，可以去除第一離子注入掩模，并且可以在P型外延層108上形成第二注入掩模?？梢岳玫诙x子注入掩模將諸如硼離子的P型雜質(zhì)離子注入到P型外延層108中，以形成與η型漂移區(qū)116相鄰的ρ型本體區(qū)118。第一離子注入掩模和第二離子注入掩?？梢杂晒庵驴刮g劑層形成。參見圖6，可以在包括ρ型本體區(qū)118的襯底上形成隔離掩模圖案。形成隔離掩模圖案的步驟可以包括:在包括P型本體區(qū)118的襯底上順序?qū)盈B襯墊氧化物層和氮化物層120，以及刻蝕氮化物層120和襯墊 氧化物層以暴露出包括ρ型本體區(qū)118的襯底的部分。然后利用圖案化的氮化物層120作為刻蝕掩模來刻蝕暴露出的襯底，由此形成具有特定深度的溝槽?？梢栽陔p極晶體管區(qū)100A、CM0S晶體管區(qū)100B、DENM0S晶體管區(qū)100C以及LDNMOS晶體管區(qū)100D中形成溝槽。可以在溝槽中和在溝槽的外部的襯底上形成絕緣層。用于大體填充溝槽的絕緣層可以由高密度等離子體(HDP)氧化物層、旋涂玻璃(SOG)層或正硅酸乙酯硅酸鹽(TEOS)層來形成?？梢詫⒔^緣層平坦化以在溝槽中形成隔離層122?？梢岳没瘜W(xué)機(jī)械拋光(CMP)工藝來執(zhí)行形成隔離層122的平坦化工藝?？梢詧?zhí)行CMP工藝直到暴露出構(gòu)成隔離掩模圖案的圖案化的氮化物層120 (例如，氮化物圖案)。在CMP工藝期間，可以將隔離掩模圖案的圖案化的氮化物層120刻蝕一定的深度。因而，可以控制并執(zhí)行CMP工藝使得剩余的氮化物圖案120具有約700埃(A)至纟]800\的厚度。剩余的氮化物圖案120可以在后續(xù)的用于形成LDNMOS晶體管的場(chǎng)絕緣層的工藝中用作抗氧化掩模。參見圖7A，可以利用光刻工藝將剩余的氮化物圖案120圖案化，由此形成場(chǎng)掩模圖案120A?？梢孕纬蓤?chǎng)掩模圖案120A以暴露出LDNMOS晶體管區(qū)100D中的η型漂移區(qū)116的部分以及DENMOS晶體管區(qū)100C中的高電壓η阱114C的部分。隨后，可以將包括場(chǎng)掩模圖案的襯底退火以使溝槽中的隔離層122致密?？梢栽诎ǖ?dú)夂脱鯕獾臍怏w氛圍中，在約800°C至約1000°C的溫度下，執(zhí)行用于使隔離層122致密的退火工藝約30分鐘至約90分鐘。在退火工藝期間，可以使諸如HDP氧化物層的隔離層122致密。另外，在退火工藝期間，可以將由場(chǎng)掩模圖案120A暴露出的η型漂移區(qū)116和高電壓η阱114C選擇性地氧化以在高電壓η阱114C上形成場(chǎng)絕緣層124C，并且在η型漂移區(qū)116上形成場(chǎng)絕緣層124D?？梢詫?chǎng)絕緣層124C和124D形成為約S00A至約ISOOA的厚度。如上所述，可以利用包括氮?dú)夂脱鯕獾臍怏w氛圍來同時(shí)實(shí)現(xiàn)使溝槽隔離層122致密的步驟和形成場(chǎng)絕緣層124C和124D的步驟。然而，本發(fā)明構(gòu)思不限于此。在不同實(shí)施例中，可以利用兩個(gè)單獨(dú)的退火工藝來實(shí)現(xiàn)使溝槽隔離層122致密的步驟和形成場(chǎng)絕緣層124C和124D的步驟。S卩，可以利用在包括氮?dú)獾臍怏w氛圍中執(zhí)行的第一退火工藝來使溝槽隔離層122致密，并且可以利用在包括氧氣的氣體氛圍中執(zhí)行的第二退火工藝來形成場(chǎng)絕緣層124C和124D。如上所述，可以通過額外地將用于形成溝槽的氮化物圖案120圖案化來形成場(chǎng)掩模圖案120Α。因而,可以將用于形成場(chǎng)掩模圖案120Α的工藝簡(jiǎn)化。另外,可以利用LOCOS工藝，在被施加高電壓的DENMOS晶體管區(qū)100C和LDNMOS晶體管區(qū)100D中形成場(chǎng)絕緣層124C和124D。因而，每個(gè)場(chǎng)絕緣層124C和124D可以包括第一部分和第二部分，所述第一部分形成在高電壓η阱114C (或η型漂移區(qū)116)中并具有與每個(gè)場(chǎng)絕緣層124C和124D的總厚度的約40%相對(duì)應(yīng)的第一厚度，所述第二部分被形成為從高電壓η阱114C (或η型漂移區(qū)116)的頂表面向上突出，并且具有與每個(gè)場(chǎng)絕緣層124C和124D的總厚度的約60%相對(duì)應(yīng)的第二厚度Α。這是由于LOCOS工藝的本性引起的。因此，由于每個(gè)場(chǎng)絕緣層124C和124D中只有一部分被形成為延伸進(jìn)入η型漂移區(qū)116 (或高電壓η阱114C)中，因此在場(chǎng)絕緣層124D之下的η型漂移區(qū)116中的橫向電流路徑可以具有較大的截面積和較短的長(zhǎng)度。另外，因?yàn)閳?chǎng)絕緣層124C和124D可以利用LOCOS工藝來形成，所以每個(gè)場(chǎng)絕緣層124C和124D的下邊緣會(huì)由于鳥嘴效應(yīng)(bird’ sbeak)而具有倒圓的形狀。結(jié)果，可以將諸如LDNMOS晶體管或DENMOS晶體管的高功率器件的導(dǎo)通電阻最小化。此外，可以利用熱氧化工藝來形成場(chǎng)絕緣層124C和124D。因而,場(chǎng)絕緣層124C和124D可以具有一致的厚度，并且可以將場(chǎng)絕緣層124C和124D中的陷阱密度最小化。結(jié)果，高功率器件可以呈現(xiàn)出穩(wěn)定的電學(xué)特性和/或與熱載流子注入(HCI)相關(guān)的良好的可靠性，并且可以在隨后的工藝步驟中穩(wěn)定地執(zhí)行預(yù)清潔工藝。參見圖8，可以在形成場(chǎng)絕緣層124C和124D之后去除場(chǎng)掩模圖案120A。隨后，可以在襯底(例如，P型外延層108)中形成η阱(NW) 126Α、126Β及126D和ρ阱(PW) 128Α、128B、128C及128D。也可以利用離子注入工藝來形成η阱126Α、126Β及126D和ρ阱128Α、128B、128C及128D?？梢苑謩e在雙極晶體管區(qū)100A、CM0S晶體管區(qū)100Β以及LDNMOS晶體管區(qū)100D中分別形成η阱126Α、126Β及126D?？梢苑謩e在雙極晶體管區(qū)100A、CM0S晶體管區(qū)100B、DENM0S晶體管區(qū)100C以及LDNMOS晶體管區(qū)100D中分別形成ρ阱128Α、128Β、128C及128D。可以形成η阱126Α以減小η_ρ_η雙極晶體管的集電極的串聯(lián)電阻，并且可以形成η阱126Β以提供PMOS晶體管的體區(qū)?？梢孕纬搔掩?28Β以提供NMOS晶體管的體區(qū)。參見圖9，可以清潔包括η阱126Α、126Β及126D和ρ阱128Α、128Β、128C及128D的襯底，以暴露出隔離層122和場(chǎng)絕緣層124C和124D之間的有源區(qū)?？梢栽诮?jīng)清潔的襯底上順序形成柵絕緣層和柵導(dǎo)電層(例如，摻雜的多晶硅層)?？梢岳霉饪坦に嚭涂涛g工藝將柵導(dǎo)電層和柵絕緣層圖案化，由此形成CMOS晶體管的柵極130B+132B、DENMOS晶體管的柵極130C+132 C以及LDNMOS晶體管的柵極130D+132D?？梢詫ENMOS晶體管的柵極130C+132C形成為與高電壓ρ阱112C和場(chǎng)絕緣層124C重疊，并且可以將LDNMOS晶體管的柵極130D+132D形成為大體與ρ型本體區(qū)118和場(chǎng)絕緣層124D重疊。隨后，可以利用柵極130B+132B、130C+132C以及130D+132D作為離子注入掩模將η型雜質(zhì)離子和P型雜質(zhì)離子注入到有源區(qū)中。結(jié)果，可以在雙極晶體管區(qū)100Α中形成P子拾取區(qū)134Α-1、ρ型基極(B) 134Α-2、η型發(fā)射極(E) 136Α-2以及η型集電極(C) 136Α-1，并且可以在CMOS晶體管區(qū)100B中形成ρ子拾取區(qū)134B-1、NM0S晶體管的源極(S)和漏極(D)136B以及PMOS晶體管的源極(S)和漏極(D) 134B-2。此外，可以在DENMOS晶體管區(qū)100C中形成P型體拾取區(qū)134C和DENMOS晶體管的源極/漏極(S，D) 136C，以及可以在LDNMOS晶體管區(qū)100D中形成LDNMOS晶體管的源極/漏極(S，D) 136D_l、p型接地拾取區(qū)134D以及η型NBL偏壓區(qū)136D-2。參見圖10，NMOS晶體管的柵絕緣圖案130Β和柵導(dǎo)電圖案132Β可以構(gòu)成柵圖案140Β-1，并且PMOS晶體管的柵絕緣圖案130Β和柵導(dǎo)電圖案132Β可以構(gòu)成柵圖案140Β-2。另外，DENMOS晶體管的柵絕緣圖案130C和柵導(dǎo)電圖案132C可以構(gòu)成柵圖案140C，并且LDNMOS晶體管的柵絕緣圖案130D和柵導(dǎo)電圖案132D可以構(gòu)成柵圖案140D?？梢栽跂艌D案140B-1、140B-2、140C以及140D的側(cè)壁上形成絕緣間隔件138?？梢岳脰艌D案140B-1、140B-2U40C以及140D作為注入掩模，將N型雜質(zhì)離子和ρ型雜質(zhì)離子注入到相應(yīng)的有源區(qū)中，由此形成重?fù)诫s的源極/漏極區(qū)。在形成絕緣間隔件138之前額外地形成輕摻雜的源極/漏極區(qū)的情況下，可以將源極/漏極區(qū)形成為具有輕摻雜的漏極(lightly dopeddrain, LDD)結(jié)構(gòu)。隨后,可以執(zhí)行用于形成接觸結(jié)構(gòu)和互連線的后端工藝以完成BCDMOS器件。根據(jù)以上闡述的各個(gè)實(shí)施例，可以通過溝槽隔離技術(shù)來形成用于實(shí)現(xiàn)邏輯電路的隔離層，并且可以通過LOCOS技術(shù)來形成用于實(shí)現(xiàn)高功率晶體管的場(chǎng)絕緣層。因而，可以增加邏輯電路的集成密度，并且可以將高功率晶體管的導(dǎo)通電阻最小化。此外，可以利用熱氧化工藝來形成場(chǎng)絕緣層。因而，場(chǎng)絕緣層可以具有一致的厚度，并且可以將場(chǎng)絕緣層中的陷阱密度最小化。結(jié) 果，高功率晶體管可以呈現(xiàn)出穩(wěn)定的電學(xué)特性和/或與熱載流子注入(HCI)相關(guān)的良好的可靠性，并且可以在隨后的工藝步驟中穩(wěn)定地執(zhí)行預(yù)清潔工藝。此外，可以通過額外地將用于形成溝槽隔離層的氮化物圖案圖案化，而不去除氮化物圖案，來形成用于形成場(chǎng)絕緣層的場(chǎng)掩模圖案。因而，可以簡(jiǎn)化用于形成場(chǎng)絕緣層的工藝。出于說明的目的已經(jīng)公開了本發(fā)明構(gòu)思的不同實(shí)施例。本領(lǐng)域技術(shù)人員將理解的是，在不脫離所附權(quán)利要求所公開的本發(fā)明構(gòu)思的范圍和精神的情況下進(jìn)行各種修改、增加和替換是可以的。
權(quán)利要求
1.一種半導(dǎo)體器件,包括: 半導(dǎo)體襯底，所述半導(dǎo)體襯底包括形成邏輯器件的邏輯區(qū)和形成高功率器件的高電壓區(qū)； 溝槽，所述溝槽在所述半導(dǎo)體襯底中； 隔離層，所述隔離層在相應(yīng)溝槽中；以及 至少一個(gè)場(chǎng)絕緣層，所述至少一個(gè)場(chǎng)絕緣層被設(shè)置在所述高電壓區(qū)中的所述半導(dǎo)體襯底的表面處。
2.如權(quán)利要求1所述的半導(dǎo)體器件: 其中，所述至少一個(gè) 場(chǎng)絕緣層是包括第一部分和第二部分的硅局部氧化層，所述第一部分延伸進(jìn)入所述半導(dǎo)體襯底中，所述第二部分從所述半導(dǎo)體襯底的頂表面向上突出。
3.如權(quán)利要求1所述的半導(dǎo)體器件: 其中，所述場(chǎng)絕緣層的第一部分具有與所述場(chǎng)絕緣層的總厚度的約40%相對(duì)應(yīng)的第一厚度；以及 其中，所述場(chǎng)絕緣層的第二部分具有與所述場(chǎng)絕緣層的總厚度的約60%相對(duì)應(yīng)的第二厚度。
4.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述隔離層中的每個(gè)隔離層包括高密度等離子體氧化物層、旋涂玻璃層或正硅酸乙酯硅酸鹽層。
5.如權(quán)利要求1所述的半導(dǎo)體器件: 其中，所述邏輯器件包括CMOS晶體管和雙極晶體管；以及 其中，所述高功率器件包括漏極延伸MOS晶體管即DEMOS晶體管、和雙擴(kuò)散MOS晶體管即DMOS晶體管。
6.如權(quán)利要求5所述的半導(dǎo)體器件: 其中，所述至少一個(gè)場(chǎng)絕緣層被設(shè)置在形成于所述半導(dǎo)體襯底中的第一導(dǎo)電類型的漂移區(qū)的表面處；以及 其中，所述DMOS晶體管包括: 第二導(dǎo)電類型的本體區(qū)，所述第二導(dǎo)電類型的本體區(qū)被設(shè)置在所述半導(dǎo)體襯底中與所述漂移區(qū)間隔開； 第一導(dǎo)電類型的源極，所述第一導(dǎo)電類型的源極被設(shè)置在所述本體區(qū)中； 第一導(dǎo)電類型的漏極，所述第一導(dǎo)電類型的漏極被設(shè)置在所述漂移區(qū)中與所述場(chǎng)絕緣層的端部相鄰；以及 柵圖案，所述柵圖案被設(shè)置成與所述本體區(qū)重疊，并且延伸到所述場(chǎng)絕緣層上。
7.如權(quán)利要求6所述的半導(dǎo)體器件，其中，所述本體區(qū)是P型本體區(qū)。
8.如權(quán)利要求5所述的半導(dǎo)體器件: 其中，所述至少一個(gè)場(chǎng)絕緣層被設(shè)置在形成于所述半導(dǎo)體襯底中的第一導(dǎo)電類型的第一阱的表面；以及 其中，所述DEMOS晶體管包括: 第二導(dǎo)電類型的第二阱，所述第二導(dǎo)電類型的第二阱被設(shè)置在所述半導(dǎo)體襯底中以包圍所述第一阱的側(cè)壁； 柵圖案，所述柵圖案被設(shè)置成與所述第二阱重疊，并且延伸到所述場(chǎng)絕緣層上；源極，所述源極被設(shè)置在所述第二阱中與所述柵圖案的端部相鄰；以及漏極，所述漏極被設(shè)置在所述第一阱中以與所述場(chǎng)絕緣層的端部相鄰，所述漏極與所述源極相對(duì)置。
9.一種制造半導(dǎo)體器件的方法，所述方法包括以下步驟: 在包括形成邏輯器件的邏輯區(qū)和形成高功率器件的高電壓區(qū)的半導(dǎo)體襯底上形成溝槽隔離掩模； 在由所述溝槽隔離掩模暴露出的半導(dǎo)體襯底中形成溝槽隔離層； 將所述溝槽隔離掩模圖案化以形成暴露出所述半導(dǎo)體襯底的至少一部分的場(chǎng)掩模圖案； 將包括所述場(chǎng)掩模 圖案的襯底退火并氧化，以使所述隔離層致密，并且在暴露出的半導(dǎo)體襯底的表面處形成所述高功率器件的至少一個(gè)場(chǎng)絕緣層； 去除所述場(chǎng)掩模圖案； 在所述半導(dǎo)體襯底中形成第一導(dǎo)電類型的第一阱和第二導(dǎo)電類型的第二阱；以及在包括所述第一阱和所述第二阱的襯底上形成所述邏輯器件和所述高功率器件的柵圖案。
10.如權(quán)利要求9所述的方法，其中，所述溝槽隔離層包括高密度等離子體HDP氧化物層、旋涂玻璃層或正硅酸乙酯硅酸鹽層。
11.如權(quán)利要求9所述的方法，其中，形成所述溝槽隔離掩模的步驟包括以下步驟: 在所述半導(dǎo)體襯底上形成襯墊氧化物層； 在所述襯墊氧化物層上形成氮化物層；以及 將所述氮化物層和所述襯墊氧化物層圖案化以暴露出所述半導(dǎo)體襯底的部分。
12.如權(quán)利要求9所述的方法，其中，形成所述溝槽隔離層的步驟包括以下步驟: 利用所述溝槽隔離掩模作為刻蝕掩模來刻蝕所述半導(dǎo)體襯底以形成溝槽； 在所述溝槽隔離掩模上和在所述溝槽中形成絕緣層；以及 將所述絕緣層平坦化。
13.如權(quán)利要求12所述的方法，其中，利用化學(xué)機(jī)械拋光CMP工藝來將所述絕緣層平坦化，并且在所述絕緣層的平坦化之后，所述溝槽隔離掩模保留成具有約700A至約mn丨4的厚度。
14.如權(quán)利要求9所述的方法，其中，在包括氧氣和氮?dú)獾臍怏w氛圍中執(zhí)行將所述襯底退火和氧化的步驟。
15.如權(quán)利要求9所述的方法，其中，將所述襯底退火和氧化的步驟包括以下步驟: 在氮?dú)庵袑⑺鲆r底退火；以及 在氧氣中將退火的襯底氧化。
16.如權(quán)利要求15所述的方法，其中，在約800°C至約1000°C執(zhí)行將所述襯底退火和氧化的步驟約30分鐘至約90分鐘的持續(xù)時(shí)間。
17.—種制造半導(dǎo)體器件的方法，所述方法包括以下步驟: 提供包括雙極晶體管區(qū)、CMOS晶體管區(qū)、漏極延伸MOS晶體管區(qū)以及雙擴(kuò)散MOS晶體管區(qū)的第一導(dǎo)電類型的半導(dǎo)體襯底； 在雙擴(kuò)散MOS晶體管區(qū)的半導(dǎo)體襯底中形成彼此間隔開的第二導(dǎo)電類型的漂移區(qū)和第一導(dǎo)電類型的本體區(qū)； 在包括所述漂移區(qū)和所述本體區(qū)的襯底上形成溝槽隔離掩模； 在由所述溝槽隔離掩模暴露出的半導(dǎo)體襯底的部分中形成溝槽隔離層； 將所述溝槽隔離掩模圖案化以形成暴露出所述漂移區(qū)的一部分的場(chǎng)掩模圖案； 將包括所述場(chǎng)掩模圖案的襯底退火并氧化，以使所述溝槽隔離層致密，并且在暴露出的所述漂移區(qū)的表面處形成場(chǎng)絕緣層； 去除所述場(chǎng)掩模圖案； 在所述半導(dǎo)體襯底中形成第一導(dǎo)電類型的第一阱和第二導(dǎo)電類型的第二阱；以及 在包括所述第一阱和所述第二阱的襯底上形成柵圖案。
18.如權(quán)利要求17所述的方法，其中，所述溝槽隔離層包括高密度等離子體氧化物層、旋涂玻璃層或正硅酸乙酯硅酸鹽層。
19.如權(quán)利要求17所述的方法，還包括以下步驟: 在形成所述漂移區(qū)和所述本體區(qū)之前，在所述半導(dǎo)體襯底上形成第一導(dǎo)電類型的半導(dǎo)體層； 形成位于距所述半導(dǎo)體層的頂表面預(yù)定深度處的第二導(dǎo)電類型的深阱；以及在所述漏極延伸MOS晶體管區(qū)的所述半導(dǎo)體層中，形成第一導(dǎo)電類型的第一高電壓阱和第二導(dǎo)電類型的第二高電壓阱， 其中，在所述雙擴(kuò)散MOS晶體管區(qū)的半導(dǎo)體層中形成所述漂移區(qū)和所述本體區(qū)。
20.如權(quán)利要求17所述的方`法，其中，所述本體區(qū)是P型本體區(qū)。
21.如權(quán)利要求19所述的方法，其中，第一導(dǎo)電類型的所述半導(dǎo)體層由外延層形成。
22.如權(quán)利要求17所述的方法，其中，形成所述溝槽隔離層的步驟包括以下步驟: 利用所述溝槽隔離掩模作為刻蝕掩模來刻蝕所述半導(dǎo)體襯底以形成溝槽； 在所述溝槽隔離掩模上和在所述溝槽中形成絕緣層；以及 將所述絕緣層平坦化。
23.如權(quán)利要求22所述的方法，其中，利用化學(xué)機(jī)械拋光工藝來將所述絕緣層平坦化，并且在所述絕緣層平坦化之后，所述溝槽隔離掩模保留成具有約700A至約800A的厚度。
24.如權(quán)利要求17所述的方法，其中，在包括氧氣和氮?dú)獾臍怏w氛圍中執(zhí)行將所述襯底退火和氧化的步驟。
25.如權(quán)利要求17所述的方法，其中，將所述襯底退火并氧化的步驟包括以下步驟: 在氮?dú)庵袑ㄋ鰣?chǎng)掩模圖案的所述襯底退火；以及 在氧氣中將退火的襯底氧化。
26.如權(quán)利要求25所述的方法，其中，在約800°C至約1000°C執(zhí)行將所述襯底退火和氧化的步驟約30分鐘至約90分鐘的持續(xù)時(shí)間。
27.如權(quán)利要求17所述的方法，其中，在形成所述漂移區(qū)和所述本體區(qū)的步驟之前執(zhí)行以下步驟: 在所述雙極晶體管區(qū)和所述雙擴(kuò)散MOS晶體管區(qū)中的半導(dǎo)體襯底上形成第二導(dǎo)電類型的掩埋層；以及 在所述掩埋層上和所述半導(dǎo)體襯底上形成第一導(dǎo)電類型的半導(dǎo)體層， 其中，所述漂移區(qū)和所述本體區(qū)被形成在所述半導(dǎo)體層中。
全文摘要
本發(fā)明提供了具有雙極晶體管、CMOS晶體管、漏極延伸MOS晶體管以及雙擴(kuò)散MOS晶體管的半導(dǎo)體器件。半導(dǎo)體器件包括半導(dǎo)體襯底，所述半導(dǎo)體襯底包括形成邏輯器件的邏輯區(qū)和形成高功率器件的高電壓區(qū)；溝槽，所述溝槽在半導(dǎo)體襯底中；隔離層，所述隔離層在各個(gè)溝槽中；以及至少一個(gè)場(chǎng)絕緣層，所述至少一個(gè)場(chǎng)絕緣層被設(shè)置在高電壓區(qū)中的半導(dǎo)體襯底的表面處。所述至少一個(gè)場(chǎng)絕緣層是包括第一部分和第二部分的硅局部氧化LOCOS層，所述第一部分延伸進(jìn)入半導(dǎo)體襯底中，所述第二部分從半導(dǎo)體襯底的頂表面向上突出。本發(fā)明還提供了相關(guān)的方法。
文檔編號(hào)H01L21/8249GK103247623SQ201210505968
公開日2013年8月14日 申請(qǐng)日期2012年11月30日 優(yōu)先權(quán)日2012年2月3日
發(fā)明者樸圣根 申請(qǐng)人:愛思開海力士有限公司