專利名稱：集成電路與其內(nèi)的密封環(huán)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路，且特別是涉及一種具有密封環(huán)(seal ring)的集成電路。
背景技術(shù)：
—般而言,集成電路(integrated circuits, IC)的生產(chǎn)，主要分為三個階段娃晶片的制造、在硅晶片上制作集成電路以及后續(xù)集成電路的封裝(package)與測試等。當進行集成電路的封裝時，需先進行集成電路的切割(saw)。切割集成電路硅晶片時，有可能自切割的邊緣處形成微小裂痕，尤其是接近邊角處。所形成的裂痕可能會朝向集成電路的中心電路區(qū)域推進而造成其中的電路區(qū)域毀壞。因此，在切割集成電路硅晶片時，為了保護集成電路中心的電路區(qū)域，一般會在集成電路硅晶片上介于電路區(qū)域以及其邊緣間，配置密封環(huán)(seal ring)。密封環(huán)可以防止，例如，因切割集成電路時的應力(stress)所導致裂痕的任何裂痕侵入集成電路內(nèi)部的電路區(qū)域。此夕卜，密封環(huán)也可避免濕氣滲入，或是避免例如酸性或堿性的化學物質(zhì)進入而損壞集成電路內(nèi)部的電路區(qū)域。然而，密封環(huán)的材質(zhì)通常為導電材質(zhì)，例如金屬及襯底(substrate)材料等，雖然密封環(huán)可以防止芯片切割產(chǎn)生的裂痕及濕氣滲入，但密封環(huán)可能將電路區(qū)域中的干擾傳到外部電路或者將外部干擾電磁信號傳到芯片內(nèi)部的集成電路，進而影響到整體集成電路的運作。雖然在此所稱的密封環(huán)有密封二字，不過，在本申請當中的密封環(huán)并不一定是完全密封。如美國專利案6492716號的第三圖所示，其密封環(huán)之間有缺口。盡管在其缺口處可能會滲入濕氣與酸堿物質(zhì)，同時也會減損抵抗應力的強度，不過熟悉本項技藝者應能認同這樣的結(jié)構(gòu)同樣可稱之為「密封環(huán)」。因此，在本申請中所指稱的密封環(huán)，并不排除上述具有缺口的密封環(huán)結(jié)構(gòu)
發(fā)明內(nèi)容
有鑒于前述問題，本發(fā)明的目的在于提供一種集成電路，其包括至少一密封環(huán)具有交錯排列結(jié)構(gòu)，可以使得密封環(huán)具有高阻抗值，進而防止外部電磁信號干擾集成電路的內(nèi)部電路運作，并且同時能夠防止?jié)駳鉂B入或是切割芯片可能導致的裂痕。為達上述目的，根據(jù)本發(fā)明的一實施例，本發(fā)明提供一種集成電路，其包括第一密封環(huán)。第一密封環(huán)配置于集成電路內(nèi)。該第一密封環(huán)包括至少一交錯排列結(jié)構(gòu)，其中，該至少一交錯排列結(jié)構(gòu)包括多個交錯單元，多個交錯單元彼此交錯排列連接。在本發(fā)明的一實施例中，所述集成電路還包括第二密封環(huán)，配置于集成電路中且環(huán)繞于第一密封環(huán)之外。在本發(fā)明的一實施例中，所述第二密封環(huán)構(gòu)成封閉區(qū)域，且第一密封環(huán)配置于此封閉區(qū)域中。
在本發(fā)明的一實施例中，所述第二密封環(huán)為連續(xù)線段結(jié)構(gòu)。 在本發(fā)明的一實施例中，所述第二密封環(huán)具有不相等寬度。根據(jù)本發(fā)明的另一實施例，本發(fā)明提供一種集成電路內(nèi)的密封環(huán)。所述密封環(huán)配置于集成電路內(nèi)且環(huán)繞集成電路的電路區(qū)域。所述密封環(huán)包括至少一交錯排列結(jié)構(gòu)，其中，該至少一交錯排列結(jié)構(gòu)包括多個交錯單元，所述多個交錯單元彼此交錯排列連接。在本發(fā)明的一實施例中，該多個交錯單元中各個交錯單元之間的多個連接面的寬度小于預設(shè)寬度值。在本發(fā)明的一實施例中，所述至少一交錯單元與至少一連續(xù)線段結(jié)構(gòu)的至少一部分連接的連接面的寬度小于預設(shè)寬度值。 在本發(fā)明的一實施例中，在所述至少一交錯單元中相鄰的兩個交錯單元為角對角相連接，且為交錯排列連接。在本發(fā)明的一實施例中，所述至少一交錯單元具有不相等體積。在本發(fā)明的一實施例中，所述至少一交錯單元具有不相等形狀。在本發(fā)明的一實施例中，所述至少一連續(xù)線段結(jié)構(gòu)的寬度實質(zhì)上不相等?；谏鲜?，本發(fā)明提供一種集成電路，其包括至少一密封環(huán)具有交錯排列結(jié)構(gòu)，所述交錯排列結(jié)構(gòu)中的多個交錯單元以互相交錯的連接方式，使得密封環(huán)具有高阻抗的效果。由于交錯單元為互相密合的連接方式，使得密封環(huán)同時能夠防止?jié)駳鉂B入或是由于芯片切割產(chǎn)生的裂痕。由于具交錯排列結(jié)構(gòu)的密封環(huán)具有高阻抗，可以避免集成電路內(nèi)電路運作時產(chǎn)生的干擾傳到外部電路，同時可以防止外部電磁信號干擾集成電路的內(nèi)部電路運作。為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合所附附圖作詳細說明如下。


圖I是本發(fā)明的一實施例所繪示的一種集成電路結(jié)構(gòu)的示意圖；圖2、圖3、圖4A以及圖4B是本發(fā)明的多個實施例分別繪示的多種第一密封環(huán)結(jié)構(gòu)的局部放大圖；圖5至圖9是本發(fā)明的多個實施例分別繪示的多種集成電路結(jié)構(gòu)的示意圖。
具體實施例方式下面，將參照附圖對本發(fā)明的示例性實施例進行詳細描述，以便使本領(lǐng)域技術(shù)人員能夠?qū)崿F(xiàn)本發(fā)明。本發(fā)明的觀念可以以多種形式實施，而不是局限于本文描述的示例性實施例中。為了清楚的目的，在描述中省略了公知部分，而且在整個附圖中，相同的附圖標記表示相同的元件。圖I是根據(jù)本發(fā)明的一實施例所繪示的一種集成電路結(jié)構(gòu)的示意圖。請參照圖1，集成電路100包括多個焊墊120_1 120_8以及第一密封環(huán)110。所述多個焊墊120_1 120_8配置于集成電路100內(nèi)，且在本實施中，所述多個焊墊120_1 120_8環(huán)繞集成電路100內(nèi)的電路區(qū)域(未繪示于圖I中)。第一密封環(huán)110配置于集成電路內(nèi)且環(huán)繞所述多個焊墊120_1 120_8。第一密封環(huán)110包括交錯排列結(jié)構(gòu)(staggered structure) 130以及連續(xù)線段結(jié)構(gòu)(continuous segment structure) 140。交錯排列結(jié)構(gòu)130包括至少一交錯單元130_1 130_3。該至少一交錯單元130_1 130_3的形狀可以為例如四邊形。該至少一交錯單元130_1 130_3可以與相鄰的連續(xù)線段結(jié)構(gòu)140彼此交錯排列連接，且該至少一交錯單元130_1 130_3之間也為彼此交錯排列連接。該種配置方式可以使得第一密封環(huán)110形成一封閉區(qū)域，防止電路區(qū)域被應力破壞，且避免濕氣的滲入。同時，由于交錯排列結(jié)構(gòu)130的所述至少一交錯單元130_1 130_3之間具有彼此交錯排列連接的配置方式，可以減少所述至少一交錯單元130_1 130_3之間的接觸面積，因此交錯排列結(jié)構(gòu)130具有高阻抗值。如此一來，交錯排列結(jié)構(gòu)130可以避免將集成電路內(nèi)電路運作時產(chǎn)生的干擾傳到外部電路，同時可以防止外部電磁信號干擾集成電路的內(nèi)部電路運作。圖2是根據(jù)本發(fā)明的一實施例所繪示的一種第一密封環(huán)結(jié)構(gòu)的局部放大圖。請參照圖2，在本實施例中，第一密封環(huán)200包括交錯排列結(jié)構(gòu)210以及連續(xù)線段結(jié)構(gòu)220。連 續(xù)線段結(jié)構(gòu)220在與交錯排列結(jié)構(gòu)210平行的部分線段的寬度為寬度W0。交錯排列結(jié)構(gòu)210包括多個交錯單元210_1 210_3。舉例說明，交錯單元210_1與交錯單元210_2之間連接的連接面寬度可以為寬度Wl ;交錯單元210_2與交錯單元210_3之間連接的連接面寬度可以為寬度W2 ;交錯單元210_3與連續(xù)線段結(jié)構(gòu)220之間的連接面寬度可以為寬度W3。另外，寬度W1、W2、W3均小于預設(shè)寬度值，例如預設(shè)寬度值為寬度W0。第一密封環(huán)200的阻抗值可以經(jīng)由調(diào)整寬度Wl W3的設(shè)定值而有所不同。當寬度Wl W3的設(shè)定值越小時，可相對提高第一密封環(huán)200的阻抗值。例如，寬度Wl W3可以設(shè)定為小于預設(shè)寬度值，所述預設(shè)寬度值可以是連續(xù)線段結(jié)構(gòu)220的部分線段的寬度W0。在其他實施例中，寬度Wl W3可調(diào)整為僅有角對角(corner-to-corner)相連接的接觸面寬度。圖3是根據(jù)本發(fā)明的一實施例所繪示的一種第一密封環(huán)結(jié)構(gòu)的局部放大圖。請參照圖3，在本實施例中，第一密封環(huán)300包括交錯排列結(jié)構(gòu)310以及連續(xù)線段結(jié)構(gòu)320。交錯排列結(jié)構(gòu)310包括交錯單元310_1 310_3。舉例說明，交錯單元310_1與相鄰的交錯單元310_2的連接方式可以是角對角相連接；交錯單元310_2與交錯單元310_3的連接方式也可以是角對角相連接；交錯單元310_3與連續(xù)線段結(jié)構(gòu)320的連接方式也可以是角對角相連接。由于交錯單元310_1 310_3與連續(xù)線段結(jié)構(gòu)320彼此之間的連接面被調(diào)整為遠小于預設(shè)寬度值，例如預設(shè)寬度值為連續(xù)線段結(jié)構(gòu)320與交錯排列結(jié)構(gòu)310平行的部分線段的寬度，因而使得第一密封環(huán)300具有高阻抗值。交錯排列結(jié)構(gòu)310具有高阻抗值，可以避免將集成電路內(nèi)電路運作時產(chǎn)生的干擾傳到外部電路，同時可以防止外部電磁信號干擾集成電路的內(nèi)部電路運作。由于交錯單元310_1 310_3與連續(xù)線段結(jié)構(gòu)320互相為密合的連接方式，可以使得第一密封環(huán)300形成一封閉區(qū)域，防止芯片切割的應力破壞第一密封環(huán)300內(nèi)部的電路區(qū)域，同時防止?jié)駳獾那秩?。圖4A是根據(jù)本發(fā)明的一實施例所繪示的一種第一密封環(huán)結(jié)構(gòu)的局部放大圖。請參照圖4A，在本實施例中，第一密封環(huán)400包括交錯排列結(jié)構(gòu)410以及連續(xù)線段結(jié)構(gòu)420。交錯排列結(jié)構(gòu)410包括交錯單元410_1 410_3。舉例說明，交錯單元410_1 410_3可以皆為圓形，并且可以具有相等的體積。在其他實施例中，交錯單元410_1 410_3也可以是具有不同半徑和體積的圓形。由于交錯單元410_1 410_3彼此交錯連接的連接面被調(diào)整為遠小于預設(shè)寬度值，例如預設(shè)寬度為連續(xù)線段結(jié)構(gòu)420與交錯排列結(jié)構(gòu)410平行的部分線段的寬度，如此可以使第一密封環(huán)400具有高阻抗值。在其他實施例中，交錯單元410_1 410_3也可為例如三角形、五角形或是平形四邊形等幾何形狀來實現(xiàn)，但本發(fā)明的可實施方式不限于上述。圖4B是根據(jù)本發(fā)明的一實施例所繪示的一種第一密封環(huán)結(jié)構(gòu)的局部放大圖。請參照圖4B，在本實施例中，第一密封環(huán)401包括交錯排列結(jié)構(gòu)411以及連續(xù)線段結(jié)構(gòu)421。交錯排列結(jié)構(gòu)411包括交錯單元411_1 411_3。交錯單元411_1 411_3彼此可以具有不相等形狀。舉例說明，交錯單元411_1可以是圓形，交錯單元411_2可以是四邊形，交錯單元411_3可以是六邊形。另外，交錯單元411_1 411_3彼此可以具有不相等的體積。由于交錯單元411_1 411_3與連續(xù)線段結(jié)構(gòu)421彼此之間的連接面可以被調(diào)整為遠小于預設(shè)寬度值，例如預設(shè)臨界值為連續(xù)線段結(jié)構(gòu)421與交錯排列結(jié)構(gòu)411平行的部分線段的寬度，因此可以使得第一密封環(huán)401具有高阻抗值?！D5是根據(jù)本發(fā)明的一實施例所繪示的一種集成電路結(jié)構(gòu)的示意圖。在本實施例中，集成電路500包括第一密封環(huán)510以及焊墊520_1 520_8。第一密封環(huán)510包括交錯排列結(jié)構(gòu)530_1、530_2以及連續(xù)線段結(jié)構(gòu)540_1、540_2。由于第一密封環(huán)510具有兩個交錯排列結(jié)構(gòu)530_1、530_2，其可以達到高阻抗值。此外，在其他實施例中，根據(jù)實際設(shè)計需求，第一密封環(huán)510還可以包括其他的交錯排列結(jié)構(gòu)，以使得第一密封環(huán)510可以達到更高的阻抗值。圖6是根據(jù)本發(fā)明的一實施例所繪示的一種集成電路結(jié)構(gòu)的示意圖。在本實施例中，集成電路600包括第一密封環(huán)610以及焊墊620_1 620_8。第一密封環(huán)610包括交錯排列結(jié)構(gòu)630_1、630_2以及連續(xù)線段結(jié)構(gòu)640_1、640_2。連續(xù)線段結(jié)構(gòu)640_1的寬度可以是寬度W4，連續(xù)線段結(jié)構(gòu)640_2的寬度可以是寬度W5，其中寬度W4與寬度W5實質(zhì)上可以不相等。圖7是根據(jù)本發(fā)明的一實施例所繪示的一種集成電路結(jié)構(gòu)的示意圖。在本實施例中，集成電路700除了包括圖I中所繪示的實施例中的所有元件,集成電路700還可以包括第二密封環(huán)710。第二密封環(huán)710配置于集成電路700中，且環(huán)繞于第一密封環(huán)110之外。關(guān)于第一密封環(huán)110可參照圖1，在此不重述其技術(shù)內(nèi)容。從另一觀點來看，第一密封環(huán)110可視為是配置在第二密封環(huán)710所構(gòu)成的封閉區(qū)域內(nèi)。第二密封環(huán)710可有效防止芯片切割導致的裂痕或濕氣滲入集成電路700的電路區(qū)域，而具有高阻抗值的第一密封環(huán)110可避免集成電路內(nèi)電路運作時產(chǎn)生的干擾傳到外部電路，同時可以防止外部電磁信號干擾集成電路的內(nèi)部電路運作。圖8是根據(jù)本發(fā)明的一實施例所繪示的一種集成電路結(jié)構(gòu)的示意圖。在本實施例中，集成電路800包括第一密封環(huán)110、第二密封環(huán)710、多個焊墊120_1 120_8與電路區(qū)域(被焊墊120_1 120_8環(huán)繞但未繪示于圖8中)。第二密封環(huán)710可以是連續(xù)線段結(jié)構(gòu)，并且第二密封環(huán)710可以具有不相等寬度。舉例而言，第二密封環(huán)710可以是一方框形狀的結(jié)構(gòu)，此方框形結(jié)構(gòu)的四個邊框的寬度可以分別為寬度W6 W9，其中，寬度W6 W9可以互相不相等。圖9是根據(jù)本發(fā)明的一實施例所繪示的一種集成電路結(jié)構(gòu)的示意圖。在本實施例中，集成電路900包括密封環(huán)910，其配置于集成電路900內(nèi)，且環(huán)繞集成電路900中的電路區(qū)域920。密封環(huán)910包括交錯排列結(jié)構(gòu)930以及連續(xù)線段結(jié)構(gòu)940。交錯排列結(jié)構(gòu)930包括交錯單元930_1 930_3，其中，交錯單元930_1 930_3以及連續(xù)線段結(jié)構(gòu)940的結(jié)構(gòu)特性及相互連接關(guān)系可以采用圖I至圖6中所繪示的實施例，在此不再重述其結(jié)構(gòu)特征。綜上所述，本發(fā)明提供一種集成電路，其包括至少一具有交錯排列結(jié)構(gòu)的密封環(huán)。交錯排列結(jié)構(gòu)中的交錯單元彼此交錯連接，使得至少一密封環(huán)具有高阻抗的效果。交錯單元為互相密合的連接方式，可以防止?jié)駳鉂B入或是由于芯片切割導致的裂痕。同時，具有交錯排列結(jié)構(gòu)的密封環(huán)具有高阻抗，可防止集成電路內(nèi)的電路區(qū)域所產(chǎn)生的干擾傳導至外部電路，同時防止外部電磁信號干擾集成電路的內(nèi)部電路運作。雖然結(jié)合以上實施例揭露了本發(fā)明，然而其并非用以限定本發(fā)明，任何所屬技術(shù) 領(lǐng)域中熟悉此技術(shù)者，在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許的更動與潤飾，故本發(fā)明的保護范圍應以附上的權(quán)利要求所界定的為準。
權(quán)利要求
1.一種集成電路，包括 第一密封環(huán)，配置于該集成電路內(nèi)，該第一密封環(huán)包括至少一交錯排列結(jié)構(gòu)； 其中，該至少一交錯排列結(jié)構(gòu)包括多個交錯單元，該多個交錯單元彼此交錯排列連接。
2.如權(quán)利要求I所述的集成電路，其中 該多個交錯單元中各個交錯單元之間的多個連接面的寬度小于一預設(shè)寬度值，以及 該多個連接面的寬度不同。
3.如權(quán)利要求I所述的集成電路，其中在該至少一交錯排列結(jié)構(gòu)中相鄰的兩個交錯單元為角對角相連接；其中該至少一交錯排列結(jié)構(gòu)中的不同交錯單元具有不同的體積或不同的形狀。
4.如權(quán)利要求I所述的集成電路，還包括 第二密封環(huán)，配置于該集成電路中且環(huán)繞于該第一密封環(huán)外，其中該第二密封環(huán)構(gòu)成一封閉區(qū)域，且該第一密封環(huán)配置于該封閉區(qū)域中。
5.如權(quán)利要求4所述的集成電路，其中 該第二密封環(huán)為一連續(xù)線段結(jié)構(gòu)，以及 該第二密封環(huán)具有不相等寬度。
6.如權(quán)利要求I所述的集成電路，其中該第一密封環(huán)還包括至少一連續(xù)線段結(jié)構(gòu)，該至少一連續(xù)線段結(jié)構(gòu)的寬度不相等，以及該至少一連續(xù)線段結(jié)構(gòu)與該至少一交錯排列結(jié)構(gòu)之間交錯連接。
7.一種集成電路內(nèi)的密封環(huán)，配置于該集成電路內(nèi)且環(huán)繞該集成電路的一電路區(qū)域，該密封環(huán)包括 至少一交錯排列結(jié)構(gòu)； 其中，該至少一交錯排列結(jié)構(gòu)包括多個交錯單元，該多個交錯單元彼此交錯排列連接。
8.如權(quán)利要求7所述的密封環(huán)，其中 該多個交錯單元中各個交錯單元之間的多個連接面的寬度小于一預設(shè)寬度值，以及 該多個連接面的寬度不同。
9.如權(quán)利要求7所述的密封環(huán)，其中在該至少一交錯結(jié)構(gòu)中相鄰的兩個交錯單元為角對角相連接，且為交錯排列連接；其中該至少一交錯排列結(jié)構(gòu)中的不同交錯單元具有不同的體積；以及該至少一交錯排列結(jié)構(gòu)中的不同交錯單元具有不同的形狀。
10.如權(quán)利要求7所述的密封環(huán)，其中該密封環(huán)還包括至少一連續(xù)線段結(jié)構(gòu)，該至少一連續(xù)線段結(jié)構(gòu)的寬度不相等，以及該至少一連續(xù)線段結(jié)構(gòu)與該至少一交錯排列結(jié)構(gòu)之間交錯連接，其中該至少一連續(xù)線段結(jié)構(gòu)域該至少一交錯排列結(jié)構(gòu)的交錯單元之間的連接寬度小于一預設(shè)寬度值。
全文摘要
本發(fā)明公開一種集成電路與其內(nèi)的密封環(huán)。該集成電路包括第一密封環(huán)。第一密封環(huán)配置于集成電路內(nèi)。該第一密封環(huán)包括至少一交錯排列結(jié)構(gòu)以及至少一連續(xù)線段結(jié)構(gòu)。其中，所述至少一交錯排列結(jié)構(gòu)包括多個交錯單元，該多個交錯單元彼此交錯排列連接。
文檔編號H01L23/552GK102983120SQ20121053939
公開日2013年3月20日 申請日期2012年12月13日 優(yōu)先權(quán)日2012年9月14日
發(fā)明者郭秉捷, 林鴻文, 吉宇杰 申請人:美商威睿電通公司