堆疊式封裝件與其制造方法
【專利摘要】本發(fā)明提供一種堆疊式封裝件與其制造方法，所述堆疊式封裝件包括基板、堆疊結(jié)構(gòu)以及至少一導(dǎo)電帶。堆疊結(jié)構(gòu)位于基板上，堆疊結(jié)構(gòu)具有一頂面以及多面?zhèn)缺?，且堆疊結(jié)構(gòu)包括多個(gè)導(dǎo)電圖案層，其中側(cè)壁裸露出導(dǎo)電圖案層。導(dǎo)電帶配置于側(cè)壁上，而且導(dǎo)電帶與其中一些導(dǎo)電圖案層電性連接。本發(fā)明的堆疊式封裝件所具有的導(dǎo)電帶可以電性連接不同的半導(dǎo)體元件。
【專利說明】堆疊式封裝件與其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種堆疊式封裝件與其制造方法，且特別涉及具有導(dǎo)電線路的堆疊式封裝件與其制造方法。
【背景技術(shù)】
[0002]目前的半導(dǎo)體元件堆疊式封裝件的結(jié)構(gòu)包括晶片堆疊結(jié)構(gòu)(DieStacking)以及封裝式堆疊結(jié)構(gòu)(Package Stacking),為提高整體半導(dǎo)體元件的線路密度以及減少封裝的體積，通常半導(dǎo)體元件堆疊式封裝件采用三維垂直堆疊(Vertically IntegratedCircuits, VIC)的結(jié)合方式進(jìn)行整合。
[0003]關(guān)于現(xiàn)有的三維垂直堆疊的結(jié)合方式，常見的晶元堆疊結(jié)構(gòu)是使用硅穿孔(Through Silicon Via, TSV)半導(dǎo)體工藝技術(shù)，在各晶?；蚴蔷现谱髫灴?via)，再將導(dǎo)電材料填入貫孔中以形成內(nèi)部垂直導(dǎo)電線路，最后再將晶圓加以堆疊以及結(jié)合(bonding)。另外,封裝式堆疊(Package Stacking)中，通常采用錫球或是錫柱作為各層電路板之間的內(nèi)部導(dǎo)電線路，而每層電路板皆配置有多個(gè)電子元件，接著再進(jìn)行封膠據(jù)以制成封裝結(jié)構(gòu)。
[0004]一般而言，在導(dǎo)通堆疊式封裝件中，各層的半導(dǎo)體元件的導(dǎo)電線路皆位于堆疊式封裝件的內(nèi)部。隨著堆疊式封裝件的輕薄化，導(dǎo)電線路的設(shè)計(jì)也越趨密集化以及復(fù)雜化，因此使得堆疊式封裝件的封裝結(jié)構(gòu)與制造方法趨于繁復(fù)，而制造難度也提高。
【發(fā)明內(nèi)容】
[0005]本發(fā)明的目的是提供一種堆疊式封裝件及堆疊式封裝件的制造方法，堆疊式封裝件所具有的導(dǎo)電帶可以電性連接不同的半導(dǎo)體元件。
[0006]為實(shí)現(xiàn)上述目的，本發(fā)明實(shí)施例提供一種堆疊式封裝件，所述堆疊式封裝件包括基板、堆疊結(jié)構(gòu)以及至少一導(dǎo)電帶。堆疊結(jié)構(gòu)位于基板上，堆疊結(jié)構(gòu)具有一頂面以及多面?zhèn)缺?，且堆疊結(jié)構(gòu)包括多個(gè)導(dǎo)電圖案層，其中側(cè)壁裸露出導(dǎo)電圖案層。導(dǎo)電帶配置于側(cè)壁上，而且導(dǎo)電帶與其中至少兩層導(dǎo)電圖案層電性連接。
[0007]在本發(fā)明一實(shí)施例中，該堆疊結(jié)構(gòu)還包括多個(gè)半導(dǎo)體元件，所述多個(gè)半導(dǎo)體元件彼此層疊并列，且其中一層所述導(dǎo)電圖案層位于相鄰兩個(gè)所述半導(dǎo)體元件之間，所述至少一導(dǎo)電帶電性連接其中兩個(gè)所述半導(dǎo)體元件。
[0008]在本發(fā)明一實(shí)施例中，該半導(dǎo)體元件為晶片。
[0009]在本發(fā)明一實(shí)施例中，該半導(dǎo)體元件為封裝模塊。
[0010]在本發(fā)明一實(shí)施例中，該導(dǎo)電圖案層為重新布線層。
[0011]在本發(fā)明一實(shí)施例中，該堆疊結(jié)構(gòu)還包括多個(gè)絕緣層，每一個(gè)所述絕緣層位于其中相鄰兩個(gè)所述半導(dǎo)體元件之間。
[0012]在本發(fā)明一實(shí)施例中，該堆疊結(jié)構(gòu)還包括模封層，該模封層覆蓋該堆疊結(jié)構(gòu)與該導(dǎo)電帶且配置于該基板上。[0013]在本發(fā)明一實(shí)施例中，該堆疊結(jié)構(gòu)包括導(dǎo)電層，該導(dǎo)電層覆蓋該模封層。
[0014]本發(fā)明實(shí)施例提供一種堆疊式封裝件的制造方法，用以改進(jìn)現(xiàn)有對(duì)于堆疊式封裝件的電性連接的工藝。
[0015]本發(fā)明實(shí)施例提供一種堆疊式封裝件的制造方法，所述堆疊式封裝件的制造方法包括形成堆疊結(jié)構(gòu)于基板上，所述堆疊結(jié)構(gòu)具有一頂面以及多面?zhèn)缺?，且堆疊結(jié)構(gòu)包括多個(gè)導(dǎo)電圖案層，其中側(cè)壁裸露出導(dǎo)電圖案層。將堆疊結(jié)構(gòu)進(jìn)行圖案化處理，據(jù)以形成至少一導(dǎo)電帶，其中導(dǎo)電帶位于側(cè)壁上并且連接其中至少兩層導(dǎo)電圖案層。
[0016]在本發(fā)明一實(shí)施例中，形成該堆疊結(jié)構(gòu)于該基板上的步驟包括:
[0017]提供多個(gè)半導(dǎo)體元件，每一所述半導(dǎo)體元件具有第一表面以及相對(duì)該第一表面的第二表面；重新布線所述多個(gè)半導(dǎo)體元件，以于每一所述第一表面上形成一層該導(dǎo)電圖案層；在每一所述第一表面上形成保護(hù)層，所述多個(gè)保護(hù)層覆蓋所述多個(gè)導(dǎo)電圖案層；以及疊合所述多個(gè)半導(dǎo)體元件，而其中一所述半導(dǎo)體元件的該第一表面位于另一所述半導(dǎo)體元件的第二表面下，而每一所述保護(hù)層位于相鄰的兩個(gè)所述半導(dǎo)體元件之間。
[0018]在本發(fā)明一實(shí)施例中，將該堆疊結(jié)構(gòu)進(jìn)行圖案化處理的步驟包括:覆蓋遮罩于該堆疊結(jié)構(gòu)上；沉積導(dǎo)電材料于該遮罩上；以及移除該遮罩。
[0019]在本發(fā)明一實(shí)施例中，該遮罩具有多個(gè)開口，所述多個(gè)開口用以裸露出位于該頂面及該側(cè)壁的部分所述多個(gè)導(dǎo)電圖案層。
[0020]在本發(fā)明一實(shí)施例中，該堆疊式封裝件的制造方法還包括:形成模封層，該模封層覆蓋于該堆疊結(jié)構(gòu)與該導(dǎo)電帶。
[0021]在本發(fā)明一實(shí)施例中，該堆疊式封裝件的制造方法還包括:形成導(dǎo)電層覆蓋于該模封層上。
[0022]綜上所述，所述堆疊式封裝件具有導(dǎo)電帶，通過導(dǎo)電帶的長度、數(shù)量以及分布位置的變化，使得導(dǎo)電帶能作為堆疊結(jié)構(gòu)的電性連結(jié)，進(jìn)而簡化封裝結(jié)構(gòu)以及其制造方法。由于導(dǎo)電帶配置于堆疊結(jié)構(gòu)的側(cè)壁上，并且連接于側(cè)壁所裸露出的至少兩層導(dǎo)電圖案層，因此半導(dǎo)體元件彼此之間得以通過導(dǎo)電帶而電性連接，而可以簡化封裝的工藝結(jié)構(gòu)。
[0023]為使能更進(jìn)一步了解本發(fā)明的特征及技術(shù)內(nèi)容，請參閱以下有關(guān)本發(fā)明的詳細(xì)說明與附圖，但是此等說明與附圖僅用來說明本發(fā)明，而非對(duì)本發(fā)明的權(quán)利要求范圍作任何的限制。
【專利附圖】
【附圖說明】
[0024]圖1A是本發(fā)明實(shí)施例的堆疊式封裝件的俯視示意圖。
[0025]圖1B是圖1A中沿線P-P剖面所繪示的剖面示意圖。
[0026]圖2k?圖2E是圖1B中的堆疊式封裝件的制造方法于各步驟所形成的半成品的示意圖
[0027]其中，附圖標(biāo)記說明如下:
[0028]100堆疊式封裝件
[0029]110 基板
[0030]120堆疊結(jié)構(gòu)
[0031]122 頂面[0032]124 側(cè)壁
[0033]126導(dǎo)電圖案層
[0034]127絕緣層
[0035]128a、128b、128c、128d 半導(dǎo)體元件
[0036]130導(dǎo)電帶
[0037]140模封層
[0038]150導(dǎo)電層
[0039]160 遮罩
[0040]162 開口
[0041]Pl第一圖案層
[0042]P2第二圖案層
[0043]SI第一表面
[0044]S2第二表面
【具體實(shí)施方式】
[0045]在附圖中展示一些例示性實(shí)施例，而在下文將參閱附圖以更充分地描述各種例示性實(shí)施例。值得說明的是，本發(fā)明概念可能以許多不同形式來體現(xiàn)，且不應(yīng)解釋為限于本文中所闡述的例示性實(shí)施例。具體來說，提供諸等例示性實(shí)施例使得本發(fā)明將為詳盡且完整，且將向本領(lǐng)域普通技術(shù)人員充分傳達(dá)本發(fā)明概念的范疇。在每一附圖中，可為了清楚明確而夸示層及區(qū)的大小及相對(duì)大小，而且類似數(shù)字指示類似元件。
[0046]雖然本文中可能使用術(shù)語第一、第二、第三等來描述各種元件，但此等元件不應(yīng)受此等術(shù)語限制。此等術(shù)語乃用以區(qū)分一元件與另一元件，因此，下文論述的第一元件可稱為第二元件而不偏離本發(fā)明概念的教示。另外，本文中可能使用術(shù)語“及/或”，此乃指示包括相關(guān)聯(lián)的列出項(xiàng)目中的任一者及一或多者的所有組合。
[0047]本發(fā)明的堆疊式封裝件可以是一種應(yīng)用于半導(dǎo)體元件的封裝結(jié)構(gòu)。堆疊式封裝件以側(cè)壁上的導(dǎo)電帶作為半導(dǎo)體元件之間的電性連結(jié)，以簡化封裝的工藝結(jié)構(gòu)以及方法流程。本發(fā)明的堆疊式封裝件包括多種實(shí)施例，而本發(fā)明其中一實(shí)施例的堆疊式封裝件的堆疊結(jié)構(gòu)可以是多個(gè)晶片或多個(gè)電路板組件呈現(xiàn)立體堆疊排列。以下將配合圖1A至圖2來說明上述堆疊式封裝件。
[0048]圖1A為本發(fā)明實(shí)施例的堆疊式封裝件的俯視示意圖，圖1B是圖1A中沿線P-P剖面所繪示的剖面示意圖。請參閱圖1A與圖1B，堆疊式封裝件100包括基板110、堆疊結(jié)構(gòu)120以及導(dǎo)電帶130。堆疊結(jié)構(gòu)120配置于基板110上方，導(dǎo)電帶130配置于堆疊結(jié)構(gòu)120的側(cè)壁124，通過導(dǎo)電帶130的分布，堆疊結(jié)構(gòu)120中不同層的半導(dǎo)體元件128之間得以電性連接。
[0049]堆疊結(jié)構(gòu)120配置于基板110上，于實(shí)務(wù)上，基板110可用來作為電路及電子元件所配置的載體，亦即尚未配置晶片/電子元件的晶片載板或是電路基板?；?10上配置有接墊(Pad)及線路(trace),而基板110的材料通常是環(huán)氧樹脂(Epoxy resin)、氰脂樹脂核心薄板(Cyanate ester core, CE core)、或者是雙順丁稀二酸酰亞胺核心薄板(Bismaleimide core, BMI core)等材料。不過，本發(fā)明并不限定基板110的材料。[0050]堆疊結(jié)構(gòu)120具有一面頂面122以及多面?zhèn)缺?24。每一面?zhèn)缺?24皆與頂面122連接且圍繞于頂面122周圍。此外，于此實(shí)施例中，側(cè)壁124的數(shù)量是四面，不過，本發(fā)明并不限定側(cè)壁的數(shù)量。
[0051]堆疊結(jié)構(gòu)120包括多個(gè)導(dǎo)電圖案層126以及多個(gè)半導(dǎo)體元件128a、128b、128c及128d。導(dǎo)電圖案層126位于半導(dǎo)體元件128a、128b、128c及128d上，而半導(dǎo)體元件128a、128b、128c及128d彼此層疊排列。詳細(xì)來說，半導(dǎo)體元件128a、128b、128c及128d皆具有第一表面SI以及相對(duì)第一表面SI的第二表面S2,而每一導(dǎo)電圖案層126分別配置于每一半導(dǎo)體兀件128的第一表面SI上以形成電路層。第一表面SI位于另一個(gè)的半導(dǎo)體兀件128的第二表面S2下方，舉例而言，半導(dǎo)體元件128b的第一表面SI位于半導(dǎo)體元件128a的第二表面的下方。不過，導(dǎo)電圖案層126亦可以配置于第一表面SI及/或第二表面S2上,本發(fā)明并不以此為限。
[0052]值得注意的是,導(dǎo)電圖案層126為重新布線層(redistribution layer, RDL),用以使配置于半導(dǎo)體元件128的線路得以重新配置于半導(dǎo)體元件128的邊緣。導(dǎo)電圖案層126包括第一圖案層Pl以及第二圖案層P2，第一圖案層Pl為接墊(Pad)，第二圖案層P2為線路(trace)，其中第二圖案層P2與第一圖案層Pl相連。據(jù)此，電信號(hào)可經(jīng)由導(dǎo)電圖案層126輸入至半導(dǎo)體元件128，以及從半導(dǎo)體元件128輸出。
[0053]另外，于本實(shí)施例中，半導(dǎo)體元件128可以包括各種類型，亦即這些半導(dǎo)體元件128的種類可以不需完全相同。多個(gè)半導(dǎo)體元件128可以是不同的電子元件，例如是晶片、電容、電感或者是電路板組件(circuit board assembly)等。半導(dǎo)體元件128的種類可以彼此不相同，而圖1B以半導(dǎo)體元件128a、128b、128c及128d表示。不過，本發(fā)明并不對(duì)半導(dǎo)體元件128的數(shù)量以及種類加以限定。
[0054]堆疊結(jié)構(gòu)120包括多個(gè)絕緣層127，每一絕緣層127皆配置于相鄰兩個(gè)半導(dǎo)體元件128之間。絕緣層127用以避免導(dǎo)電圖案層126之間產(chǎn)生不必要的電性連接或是短路等情形，而且絕緣層127也可用以保護(hù)與接合這些半導(dǎo)體元件128。絕緣層127配置于各半導(dǎo)體元件128之間，使堆疊結(jié)構(gòu)120的外觀得以呈現(xiàn)立體層疊樣貌。堆疊結(jié)構(gòu)120的頂面122上配置有導(dǎo)電圖案層126，而每面?zhèn)缺?24皆裸露出位于這些半導(dǎo)體元件128之間的導(dǎo)電圖案層126。
[0055]值得說明的是，絕緣層127可以是粘晶膠，用以接合各晶片，例如是薄膜型粘晶膠層(Die Attach Film, DAF)、銀膠等。此外，絕緣層127也可以是可以由具粘性的預(yù)浸材料層(Preimpregnated Material)來形成，其中預(yù)浸材料層例如是玻璃纖維預(yù)浸材(Glassfiber prepreg)、碳纖維預(yù)浸材(Carbon fiber prepreg)或環(huán)氧樹脂(Epoxy resin)等材料，用以接合各封裝模塊。
[0056]導(dǎo)電帶130配置于側(cè)壁124上，且導(dǎo)電帶130與側(cè)壁124所裸露出的至少相鄰兩層導(dǎo)電圖案層126相連接，進(jìn)而半導(dǎo)體元件128彼此之間得以通過導(dǎo)電帶130而電性連接。不過，于其他實(shí)施例中，為了不同的電性連接考量，導(dǎo)電帶130也可以配置于頂面122及基板110上。舉例來說，半導(dǎo)體元件128a為一電路板組件，其上具有多個(gè)元件，而導(dǎo)電帶130可以配置在這些元件上，以電性連接所述多個(gè)元件。
[0057]為了適應(yīng)不同的電性連接設(shè)計(jì)的堆疊式封裝件，可以依產(chǎn)品需求而自行設(shè)計(jì)導(dǎo)電帶130的長度、數(shù)量以及分布位置。以圖1B為例，在所有導(dǎo)電帶130中，有的導(dǎo)電帶130可以是由半導(dǎo)體元件128a的導(dǎo)電圖案層126延伸至基板110的接墊及線路，因此半導(dǎo)體元件128a得以與基板110電性連接。有的導(dǎo)電帶130也可以是由半導(dǎo)體元件128b的導(dǎo)電圖案層126延伸至半導(dǎo)體元件128c的導(dǎo)電圖案層126，因此半導(dǎo)體元件128b得以與半導(dǎo)體元件128c電性連接。不過，本發(fā)明并不對(duì)導(dǎo)電帶的形狀、數(shù)量以及分布位置加以限定。
[0058]堆疊式封裝件100可以更包括模封層140，模封層140覆蓋堆疊結(jié)構(gòu)120與導(dǎo)電帶130，且模封層140亦覆蓋于基板110上。一般而言，模封層140為封膠體，用以包覆堆疊結(jié)構(gòu)120，減少堆疊結(jié)構(gòu)120受到外力、濕氣或溫度的不良影響或受到其他物質(zhì)的侵蝕。模封層140可以是高分子材料,例如是環(huán)氧模封化合物(Epoxy Molding Compound, EMC)、聚酰亞胺(Polyimide,PI)、酹醒樹脂(Phenolics)或是娃樹脂(Silicones)等，以轉(zhuǎn)移成形方式(transfermolding)覆蓋于堆疊結(jié)構(gòu)120之上。此外,模封層140也可以是陶瓷材料。不過，本發(fā)明并不對(duì)模封層的材料加以限定。
[0059]另外，依據(jù)各堆疊式封裝件的產(chǎn)品需求，堆疊式封裝件100可以更包括導(dǎo)電層150,導(dǎo)電層150覆蓋于模封層140之上。導(dǎo)電層150作為電磁遮蔽(ElectromagneticInterference, EMI)層,用以降低電磁干擾效應(yīng)與射頻干擾效應(yīng)。導(dǎo)電層150可以是金屬材料，例如是銅、鋁或是銀化鎳等材料。導(dǎo)電層150也可以是導(dǎo)電高分子材料，例如，聚苯胺(Polyaniline, PAn)、聚礎(chǔ)咯(Polypyrrole, PYy)或是聚賽吩(Polythiophene, PTh)等材料。不過，本發(fā)明并不限定導(dǎo)電層150的材料。
[0060]圖2A?圖2E分別是本發(fā)明實(shí)施例的堆疊式封裝件的制造方法于各步驟所形成的半成品的示意圖。接著，請依序配合圖2A?圖2E來參閱。
[0061]首先，提供基板110，并于基板110上配置一堆疊結(jié)構(gòu)120。請參閱圖2A，具體來說，提供半導(dǎo)體元件128d，而半導(dǎo)體元件128d具有第一表面SI以及相對(duì)第一表面SI的第二表面S2。將半導(dǎo)體元件128d配置于基板110上并與基板110電性連接。
[0062]詳細(xì)而言，先通過重新布線半導(dǎo)體元件128a、128b、128c及128d，以改變原先所制作的設(shè)計(jì)半導(dǎo)體元件128a、128b、128c及128d的線路(trace)及接墊(pad)。詳細(xì)而言，首先，先以微影工藝(Photolithography)定義欲重新配置的導(dǎo)電圖案,再利用電鍍及/或蝕刻制作出導(dǎo)電圖案層126，從而使半導(dǎo)體元件128a、128b、128c及128d上的線路得以重新配置于半導(dǎo)體元件128a、128b、128c及128d及其邊緣上，以形成導(dǎo)電圖案層126。導(dǎo)電圖案層126配置于每個(gè)半導(dǎo)體兀件128a、128b、128c及128d的第一表面SI上。承上述,導(dǎo)電圖案層126為一重新布線層，而第一圖案層Pl為接墊(Pad)，第二圖案層P2為線路(trace)。
[0063]其后，可以使用薄膜型粘晶膠層、銀膠或者是樹脂將其中一半導(dǎo)體元件128d的第二表面S2貼附于基板110上。另外，也可以使用表面接著技術(shù)(SMT)，于基板110上附著錫膏制作焊錫點(diǎn)，進(jìn)行元件定位后，接著以回焊(Reflow)的方式使得半導(dǎo)體元件128d電性連接于基板110上。不過，本發(fā)明并不對(duì)半導(dǎo)體元件128d的黏附方式加以限定。
[0064]請參閱圖2B，將多個(gè)絕緣層127粘附于各半導(dǎo)體元件128之間，絕緣層127配置于其中一半導(dǎo)體元件128的第一表面SI上，并且附著于另一半導(dǎo)體元件128的第二表面S2，以疊合每個(gè)半導(dǎo)體元件128，進(jìn)而形成堆疊結(jié)構(gòu)120。詳細(xì)而言，在黏附絕緣層127的過程中，首先，將絕緣層127配置在半導(dǎo)體元件128d之上，其中半導(dǎo)體元件128d上配置有導(dǎo)電圖案層126，再將半導(dǎo)體元件128c配置于位于半導(dǎo)體元件128d上的絕緣層127之上，而后再于半導(dǎo)體元件128c上配置絕緣層127。依此形式，將半導(dǎo)體元件128a、128b、128c及128d皆配置于基板110上。接著，進(jìn)行壓合的流程，以使得將半導(dǎo)體元件128粘合在一起，并且形成堆疊結(jié)構(gòu)120。值得注意的是，絕緣層127也可以是粘晶膠，且本發(fā)明并不限定形成堆疊結(jié)構(gòu)120的方法。
[0065]接著，請參閱圖2C，將遮罩160覆蓋于堆疊結(jié)構(gòu)120上。遮罩160具有多個(gè)開口162，而開口 162可設(shè)置于遮罩160的頂面以及側(cè)面。開口 162用以裸露出位于頂面122及側(cè)壁124的導(dǎo)電圖案層126。值得說明的是，這些開口 162的形狀通常為長條狀，而且可以依據(jù)不同的電性連接考量而自行設(shè)計(jì)開口 162的長度、數(shù)量以及分布位置，從而能夠?qū)⑺懵兜膶?dǎo)電圖案層126的位置露出。舉例而言，開口 162可以是由遮罩160的頂面延伸至基板110的位置，從而裸露出堆疊結(jié)構(gòu)120的側(cè)壁124的導(dǎo)電圖案層126以及基板110的接墊，或者遮罩160的頂面可以不設(shè)有任何開口 162，而僅于遮罩的側(cè)面形成開口 162。不過，本發(fā)明并不對(duì)開口 162的設(shè)計(jì)加以限定。
[0066]隨后，形成一導(dǎo)電材料于遮罩160上,而此導(dǎo)電材料不僅附著于遮罩160的外表面，也會(huì)通過開口 162的形狀而附著于堆疊結(jié)構(gòu)120上，據(jù)以形成導(dǎo)電帶130。詳細(xì)而言，通過噴涂(Spraying)、派鍍(Sputtering)、離子鍍(1nPlating)或者是蒸鍍(EvaporationDeposition)等工藝,將導(dǎo)電材料沉積于遮罩160上。
[0067]請參閱圖2D，取下遮罩160，即可于堆疊結(jié)構(gòu)120的頂面122以及側(cè)壁124上形成導(dǎo)電帶130。值得注意的是，導(dǎo)電帶130的厚度可依照沉積導(dǎo)電材料的時(shí)間長短來進(jìn)行控制。另外，導(dǎo)電帶130的材料為金屬，例如是鋁、銅或銀等。然而，本發(fā)明并不限定導(dǎo)電帶130的鍍膜方法以及材料。經(jīng)由上述步驟，堆疊式封裝件基本上已形成。
[0068]請參閱圖2E，形成模封層140，其覆蓋于堆疊結(jié)構(gòu)120、導(dǎo)電帶130與基板110之上。模封層140的材料選擇需考慮熱膨脹系數(shù)，以降低于基板110發(fā)生翹曲變形的情形。模封層140可以是高分子材料,例如是環(huán)氧模封化合物(Epoxy Molding Compound,EMC)、聚酰亞胺(Polyimide,PI)、酹醒樹脂(Phenolics)或是娃樹脂(Silicones)等,而模封層140可利用轉(zhuǎn)移成形方式(transfer molding)制作。詳細(xì)而言,先將堆疊式封裝件置入模穴中，將欲填充的高分子材料在預(yù)熱箱加熱軟化后，接著利用加壓傳送的方式使融熔態(tài)的高分子材料進(jìn)入澆道(runner)以及模穴，經(jīng)冷卻熟化及折膠后模封層140即覆蓋于堆疊結(jié)構(gòu)120之上。此外，模封層140也可以是陶瓷材料，經(jīng)燒結(jié)之后形成模封層140。不過，本發(fā)明并不對(duì)模封層140的材料以及制作方式加以限定。
[0069]請?jiān)俅螀㈤唸D1B,導(dǎo)電層150形成于模封層140上。導(dǎo)電層150可以是金屬材料，并且可用噴涂(spraying)或派鍍(sputtering)方式制作于模封層140上。此外，導(dǎo)電層150也可以是導(dǎo)電高分子材料。不過，導(dǎo)電層150的材料以及制作方式僅為說明，并非限定本發(fā)明。
[0070]綜上所述，本發(fā)明實(shí)施例提供一種具有導(dǎo)電帶的堆疊式封裝件，通過導(dǎo)電帶的長度、數(shù)量以及分布位置的變化，使得導(dǎo)電帶能作為堆疊結(jié)構(gòu)的電性連結(jié)，進(jìn)而簡化封裝結(jié)構(gòu)以及制造方法。由于導(dǎo)電帶配置于堆疊結(jié)構(gòu)的側(cè)壁上，并且連結(jié)與其中一些側(cè)壁所裸露出的導(dǎo)電圖案層，因此半導(dǎo)體元件彼此之間得以通過導(dǎo)電帶而電性連接，而可以簡化封裝的工藝結(jié)構(gòu)。
[0071]除此之外，本發(fā)明實(shí)施例提供堆疊式封裝件的形成方法，通過覆蓋一具有開口的遮罩于堆疊結(jié)構(gòu)上，再沉積一導(dǎo)電材料于所述遮罩上，而導(dǎo)電材料得以通過開口而形成導(dǎo)電帶于堆疊結(jié)構(gòu)上，因此，可以簡化封裝的方法流程。
[0072]以上所述僅為本發(fā)明的實(shí)施例，其并非用以限定本發(fā)明的專利保護(hù)范圍。任何本領(lǐng)域普通技術(shù)人員在不脫離本發(fā)明的精神與范圍內(nèi)，所作的更動(dòng)及潤飾的等效替換，仍為本發(fā)明的權(quán)利要求范圍內(nèi)。
【權(quán)利要求】
1.一種堆疊式封裝件，其特征在于，該堆疊式封裝件包括: 基板； 堆疊結(jié)構(gòu)，位于該基板上，該堆疊結(jié)構(gòu)具有頂面以及多面?zhèn)缺?，且該堆疊結(jié)構(gòu)包括多層導(dǎo)電圖案層，所述多面?zhèn)缺诼懵冻鏊龆鄬訉?dǎo)電圖案層；以及 至少一導(dǎo)電帶，配置于至少一所述側(cè)壁上，所述至少一導(dǎo)電帶與至少兩層所述導(dǎo)電圖案層電性連接。
2.如權(quán)利要求1所述的堆疊式封裝件，其特征在于，該堆疊結(jié)構(gòu)還包括多個(gè)半導(dǎo)體元件，所述多個(gè)半導(dǎo)體元件彼此層疊并列，且其中一層所述導(dǎo)電圖案層位于相鄰兩個(gè)所述半導(dǎo)體元件之間，所述至少一導(dǎo)電帶電性連接其中兩個(gè)所述半導(dǎo)體元件。
3.如權(quán)利要求2所述的堆疊式封裝件，其特征在于，該半導(dǎo)體元件為晶片。
4.如權(quán)利要求2所述的堆疊式封裝件，其特征在于，該半導(dǎo)體元件為封裝模塊。
5.如權(quán)利要求1所述的堆疊式封裝件，其特征在于，該導(dǎo)電圖案層為重新布線層。
6.如權(quán)利要求2所述的堆疊式封裝件，其特征在于，該堆疊結(jié)構(gòu)還包括多個(gè)絕緣層，每一個(gè)所述絕緣層位于其中相鄰兩個(gè)所述半導(dǎo)體元件之間。
7.如權(quán)利要求1所述的堆疊式封裝件，其特征在于，該堆疊結(jié)構(gòu)還包括模封層，該模封層覆蓋該堆疊結(jié)構(gòu)與該導(dǎo)電帶且配置于該基板上。
8.如權(quán)利要求7所述的堆疊式封裝件，其特征在于，該堆疊結(jié)構(gòu)包括導(dǎo)電層，該導(dǎo)電層覆蓋該模封層。
9.一種堆疊式封裝件的制造方法，其特征在于，該堆疊式封裝件的制造方法包括: 形成堆疊結(jié)構(gòu)于一基板上，該堆疊結(jié)構(gòu)具有頂面以及多面?zhèn)缺?，且該堆疊結(jié)構(gòu)包括多個(gè)導(dǎo)電圖案層，所述多面?zhèn)缺诼懵冻鏊龆鄠€(gè)導(dǎo)電圖案層；以及 將該堆疊結(jié)構(gòu)進(jìn)行圖案化處理，據(jù)以形成至少一導(dǎo)電帶，所述至少一導(dǎo)電帶位于所述多面?zhèn)缺谏喜⑶疫B接其中至少兩層所述導(dǎo)電圖案層。
10.如權(quán)利要求9所述的堆疊式封裝件的制造方法，其特征在于，形成該堆疊結(jié)構(gòu)于該基板上的步驟包括: 提供多個(gè)半導(dǎo)體元件，每一所述半導(dǎo)體元件具有第一表面以及相對(duì)該第一表面的第二表面； 重新布線所述多個(gè)半導(dǎo)體元件，以于每一所述第一表面上形成一層該導(dǎo)電圖案層；在每一所述第一表面上形成保護(hù)層，所述多個(gè)保護(hù)層覆蓋所述多個(gè)導(dǎo)電圖案層；以及疊合所述多個(gè)半導(dǎo)體元件，而其中一所述半導(dǎo)體元件的該第一表面位于另一所述半導(dǎo)體元件的第二表面下，而每一所述保護(hù)層位于相鄰的兩個(gè)所述半導(dǎo)體元件之間。
11.如權(quán)利要求9所述的堆疊式封裝件的制造方法，其特征在于，將該堆疊結(jié)構(gòu)進(jìn)行圖案化處理的步驟包括: 覆蓋遮罩于該堆疊結(jié)構(gòu)上； 沉積導(dǎo)電材料于該遮罩上； 以及 移除該遮罩。
12.如權(quán)利要求11所述的堆疊式封裝件的制造方法，其特征在于，該遮罩具有多個(gè)開口，所述多個(gè)開口用以裸露出位于該頂面及該側(cè)壁的部分所述多個(gè)導(dǎo)電圖案層。
13.如權(quán)利要求9所述的堆疊式封裝件的制造方法，其特征在于，該堆疊式封裝件的制造方法還包括: 形成模封層，該模封層覆蓋于該堆疊結(jié)構(gòu)與該導(dǎo)電帶。
14.如權(quán)利要求13所述的堆疊式封裝件的制造方法，其特征在于，該堆疊式封裝件的制造方法還包括: 形成導(dǎo)電層覆蓋于該模封 層上。
【文檔編號(hào)】H01L23/488GK103887262SQ201210554882
【公開日】2014年6月25日 申請日期:2012年12月19日 優(yōu)先權(quán)日:2012年12月19日
【發(fā)明者】李泓達(dá), 張鶴議 申請人:日月光半導(dǎo)體制造股份有限公司