專利名稱：具有掩埋式接觸的iii-v半導體器件的制作方法
技術領域：
本申請涉及II1-V半導體器件，特別地涉及用于II1-V半導體器件的掩埋式接觸。
背景技術：
常規(guī)GaN高電壓肖特基二極管可以分成兩大類:橫向器件(lateral device)和垂直器件(vertical device)。橫向GaN肖特基二極管利用由常規(guī)AlGaN/GaN系統(tǒng)固有地提供的2DEG (二維電子氣)并要求陽極和陰極接觸之間的最小橫向距離以維持高電壓。垂直GaN肖特基二極管通常利用GaN緩沖且不要求橫向2DEG溝道的存在。替代地，陽極在輕摻雜GaN緩沖的頂部上形成，并且由設置在GaN緩沖底部處的下接觸來表示陰極。為了具有良好的底部接觸，在底部接觸與GaN緩沖之間需要高度摻雜層。橫向二極管器件中的高遷移率2DEG的存在與它們的垂直對應物(counterpart)相比實現(xiàn)了高電流。然而，垂直二極管器件與橫向器件相比由于電流流動方向而具有更好的面積效率并因此具有顯著減小的器件尺寸。此外，直接放置在GaN緩沖的頂部上的肖特基接觸在與AlGaN/GaN系統(tǒng)相比時導致較低正向偏壓。因此具有擁有常規(guī)橫向GaN器件的高電流優(yōu)點和常規(guī)垂直GaN器件的面積效率和低正向偏壓的GaN器件將是期望的。

發(fā)明內容
在本文中公開的是II1-V半導體器件，諸如具有高電流、面積效率和低正向偏壓的二極管和晶體管，以及制造此類器件的方法?？梢詫⑵骷傻浆F(xiàn)有硅上GaN(GaN-on-silicon)平臺。器件是“準”垂直的，使得它們的尺寸可以相對于常規(guī)橫向II1-V半導體器件被顯著地縮放。器件可以具有本征(intrinsic) 二維電子氣(2DEG)，其提供高電流能力。通過提供兩個并行電流路徑而不僅僅是一個，可以進一步增加高電流能力。針對二極管，可以用微小的工藝修改來調整正向偏壓。根據(jù)諸如二極管或晶體管的半導體器件的實施例，該器件包括半導體襯底、在半導體沉底上的II1-V半導體材料的第一區(qū)和在第一區(qū)上的II1-V半導體材料的第二區(qū)。第二區(qū)通過第一區(qū)與半導體襯底間隔開。第二區(qū)具有與第一區(qū)不同的組成。該半導體器件還包括通過第一區(qū)從半導體襯底延伸至第二區(qū)的掩埋式接觸。該掩埋式接觸將第二區(qū)電連接至半導體襯底。根據(jù)制造諸如二極管或晶體管的半導體器件的方法的實施例，該方法包括:在半導體襯底上形成II1-V半導體材料的第一區(qū)；在第一區(qū)上形成II1-V半導體材料的第二區(qū)，使得第二區(qū)通過第一區(qū)與半導體襯底間隔開，第二區(qū)具有與第一區(qū)不同的組成；以及形成通過第一區(qū)從半導體襯底延伸至第二區(qū)的掩埋式接觸，該掩埋式接觸將第二區(qū)電連接至半導體襯底。在閱讀以下詳細描述時和在觀看附圖時，本領域的技術人員將認識到附加特征和優(yōu)點。


附圖的元件相對于彼此不一定按比例。相同的參考標號指定相應的類似部分。可以將各種所示實施例的特征組合，除非它們相互排斥。在圖中描繪了實施例并在隨后的描述中詳述。圖1圖示出具有掩埋式接觸的II1-V半導體二極管的實施例的截面圖。圖2A至2D圖示了制造圖1中所示的二極管的方法的實施例的截面圖。圖3圖示了具有掩埋式接觸的II1-V半導體二極管的另一實施例的截面圖。圖4圖示了具有掩埋式接觸的II1-V半導體二極管的另一實施例的截面圖。圖5圖示了具有掩埋式接觸的II1-V半導體二極管的另一實施例的截面圖。圖6A至6E圖示了制造圖5中所示的二極管的方法的實施例的截面圖。圖7圖示了具有掩埋式接觸的II1-V半導體二極管的另一實施例的截面圖。圖8A至8D圖示了制造圖7中所示的二極管的方法的實施例的截面圖。圖9圖示了具有掩埋式接觸的II1-V半導體晶體管的實施例的截面圖。圖10圖示了具有掩埋式接觸的II1-V半導體晶體管的另一實施例的截面圖。
具體實施例方式在本文中所述的實施例涉及‘準’垂直半導體器件和制造此類器件的方法。該器件是‘準’垂直的，因為器件的電流路徑具有橫向分量和垂直分量。當例如由AlGaN制成的m-V半導體勢壘區(qū)在緩沖區(qū)上形成時，電流路徑的橫向分量可以由在諸如GaN緩沖區(qū)的m-V半導體緩沖區(qū)的上部中形成的2DEG來提供。電流路徑的橫向分量替代地可以通過對緩沖區(qū)的下部進行高度摻雜或兩個方法的組合來提供。電流路徑的垂直分量由緩沖區(qū)提供。在每種情況下，半導體器件包括從緩沖區(qū)通過將緩沖區(qū)與襯底分離的附加II1-V半導體材料延伸至底層半導體襯底的一個或多個掩埋式接觸。所提供的每個掩埋式接觸將緩沖區(qū)電連接至襯底以完成通過II1-V半導體材料的堆疊的電流流動路徑。半導體器件可以是二極管、晶體管等。接下來描述的是‘準’垂直二極管的實施例，后面是‘準’垂直晶體管的實施例的描述。圖1圖示了二極管的實施例。該二極管包括半導體襯底100、襯底100上的II1-V半導體材料110的第一區(qū)和第一區(qū)110上的II1-V半導體材料120的第二區(qū)。第二區(qū)120通過第一區(qū)110與襯底100間隔開，并且第二區(qū)120具有與第一區(qū)110不同的組成。在一個實施例中，第一區(qū)110是成核(籽晶(seed))層，諸如用于向襯底100提供熱和晶格匹配(lattice matching)的AIN層。第二區(qū)120是諸如GaN緩沖區(qū)的緩沖區(qū)。在一個實施例中，緩沖區(qū)120包括AlxGal-xN，其中，0〈 = x〈l，其中，GaN中的Al含量充當用于將電子約束于溝道的背勢魚(back barrier)。例如，AlxGal-xN緩沖區(qū)120可以具有不同AlGaN層(組成漸變(compositional grading ))的序列?？梢允沟镁彌_區(qū)120足夠厚,使得二極管耐受在300V至1200V范圍內的電壓。該二極管還包括在第二區(qū)120上的II1-V半導體材料130的第三區(qū)。第三區(qū)130具有大于第二區(qū)120的帶隙的帶隙并在第二區(qū)120中引起2D電子氣(2DEG)。2DEG提供用于電流流動的導電橫向溝道。2DEG在圖1中式用水平短劃線和點線示出。第三區(qū)130是諸如AlGaN勢壘區(qū)的勢壘區(qū)。諸如GaN帽(cap)區(qū)的II1-V半導體材料140的第四區(qū)在勢壘區(qū)130上形成，使得勢壘區(qū)130被插入緩沖區(qū)120和帽區(qū)140之間。二極管的電流流動路徑還具有通過帽、勢壘和緩沖區(qū)140、130、120至一個或多個掩埋式接觸150的垂直路徑，如圖1中的短劃線所指示的那樣。每個掩埋式接觸150通過成核區(qū)110從襯底100延伸至緩沖區(qū)120。(一個或多個)掩埋式接觸150將緩沖區(qū)120電連接至襯底100。在一個實施例中，襯底100是硅襯底。在另一實施例中，襯底100是SiC襯底。仍舊可以使用其他類型的半導體襯底。該二極管還具有在半導體材料110、120、130、140的堆疊的頂部上的金屬化層160和在襯底100的底部側的第二金屬化層170。上金屬化層160形成二極管的陽極端子且下金屬化層170形成陰極端子。當被正向偏置時，二極管沿著延伸通過帽和勢壘區(qū)140、130的第一垂直路徑、沿著2DEG的橫向路徑和從2DEG、通過緩沖器120并且至(一個或多個)掩埋式接觸150的第二垂直路徑傳導電流。根據(jù)圖1所示的實施例，每個掩埋式接觸150具有接觸半導體襯底100的第一側152和接觸緩沖區(qū)120的第二相對側154。諸如Si02的電介質材料180從掩埋式接觸150的第二側154朝著背對第一區(qū)的緩沖區(qū)120的側面122延伸。在圖1中，電介質材料180 —直延伸至帽區(qū)140。二極管是如上文所解釋的高電壓二極管，并且例如可以耐受在300V至1200V范圍內的電壓。二極管的額定電壓至少部分地是緩沖區(qū)120的厚度的函數(shù)?？梢允沟镁彌_區(qū)120足夠厚，使得二極管可以耐受高電壓。圖2A至2D圖示了制造圖1所示的二極管的方法的實施例。圖2A示出了在襯底100上形成成核區(qū)110、在成核區(qū)110上形成緩沖區(qū)120、在緩沖區(qū)120上形成勢壘區(qū)130和在勢壘區(qū)130上形成帽區(qū)140之后的結構?？梢允褂弥T如外延生長的任何適當常規(guī)處理來形成這些II1-V半導體區(qū)110、120、130、140。圖2B示出了在通過II1-V半導體材料的區(qū)110、120、130、140至襯底100形成一個或多個開口 200之后的結構?？梢允褂萌魏纬Ｒ?guī)蝕刻工藝來形成(一個或多個)開口 200。在該方法的此點處，通過每個開口 200使襯底100的一部分暴露。圖2C示出了對每個開口200填充導電材料210之后的結構。在一個實施例中，導電材料210是鎢。在鎢和Si襯底的情況下，在鎢與硅之間提供諸如Ti/TiN的附加勢壘層。在另一實施例中，導電材料210是摻雜多晶硅。替代地或者除鎢和/或摻雜多晶硅之外還可以使用其他導電材料。然后使導電材料210凹陷以形成如圖2D所示的相應的掩埋式接觸150?？梢允褂糜糜谌コ^度導電材料210的任何適當常規(guī)工藝。在如圖2D所示的導電材料去除工藝之后，剩余開口 220留在掩埋式接觸150之上的緩沖、勢壘和帽區(qū)120、130、140中。如果需要，可以對(一個或多個)剩余開口 220填充諸如Si02的電介質材料180，并且可以形成二極管的陽極和陰極端子160、170，這產(chǎn)生圖1中所示的二極管。在二極管的操作期間，在向陽極端子160施加電壓的情況下，電流垂直地從帽區(qū)140、通過勢壘區(qū)130、水平地沿著2DEG且隨后垂直地通過整個緩沖區(qū)120流動。由于電流在到達底部陰極端子170之前被迫流入緩沖區(qū)120中，二極管本征地是‘準’垂直器件，并且與常規(guī)橫向二極管相比具有減小的橫向尺寸。通過提供不止一個掩埋式接觸150以便將緩沖區(qū)120電連接至襯底100，如圖1所示的兩個短劃線所指示的，出現(xiàn)用于電流流動的平行路徑，這大大地增加了 二極管的電流驅動能力。圖3圖示出二極管的另一實施例。圖3的二極管與圖1所示的那個類似，除了省略了頂部帽區(qū)140。在圖3中用短劃線示出了電流流動路徑。圖4圖示了二極管的另一實施例。圖4的二極管與圖1所示的那個類似，除了通過帽和勢壘區(qū)140、130形成凹部230。陽極端子160被設置在凹部230中并與緩沖區(qū)120接觸。根據(jù)本實施例，2DEG在陽極端子160下面終止，因為勢壘區(qū)130對本區(qū)域中的緩沖區(qū)120不具有極化效應。2DEG被劃分成兩部分，在勢壘區(qū)130下面的陽極端子160的每側上一個。在圖4中用短劃線示出了電流流動路徑。圖5圖示了二極管的另一實施例。根據(jù)本實施例，排除了帽和勢壘區(qū)140、130，進一步優(yōu)化了二極管的正向電壓。還可以通過金屬柵功函數(shù)(metal gate work function)設計來使二極管的正向電壓優(yōu)化。圖5所示的二極管的緩沖區(qū)120還具有更接近于襯底100的更加高度摻雜部124和與襯底100更遠地間隔開的不太高度摻雜部126。根據(jù)本實施例，可以將GaN和AlGaN的序列240設置在緩沖區(qū)120的更加高度摻雜部124與底層成核層110之間。在另一實施例中，排除了 GaN和AlGaN的此下序列240。在每種情況下，(一個或多個)掩埋式接觸150將緩沖區(qū)120的更加高度摻雜部124電連接至半導體襯底100。在這種情況下，掩埋式接觸150通過緩沖區(qū)120的更加高度摻雜部124和GaN和AlGaN的下序列240 (如果提供了的話)被橫向地相互間隔開。緩沖區(qū)120的更加高度摻雜部124提供用于電流從緩沖區(qū)120的不太高度摻雜部126流到襯底110的水平路徑。在圖5中，等勢線被示為水平短劃線，并且由通過緩沖區(qū)120、掩埋式接觸150和襯底100從陽極端子160延伸至陰極端子170的實線來表示該電流路徑。圖6A至6E圖示了制造圖5所示的二極管的方法的實施例。圖6A示出了在襯底100上形成成核區(qū)110 (例如AIN)、在成核區(qū)110上形成GaN和AlGaN的序列240且在GaN和AlGaN的序列240上形成緩沖區(qū)120的更加高度摻雜部124 (例如n+ GaN)之后的結構。可以使用諸如外延生長的任何適當?shù)某Ｒ?guī)處理來形成這些區(qū)。圖6B示出了在通過成核區(qū)110、GaN和AlGaN的序列240和緩沖區(qū)120的更加高度摻雜部124蝕刻一個或多個開口 250之后的結構?？梢允褂萌魏纬Ｒ?guī)蝕刻工藝來形成開口 250。在該方法的此點處，通過每個開口 250使襯底100的一部分暴露。圖6C示出了對開口 250填充導電材料260之后的結構。在一個實施例中，導電材料260是鶴。在另一實施例中，導電材料260是摻雜多晶硅。替代地或者除鎢和/或摻雜多晶硅之外還可以使用其他導電材料。然后使導電材料260凹陷以形成如圖6D所示的相應的掩埋式接觸150。略微使導電材料250凹陷以促進(一個或多個)掩埋式接觸150上的緩沖區(qū)120的橫向過生長(overgrowth),如圖6E所示。每個掩埋式接觸150通過成核區(qū)110和GaN和AlGaN的序列240從襯底100延伸至緩沖區(qū)120的更加高度摻雜部124。在凹陷過程之后形成(一個或多個)掩埋式接觸150之后，可以通過在更加高度摻雜部124上外延生長不太高度摻雜部126來形成緩沖區(qū)120的其余部分，即不太高度摻雜部126 (例如，n-GaN)。這樣做允許(一個或多個)掩埋式接觸150上的緩沖區(qū)120的不太高度摻雜部126的橫向過生長，如圖6D所
/Jn o圖7圖示出沒有被排除的帽和勢壘區(qū)140、130的二極管的另一實施例。在圖7中，等勢線被示為水平短劃線，并且用通過緩沖區(qū)120、(一個或多個)掩埋式接觸150和襯底100從陽極端子160延伸至陰極端子170的實線來表示該電流路徑。電流大體上垂直地流過緩沖區(qū)120的不太高度摻雜部126并大體上水平地流過緩沖區(qū)120的更加高度摻雜部124。圖7所示的二極管的結構類似于圖5所示的那個，然而，電介質材料180從背對襯底100的(一個或多個)掩埋式接觸150的側面154朝著頂部(陽極)端子160延伸。電介質材料180提供隔離。圖8A至8D圖示了制造圖7所示的二極管的方法的實施例。圖8A示出了在半導體襯底100上形成成核區(qū)110、在成核區(qū)110上形成GaN和AlGaN的序列240以及在GaN和AlGaN的序列240上形成緩沖區(qū)120之后的結構。緩沖區(qū)120具有鄰近于GaN和AlGaN的序列240的更加高度摻雜部124和通過更加高度摻雜部124與GaN和AlGaN的序列240間隔開的不太高度摻雜部126，如在本文中先前所述?？梢允褂弥T如外延生長的任何適當常規(guī)處理來形成二極管的II1-V半導體區(qū)110、240、120。圖8B示出了通過II1-V半導體區(qū)110、240、120至襯底100蝕刻開口 270之后的結構?？梢允褂萌魏纬Ｒ?guī)蝕刻過程來形成開口 270。在該方法的此點處，通過每個開口 270使襯底100的一部分暴露。然后用諸如鎢或摻雜多晶硅的導電材料280來填充開口 270，如圖SC所示。替代地或者除鎢和/或摻雜多晶硅之外還可以使用其他導電材料。使導電材料280凹陷以形成如圖8D所示的相應的掩埋式接觸150?？梢允褂糜糜谌コ^度導電材料280的任何適當常規(guī)工藝。使導電材料280凹陷至在緩沖區(qū)120的更加高度摻雜部124與緩沖區(qū)120的不太高度摻雜部126之間形成的結(junction)之下，這在緩沖區(qū)120的上部中留下剩余開口 290，如圖8D所示。對剩余開口 290填充諸如Si02的電介質材料180，并且可以形成二極管的陽極和陰極端子160、170，這產(chǎn)生圖7所示的二極管。如先前在本文中簡要地描述的，還可以制造具有掩埋式接觸的晶體管。圖9圖示了具有掩埋式接觸150的晶體管器件的實施例。該晶體管器件包括襯底100、襯底100上的成核區(qū)110、成核區(qū)110上的GaN和AlGaN的序列240及GaN和AlGaN的序列240上的緩沖區(qū)120。緩沖區(qū)120具有鄰近于GaN和AlGaN的序列240的更加高度摻雜部124和通過更加高度摻雜部124與GaN和AlGaN的序列240間隔開的不太高度摻雜部126。晶體管器件的II1-V半導體區(qū)110、240、120類似于圖5和7所示的二極管的那些區(qū)。同樣類似于二極管實施例，晶體管包括一個或多個掩埋式接觸150，其將緩沖區(qū)120的更加高度摻雜部124電連接至襯底100。每個掩埋式接觸150通過成核區(qū)110和GaN和AlGaN的序列240從襯底100延伸至緩沖區(qū)120。掩埋式接觸150中的相鄰的一些通過緩沖區(qū)120的更加高度摻雜部124及GaN和AlGaN的序列240被橫向地相互間隔開。緩沖區(qū)120的更加高度摻雜部124提供用于電流經(jīng)由掩埋式接觸150從緩沖區(qū)120的不太高度摻雜部124流到襯底100的水平路徑。晶體管還包括與緩沖區(qū)120相反的摻雜類型的II1-V半導體主體區(qū)300，緩沖區(qū)120被設置在緩沖區(qū)120的不太高度摻雜部126上。例如，緩沖區(qū)120的不太高度摻雜部126可以是n- GaN且主體區(qū)300可以是p GaN。與緩沖區(qū)120相同摻雜類型的II1-V半導體源區(qū)310被設置在主體區(qū)300上。繼續(xù)以上給出的示例，源區(qū)310可以是n+ GaN?？梢圆捎弥T如外延生長的任何常規(guī)處理來形成主體區(qū)和源區(qū)300、310。例如由摻雜多晶硅或鎢制成的柵極電極320延伸通過源區(qū)和主體區(qū)310、300并通過諸如Si02的柵極電介質330與周圍的II1-V半導體材料隔離。晶體管器件的金屬化頂表面340提供用于器件的源極端子，并且延伸至源區(qū)和主體區(qū)310、300中且與之接觸，根據(jù)本實施例，它們處于相同電位。晶體管器件的背面還具有金屬化表面350，其形成器件的漏極端子。在圖9中，柵極端子在視圖之外。可以依照根據(jù)實施例的圖6A至6E所示的方法來形成包括在晶體管器件中的掩埋式接觸150。圖10圖不了具有掩埋式接觸150的晶體管器件的另一實施例。圖10所不的晶體管器件類似于圖9所示的那個，然而掩埋式接觸150是依照根據(jù)本實施例的圖8A至8D所示的方法形成的。這樣，電介質材料360從背對襯底100的掩埋式接觸150的側面154朝著頂部(源極)金屬化340延伸。電介質材料360如在本文中先前所述地那樣提供隔離。在本文中描述的晶體管器件可以排除GaN和AlGaN的序列240，如在本文中先前相對于二極管實施例所解釋的那樣。并且，可以使在以上給出的示例中所標識的摻雜類型翻轉?？梢栽谄骷囊粋榷皇莾蓚壬闲纬删w管的源極、柵極和漏極接觸。這也適用于二極管實施例。在本文中所使用的術語‘水平’指的是大體上垂直于半導體器件的橫向側面延伸的平面，并且術語‘垂直’指的是大體上垂直于半導體器件的頂部和底部側面延伸的平面，其中，橫向側面在頂部和底部側面之間延伸。諸如“下面”、“之下”、“下”、“之上”、“上”等空間相對術語是為了易于描述而使用的以解釋一個元件相對于第二元件的定位。這些術語意圖除與在圖中描述的那些不同的取向之外還涵蓋器件的不同取向。此外，諸如“第一”、“第二”等術語也用來描述各種元件、區(qū)、部分等，并且也并不意圖限制。相同的術語貫穿本描述指代相同的元件。如本文所使用的，術語“具有”、“包含”、“包括”等是開放式術語，其指示所述元件或特征的存在，但是不排除附加元件或特征。冠詞“一”、“一個”和“該”意圖包括復數(shù)以及單數(shù)，除非上下文另外清楚地指出。應理解的是除非另外具體指出，可以將本文描述的各種實施例的特征相互組合。雖然在本文中已經(jīng)圖示出并描述了具體實施例，但本領域的技術人員應認識到的是在不脫離本發(fā)明的范圍的情況下可以用多種替代和/或等同實施來代替所示和所描述的具體實施例。本申請意圖覆蓋在本文中所討論的具體實施例的任何修改或變化。因此，意圖在于本發(fā)明僅僅由權利要求書及其等價物來限制。
權利要求
1.一種半導體器件，包括: 半導體襯底； 在所述半導體襯底上的II1-V半導體材料的第一區(qū)； 在所述第一區(qū)上的II1-V半導體材料的第二區(qū)，所述第二區(qū)通過所述第一區(qū)與所述半導體襯底間隔開，所述第二區(qū)具有與所述第一區(qū)不同的組成；以及 掩埋式接觸，其通過所述第一區(qū)從所述半導體襯底延伸至所述第二區(qū)，所述掩埋式接觸將所述第二區(qū)電連接至所述半導體襯底。
2.權利要求1的半導體器件，其中，所述第一區(qū)是成核層且所述第二區(qū)包括GaN。
3.權利要求1的半導體器件，其中，所述第一區(qū)包括AIN，所述第二區(qū)包括AlxGahN且0< = x〈l0
4.權利要求1的半導體器件，其中，所述半導體器件是二極管，還包括: 在背對所述第一區(qū)的所述第二區(qū)的側面處的第一導電層；以及 在背對所述第一區(qū)的所述半導體襯底的側面處的第二導電層。
5.權利要求4的半導體器件，其中，所述二極管可操作用于耐受在300V至1200V范圍內的電壓。
6.權利要求1的半導體器件，其中，所述半導體器件是晶體管，還包括: 在背對所述第一區(qū)的 所述第二區(qū)的側面處的源極和柵極連接；以及 在背對所述第一區(qū)的所述半導體襯底的側面處的漏極連接。
7.權利要求1的半導體器件，其中，所述掩埋式接觸具有接觸所述半導體襯底的第一側和接觸所述第二區(qū)的第二相對側，所述半導體器件還包括從所述掩埋式接觸的第二側朝著背對所述第一區(qū)的所述第二區(qū)的側面延伸的電介質材料。
8.權利要求1的半導體器件，其中，所述第二區(qū)包括鄰近于所述第一區(qū)的更加高度摻雜部和通過所述更加高度摻雜部與所述第一區(qū)間隔開的不太高度摻雜部，并且其中，所述掩埋式接觸將所述更加高度摻雜部電連接至所述半導體襯底。
9.權利要求8的半導體器件，其中，所述更加高度摻雜部沿著所述第一區(qū)從所述掩埋式接觸延伸至附加掩埋式接觸，所述附加掩埋式接觸從所述半導體襯底通過所述第一區(qū)延伸至所述第二區(qū)，所述掩埋式接觸通過所述更加高度摻雜部被橫向地相互間隔開。
10.權利要求1的半導體器件，其中，所述掩埋式接觸包括鎢和摻雜多晶硅中的至少一個。
11.權利要求1的半導體器件，還包括在所述第二區(qū)上的II1-V半導體材料的第三區(qū)，所述第三區(qū)具有比所述第二區(qū)的帶隙大的帶隙并在所述第二區(qū)中引起2-D電子氣(2DEG)。
12.權利要求11的半導體器件，還包括在所述第三區(qū)上的II1-V半導體材料的第四區(qū)，使得所述第三區(qū)被插在所述第二區(qū)與所述第四區(qū)之間。
13.權利要求12的半導體器件，還包括； 通過所述第三和第四區(qū)形成的凹部；以及 設置在所述凹部中并與所述第二區(qū)接觸的電極，并且其中，2DEG在所述電極下面終止。
14.權利要求1的半導體器件，還包括插在所述第一和第二區(qū)之間的II1-V半導體材料的第三區(qū)，并且其中，所述掩埋式接觸從半導體襯底通過所述第一和第三區(qū)延伸至所述第二區(qū)，并且所述第三區(qū)包括具有不同Al含量的AlxGahN層的序列且0〈=x〈=l。
15.一種制造半導體器件的方法，包括； 在半導體襯底上形成II1-V半導體材料的第一區(qū)； 在所述第一區(qū)上形成II1-V半導體材料的第二區(qū)，使得所述第二區(qū)通過所述第一區(qū)與所述半導體襯底 間隔開，所述第二區(qū)具有與所述第一區(qū)不同的組成；以及 形成掩埋式接觸，所述掩埋式接觸通過所述第一區(qū)從所述半導體襯底延伸至所述第二區(qū)，所述掩埋式接觸將所述第二區(qū)電連接至所述半導體襯底。
16.權利要求15的方法，其中，所述半導體器件是二極管且所述方法還包括: 在背對所述第一區(qū)的所述第二區(qū)的側面處形成第一導電層；以及 在背對所述第一區(qū)的所述半導體襯底的側面處形成第二導電層。
17.權利要求15的方法，其中，所述半導體器件是晶體管且所述方法還包括: 在背對所述第一區(qū)的所述第二區(qū)的側面處形成源極和柵極連接；以及 在背對所述第一區(qū)的所述半導體襯底的側面處形成漏極連接。
18.權利要求15的方法，其中，形成所述第一和第二區(qū)及所述掩埋式接觸包括: 在所述半導體襯底上外延生長所述第一區(qū)； 在所述第一區(qū)上外延生長所述第二區(qū)的更加高度摻雜部； 通過所述第二區(qū)的所述更加高度摻雜部并通過所述第一區(qū)至所述襯底蝕刻開口； 用導電材料來填充所述開口以形成所述掩埋式接觸；以及 在形成所述掩埋式接觸之后在所述更加高度摻雜部上外延生長所述第二區(qū)的不太高度摻雜部，包括在所述掩埋式接觸上的所述不太高度摻雜部的橫向過生長。
19.權利要求15的方法，其中，形成所述第一和第二區(qū)及所述掩埋式接觸包括: 在所述半導體襯底上外延生長所述第一區(qū)； 在所述第一區(qū)上外延生長所述第二區(qū)，所述第二區(qū)包括朝向所述第一區(qū)的更加高度摻雜部和在所述更加高度摻雜部上的不太高度摻雜部； 通過所述第一和第二區(qū)至所述襯底蝕刻開口； 用導電材料來填充所述開口； 使所述導電材料凹陷到所述第二區(qū)的所述不太高度摻雜部與所述更加高度摻雜部之間的結下面以在所述掩埋式接觸之上的所述第二區(qū)中形成所述掩埋式接觸和剩余開口 ；以及 用電介質材料來填充所述剩余開口。
20.權利要求15的方法，其中，形成所述第二區(qū)包括形成接觸所述第一區(qū)的更加高度摻雜部和在所述更加高度摻雜部之上的不太高度摻雜部，并且其中，所述掩埋式接觸將所述更加高度摻雜部電連接至所述半導體襯底。
21.權利要求20的方法，還包括形成從所述半導體襯底通過所述第一區(qū)延伸至所述第二區(qū)的附加掩埋式接觸，所述第二區(qū)的所述更加高度摻雜部沿著所述第一區(qū)從所述掩埋式接觸延伸至所述附加掩埋式接觸，使得所述掩埋式接觸通過所述更加高度摻雜部被橫向地相互間隔開。
22.權利要求15的方法，還包括在所述第二區(qū)上形成II1-V半導體材料的第三區(qū)，所述第三區(qū)具有比所述第二區(qū)的帶隙大的帶隙并在所述第二區(qū)中引起2-D電子氣(2DEG)。
23.權利要求22的方法，還包括在所述第三區(qū)上形成II1-V半導體材料的第四區(qū)，使得所述第三區(qū)被插在所述第二區(qū)與所述第四區(qū)之間。
24.權利要求23的方法，還包括； 通過所述第三和第四區(qū)形成凹部；以及 形成在凹部中并與所述第二區(qū)接觸的電極，并且其中，2DEG在所述電極下面終止。
25.權利要求15的方法，還包括形成插在所述第一和第二區(qū)之間的II1-V半導體材料的第三區(qū)，并且其中，所述掩埋式接觸通過所述第一和第三區(qū)從所述半導體襯底延伸至所述第二區(qū)，并且所述第三區(qū)包括具有不同 Al含量的AlxGahN層的序列且0〈=x〈=l。
全文摘要
本發(fā)明涉及具有掩埋式接觸的III-V半導體器件。諸如二極管或晶體管的半導體器件包括半導體襯底、在半導體襯底上的III-V半導體材料的第一區(qū)和在第一區(qū)上的III-V半導體材料的第二區(qū)。第二區(qū)通過第一區(qū)與半導體襯底間隔開。第二區(qū)具有與第一區(qū)不同的組成。該半導體器件還包括通過第一區(qū)從半導體襯底延伸至第二區(qū)的掩埋式接觸。該掩埋式接觸將第二區(qū)電連接至半導體襯底。
文檔編號H01L29/778GK103178122SQ20121055769
公開日2013年6月26日 申請日期2012年12月20日 優(yōu)先權日2011年12月20日
發(fā)明者G.庫拉托拉, O.赫貝爾倫, G.波佐維沃 申請人:英飛凌科技奧地利有限公司