專利名稱：具有提高的掩模選擇比的蝕刻的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在半導(dǎo)體器件的生產(chǎn)過程中通過掩模蝕刻層。更具體地，本發(fā)明涉及蝕刻電介質(zhì)層。
背景技術(shù)：
在半導(dǎo)體晶片的加工過程中，特征可以被蝕刻到電介質(zhì)層中。隨著器件尺寸的縮小，更合乎期望的是蝕刻較高的深寬比特征。此外，在形成用于DRAM的存儲器單元陣列時，高密度的特征是合乎期望的。發(fā)明內(nèi)容
為了實現(xiàn)前述期望以及根據(jù)本發(fā)明的目的，提供了一種在等離子體處理室中在蝕刻層中蝕刻特征的方法。使蝕刻氣體流入該等離子體處理室內(nèi)。在該特征的蝕刻期間，將頂部外側(cè)電極的溫度保持在至少150°C。使所述蝕刻氣體形成等離子體，該等離子體蝕刻所述蝕刻層。
在下面的本發(fā)明的具體實施方式
中并結(jié)合以下附圖將對本發(fā)明的這些和其他特征進(jìn)行更詳細(xì)的描述。


在附圖的圖中，通過示例的方式而不是通過限制的方式對本發(fā)明進(jìn)行說明，并且其中相似的標(biāo)號指代相似的元件，且其中:
圖1是本發(fā)明的一種實施方式的高階流程圖。
圖2A-B是根據(jù)本發(fā)明的一種實施方式處理過的堆層的示意圖。
圖3是可用于蝕刻的蝕刻反應(yīng)器的示意圖。
圖4示出了一種計算機(jī)系統(tǒng)，其適合于實現(xiàn)本發(fā)明的實施方式中使用的控制器。
圖5A-B是已使用現(xiàn)有技術(shù)方法蝕刻過的電介質(zhì)刻蝕層的剖視圖。
圖6A是已使用本發(fā)明的一種實施方式蝕刻過的電介質(zhì)蝕刻層的剖視圖。
圖6B是已使用本發(fā)明的一種實施方式蝕刻過的電介質(zhì)蝕刻層的剖視圖。
圖7是差分(differential)的蝕刻速率與蝕刻深度(ED)的曲線圖。
具體實施方式
現(xiàn)參照本發(fā)明的如在附圖中圖解的一些優(yōu)選的實施方式對本發(fā)明進(jìn)行詳細(xì)的描述。在以下的說明中，為了使本發(fā)明能被充分理解，闡述了許多具體的細(xì)節(jié)。但對于本領(lǐng)域技術(shù)人員而言，顯而易見，沒有這些具體細(xì)節(jié)中的一些或者全部，仍可以實施本發(fā)明。在其他的示例中，為了避免不必要地使本發(fā)明難以理解，公知的工藝步驟和/或結(jié)構(gòu)沒有詳細(xì)描述。
為了便于理解，圖1示出了本發(fā)明的一種實施方式中使用的工藝的高階流程圖。將具有蝕刻層堆層(stack)的且在該堆層上形成有掩模的襯底放置在諸如等離子體處理室之類的室中(步驟104)。通過首先讓蝕刻氣體流入該等離子體處理室中，對該蝕刻層進(jìn)行蝕亥Ij(步驟108)。將上部外側(cè)電極加熱(步驟112)。提供高的偏置(步驟116)。使該蝕刻氣體形成高密度等離子體(步驟120)。停止該蝕刻氣體的流動(步驟112)。將該襯底從該等離子體處理室移走(步驟128)。
實施例
在本發(fā)明的一實施例中，將襯底放置在等離子體處理室中(步驟104)。圖2A是堆層200的剖視圖，堆層200具有襯底204，在襯底204上形成有蝕刻層208，在蝕刻層208上放置有圖案化掩模232。在該實施例中，蝕刻層是電介質(zhì)材料，如氮化硅和氧化硅雙層(silicon nitride and silicon oxide bilayer) 在該實施例中，圖案化掩模 232 是多晶硅掩模，并具有窄的特征236和寬的特征240?？梢栽谝r底和蝕刻層之間或蝕刻層和圖案化掩模之間放置一個或多個層。
圖3是可用于實施本發(fā)明的蝕刻反應(yīng)器的示意圖。在本發(fā)明的一個或多個實施方式中，蝕刻反應(yīng)器300包括位于等離子體處理室349內(nèi)的由室壁350包圍的頂部中央電極306、頂部外側(cè)電極304、底部中央電極308、和底部外側(cè)電極310。底部絕緣環(huán)312使底部中央電極308與底部外側(cè)電極310絕緣。同樣在等離子體處理室349中，襯底204被定位在底部中央電極308的頂部。底部中央電極308提供了用于托持襯底204的靜電吸盤(ESC)。在本實施方式中，底部外側(cè)電極310和頂部外側(cè)電極304具有直徑比襯底204大的孔，從而使襯底204能定位在這樣的孔內(nèi)。
氣體源324連接到等離子體處理室349，并且在蝕刻過程中將蝕刻氣體供應(yīng)到等離子體處理室349的等離子體區(qū)340中。
偏置RF源348、第一激勵RF源352、和第二激勵RF源356通過控制器335被電連接到等離子體處理室349以提供功率給電極304、電極306、電極308和電極310。偏置RF源348產(chǎn)生偏置RF功率并且將偏置RF功率供應(yīng)到等離子體處理室349。在該實施例中，偏置RF功率有2MHz的頻率。第一激勵RF源352生成源RF功率并將該源RF功率供應(yīng)到等離子體處理室349。在該實施例中，該源RF功率有27MHz的頻率。除了由所述第一激勵RF源352產(chǎn)生的RF功率外，第二 激勵RF源356產(chǎn)生另一個源RF功率，并且將該源RF功率供應(yīng)到等離子體處理室349。在該實施例中，該源RF功率有60MHz的頻率。
不同的RF信號可以被提供給各種組合的頂部和底部電極。優(yōu)選地，RF的最低頻率應(yīng)通過底部電極提供，該底部電極上放置有正被蝕刻的材料，在該實施例中，該底部電極是底部中央電極308。在該實施例中，頂部電極接地并且功率僅提供給在底部中央電極308。
C形護(hù)罩314從頂部外側(cè)電極304延伸到底部外側(cè)電極310以提供額外的等離子體約束。C形護(hù)罩314具有多個孔302，以使氣體和等離子體能流出C形護(hù)罩314。在本實施方式中，C形護(hù)罩314接地。
上部溫度控制器370向頂部中央電極306和頂部外側(cè)電極304提供獨立的溫度控制。下部溫度控制器372向底部中央電極308和底部外側(cè)電極310提供獨立的溫度控制。在一個實施方式中，通過上部溫度控制器370的相同的設(shè)置，可以將頂部外側(cè)電極304和C形護(hù)罩314保持在相同的溫度。
控制器335連接到氣體源324、偏置RF源348、上部溫度控制器370、下部溫度控制器372、排氣泵320、第一激勵RF源352、以及第二激勵RF源356?？刂破?35控制:蝕刻氣體流入等離子體處理室349、腔室壓強(qiáng)、以及從三個RF源348，352，356產(chǎn)生RF功率、電極304，306，308 和 310、以及排氣泵 320。
頂部中央電極306還用作連接到氣體源324的氣體分配板，以及用作來自氣體源324的氣體的氣體入口。排氣泵320作為去除氣體的氣體出口，這些氣體從頂部中央電極306通過等離子體區(qū)域340并經(jīng)由孔302到達(dá)排氣泵320。排氣泵320可以輔助控制壓強(qiáng)。
在本發(fā)明優(yōu)選的實施方式中，可以使用由加利福尼亞費利蒙的Lam ResearchCorporation 制造的Flex EX + 電介質(zhì)刻蝕系統(tǒng)。在該Flex EX+中，上部電極和C形護(hù)罩接地。
在另一個實施方式中，可以使用一種室，該種室諸如在由Rajinder Dhindsa于2010年9月15日提交的、專利申請序列號為12/882,560的、名稱為“Method forControlling Plasma Constituent Flux and Deposition During SemiconductorFabrication and Apparatus for Implementing the Same”的美國專利申請中所描述的一種室，基于所有的目的，通過引用將該申請并入本發(fā)明。這樣的腔室提供用于頂部電極的三個同心的加熱區(qū)。在該案例中，與下面描述的實施方式中的頂部外側(cè)電極類似地，使用這樣的室的頂部外側(cè)電極。
圖4是示出計算機(jī)系統(tǒng)400的高階框圖，計算機(jī)系統(tǒng)400適合于實現(xiàn)在本發(fā)明的實施方式中所使用的控制器335。該計算機(jī)系統(tǒng)可以有許多的物理形式，范圍從集成電路、印刷電路板、以及小的手持式裝置直至巨型超級計算機(jī)。計算機(jī)系統(tǒng)400包括一個或多個處理器402，并且還可以包括電子顯示裝置404 (用于顯示圖形、文本、及其它數(shù)據(jù))、主存儲器406 (例如，隨機(jī)存取存儲器(RAM))、存儲設(shè)備408 (例如，硬盤驅(qū)動器)、可移動存儲裝置410 (例如，光盤驅(qū)動器)、用戶接口設(shè)備412 (例如，鍵盤、觸摸屏、小鍵盤、鼠標(biāo)或其他指針設(shè)備，等等)、以及通信接口 414 (例如，無線網(wǎng)絡(luò)接口)。通信接口 414使得軟件和數(shù)據(jù)能經(jīng)由鏈路在計算機(jī)系統(tǒng)400和外部設(shè)備之間傳輸。該系統(tǒng)還可以包括通信基礎(chǔ)設(shè)施416 (例如，通信總線、交叉開關(guān)(cross-over bar)、或網(wǎng)絡(luò))，上述的設(shè)備/模塊連接到通信基礎(chǔ)設(shè)施416上。
經(jīng)由通信接口 414傳輸?shù)男畔⒖梢圆捎美珉娮有盘?、電磁信號、光信號或其他信號等信號形式，這些信號能夠經(jīng)由通信鏈路由通信接口 414接收，該通信鏈路能夠傳送信號，并且可以通過使用電線或電纜、光纖、電話線、蜂窩電話鏈路、無線電頻率鏈路、和/或其它通信信道而實現(xiàn)?？梢栽O(shè)想，使用這樣的通信接口，一個或多個處理器402可以接收來自網(wǎng)絡(luò)的信息，或在執(zhí)行上述方法步驟的過程中可以輸出信息給網(wǎng)絡(luò)。此外，本發(fā)明的方法實施方式可以僅根據(jù)處理器執(zhí)行，或者可以在諸如互聯(lián)網(wǎng)之類的結(jié)合共享部分處理的遠(yuǎn)程處理器的網(wǎng)絡(luò)上執(zhí)行。
術(shù)語“非瞬態(tài)計算機(jī)可讀介質(zhì)”通常用于指代介質(zhì)，諸如主存儲器、輔助存儲器、可移動存儲設(shè)備、和存儲設(shè)備，諸如硬盤、閃存存儲器、磁盤驅(qū)動存儲器、CD-ROM以及其他形式的持久性存儲器，并且不應(yīng)當(dāng)被解釋為涵蓋瞬態(tài)標(biāo)的物，如載波或信號。計算機(jī)代碼的例子包括諸如由編譯器產(chǎn)生的機(jī)器代碼，和含有由計算機(jī)使用解釋器執(zhí)行的較高級代碼的文檔。計算機(jī)可讀介質(zhì)也可以是由包含在載波中的計算機(jī)數(shù)據(jù)信號發(fā)送的并且代表能由處理器執(zhí)行的指令序列的計算機(jī)代碼。
對蝕刻層進(jìn)行蝕刻。在本實施方式中，在蝕刻過程中，將頂部中央電極和襯底的表面之間的間隙減小到24毫米。通過讓蝕刻氣體從氣體源324流入等離子體處理室349完成蝕刻(步驟108)。對于該實施例中的氧化硅蝕刻層，蝕刻氣體可以是C4F6、NF3> O2、和Ar。加熱頂部外側(cè)電極304 (步驟112)。優(yōu)選地，將頂部外側(cè)電極304加熱到至少150° C。提供高的偏置(步驟116)。在該實施例中，偏置是在1500至2000伏之間。高密度等離子體由蝕刻氣體形成(步驟120)。將壓強(qiáng)調(diào)節(jié)至20毫乇。使用電容耦合來提供在60MHz的2000瓦的功率、在27MHz的1400瓦的功率、和在2MHz的超過5500瓦的功率，從而激勵蝕刻氣體以形成等離子體并提供1600伏的偏壓。其他實施方式可提供在2MHz的4500至6000瓦的功率。在優(yōu)選的實施方式中，在此過程中，頂部中央電極306被設(shè)置到處于100°C至160°C之間的范圍內(nèi)的值，而頂部外側(cè)電極304的溫度設(shè)置在150°C以上。經(jīng)過300秒以后，停止蝕刻氣體的流動(步驟124)。然后，將襯底從等離子體處理室移走(步驟128)。圖2B是蝕刻完成后，堆層200的示意圖。在這個實施例中，該蝕刻的選擇性使得掩模中的許多能被保留下來。
在一種實施方式中，孔的直徑有不超過35納米的CD直徑。本發(fā)明的實施方式消除或減少了深寬比依賴蝕刻，并且減少了掩模腐蝕，從而增大了掩模選擇比。
此外，已意外地發(fā)現(xiàn)，對于小直徑和高深寬比特征，等離子體中的整個時間標(biāo)度(time scale)內(nèi)的系統(tǒng)性變化導(dǎo)致蝕刻停止。本發(fā)明的實施方式提供了穩(wěn)健的蝕刻工藝，從而減少或消除了蝕刻停止。
優(yōu)選地，偏壓是在1500至2000伏之間。偏壓V不應(yīng)設(shè)置得太高(即， 蝕刻停止的閾值)，因為具有較高的偏壓，多晶硅掩模蝕刻率會升高。因此，偏壓應(yīng)當(dāng)剛好超過閾值，該閾值通過系統(tǒng)的實驗研究確定。一般來說，在離開C型護(hù)罩之前，氣體在等離子體區(qū)域中的停留時間小于12毫秒。更優(yōu)選地，停留時間小于10毫秒。最優(yōu)選地，停留時間小于7毫秒。優(yōu)選地，介于1000至3000瓦之間的功率以27MHz的頻率提供。優(yōu)選地，在1000至2000瓦之間的功率以60MHz的頻率提供。優(yōu)選地，在蝕刻期間，將頂部外側(cè)電極保持在150°C以上的溫度持續(xù)至少360秒。更優(yōu)選地，在蝕刻期間，將頂部外側(cè)電極保持在150°C以上的溫度持續(xù)至少240秒。最優(yōu)選地，在蝕刻期間，將頂部外側(cè)電極保持在150°C以上的溫度持續(xù)至少300秒。
本發(fā)明的實施方式提供不到7毫秒的短的氣體停留時間，以減少氣體的離解(即減少來自C4F6的游離氟的量)。在該實施例中，當(dāng)減少游離氟時，形成較高碳比率的碳氟化合物。意外地發(fā)現(xiàn)，通過提高等離子體密度和減少離解，能提供高深寬比特征的快速蝕刻，同時減少掩模腐蝕，提供更具選擇性的蝕刻。
本發(fā)明的一個實施方式已被證明對于特征深度比特征寬度大于30:1的深寬比是有效的，同時不需要在掩模選擇比和蝕刻停止余量(margin)之間進(jìn)行權(quán)衡。本發(fā)明的實施方式已被證明對于50:1的深寬比有效，并預(yù)計對擴(kuò)展到100:1的深寬比是有效，其受限于掩模的制備和彎曲的CD要求，后電介質(zhì)蝕刻。在本發(fā)明的另一個實施方式中，特征是用于形成單元陣列的設(shè)備的，該設(shè)備用于DRAM (動態(tài)隨機(jī)存取存儲器)。
已發(fā)現(xiàn)頂部電極和C型護(hù)罩接地能改善工藝。由于頂部電極和C型護(hù)罩的面積大于底部中央電極308和底部外側(cè)電極310的面積，因此接地表面面積與功率供給面積的比率大于I。更優(yōu)選接地表面面積與功率供給面積的比率大于4。這種高的比率有助于提供一些由本發(fā)明的實施方式所提供的益處。在本發(fā)明的其他實施方式中，可以使用其他電容耦合裝置。已發(fā)現(xiàn)，具有大于I的接地表面面積與功率供給面積的比率改善了工藝。更優(yōu)選的為大于4的接地表面面積與功率供給面積的比率。
除了防止蝕刻停止和掩模腐蝕外，本發(fā)明的實施方式還提供高蝕刻吞吐量。本發(fā)明的實施方式還減少或消除深寬比依賴蝕刻。
圖5A是使用現(xiàn)有技術(shù)的配方蝕刻的電介質(zhì)蝕刻層504的剖視圖。這樣的配方的一個實施例提供8毫 的壓強(qiáng)和流量為58sccm的C4F6、59sccm的O2和3sccm的NF3的電介質(zhì)蝕刻層氣體。使該電介質(zhì)蝕刻氣體形成等離子體,并通過提供在2MHz的6000瓦的功率和在60MHz的900瓦的功率而提供偏置。提供34毫米的電極間隙。將該過程維持410秒。在虛線512的上面示出剩余的多晶硅掩模508。因為該配方提供低的選擇比，剩下非常少許的掩模508。由于這樣的低選擇比，該配方將無法提供具有至少為50:1的深寬比的高深寬比接觸孔(contact)。為了提高選擇比，現(xiàn)有技術(shù)會增加鈍化材料在掩模頂部的沉積速率，預(yù)期這將不會犧牲一樣多的在孔中的氧化物蝕刻速率。然而，隨著每一代孔尺寸的縮小，這種傳統(tǒng)的方法失效了，因為事實是，掩模蝕刻速率和孔的蝕刻速率在相同的方向上顯示出響應(yīng)于表面溫度或氣體的流率的變化。此外，較高的沉積速率處理方案增加蝕刻停止，這意味著，在現(xiàn)有技術(shù)中，不犧牲蝕刻停止窗口，掩模選擇比就不會增大，反之亦然。例如，圖5B是使用更具選擇性的現(xiàn)有技術(shù)的配方蝕刻的電介質(zhì)蝕刻層504的剖視圖。更具選擇性的蝕刻配方將使用與圖5A所使用的配方相同的配方，但會通過提供會增加等離子體密度的參數(shù)，諸如通過增加離子能量和壓強(qiáng)，從而增大孔的蝕刻速率。雖然離子能量增加，但其不應(yīng)該增加到閾值以上太多。如在虛線512上所顯示的，剩下更多量的多晶硅掩模508。這是因為該蝕刻遠(yuǎn)遠(yuǎn)更有選擇性。在圓516內(nèi)的圖像顯示蝕刻特征中的一些遠(yuǎn)短于其他蝕刻特征。結(jié)果發(fā)現(xiàn)，20%的特征不充分蝕刻。
圖6A示出了電介質(zhì)蝕刻層604的剖視圖，該電介質(zhì)蝕刻層604使用如圖5A所示的蝕刻的配方、附加加熱并在本發(fā)明的一個實施方式的蝕刻工藝期間將外側(cè)電極和護(hù)罩保持在至少150° C的溫度下進(jìn)行蝕刻。該實施例表明只有少量的多晶硅掩模608剩下，如虛線612上方所示出的。虛線616示出了多晶硅掩模608和蝕刻層604之間的界面的位置。與此相反，圖6B示出了電介質(zhì)蝕刻層624的剖視圖，該電介質(zhì)蝕刻層624使用利用了更具選擇性配方的本發(fā) 明的實施方式進(jìn)行蝕刻，該更具選擇性配方提供20毫乇的壓強(qiáng)和流量為300sccm的Ar、96sccm的C4F6,、72sccm的O2和7.5sccm的NF3的電介質(zhì)蝕刻層氣體。使該電介質(zhì)蝕刻氣體形成等離子體，并通過提供在2MHz的5500瓦的功率、在27MHz的2000瓦的功率和在60MHz的1400瓦的功率而提供偏置。提供24毫米的電極間隙。該過程被維持330秒。虛線636示出在多晶硅掩模628和蝕刻層624之間的界面的位置。在虛線616的上方顯示剩余的多晶硅掩模608。正如可以看到的，剩下顯示在虛線636上方的大量的掩模628。在圖6A和圖6B所剩下的剩余的多晶硅掩模之間的差異顯示為虛線612和632與掩模628的頂部之間的差異。此外，可以看出，特征的底部是一致的，這表明本發(fā)明的實施方式提供了高的選擇比而沒有蝕刻停止。已發(fā)現(xiàn)，在本實施例中，蝕刻不充分的特征不到1%。
在現(xiàn)有技術(shù)中，深寬比為50:1的特征陣列會有可測量的未完整地蝕刻的特征的百分比(10-20%)。本發(fā)明的實施方式提供了深寬比為50:1的特征，未完整地蝕刻的比例小于1% (根據(jù)統(tǒng)計資料確定)。需要對這些結(jié)構(gòu)進(jìn)行電學(xué)測試以確保蝕刻不充分率為O %(故障率)。
圖1是差分的蝕刻速率對蝕刻深度(ED)的曲線圖。本圖顯示了本創(chuàng)造性的工藝是不依賴深寬比(或蝕刻深度)的。曲線704是在不加熱外側(cè)上部電極和護(hù)罩的情況下的工藝的曲線圖。曲線708是本發(fā)明的加熱外側(cè)上部電極和護(hù)罩的實施方式的曲線圖。
此外，本發(fā)明的實施方式能夠提高電介質(zhì)刻蝕層的刻蝕速率，而不提高多晶硅掩模的蝕刻速率。已證明，該工藝維持在穩(wěn)定狀態(tài)(或穩(wěn)健)超過360秒。時間上限是未知的，但預(yù)計僅受限于在所需的設(shè)置點的表面溫度控制。
本發(fā)明通過增大孔的蝕刻速率同時不損害掩模的蝕刻速率，提供更高的選擇比。這是在將偏置電壓保持在蝕刻停止的閾值之上的情況下，通過氣體的較高的密度和較低的離解度以及較短的停留時間而實現(xiàn)的。
已發(fā)現(xiàn)，這樣的蝕刻停止不會如在現(xiàn)有技術(shù)中所認(rèn)為的那樣因深寬比而引起，而是因為蝕刻工藝是不足夠穩(wěn)健并因此導(dǎo)致隨機(jī)的停下而引起，正如由不同的蝕刻停止的隨機(jī)深度所表明的那樣。不同的蝕刻停止的隨機(jī)深度的發(fā)現(xiàn)導(dǎo)致這樣的假說，即等離子體條件超出了蝕刻進(jìn)展的隨機(jī)誤差，這將導(dǎo)致時間依賴性而不是深寬比或CD依賴性的蝕刻停止。
在圖3所示的本發(fā)明的實施方式中的裝置提供高的等離子體約束余量、高的氣體導(dǎo)通率(高至30sCCm/毫乇)和高的接地/功率面積比(》2:1)，以在晶片上獲得足夠的離子能量余量，從而提供高的深寬比孔蝕刻。上部電極和C型護(hù)罩的大的Si表面面積導(dǎo)致顯著的等離子體與壁(護(hù)罩)的相互作用，從而造成在單元蝕刻工藝的整個時間范圍內(nèi)等離子體化學(xué)過程的不穩(wěn)定或“非穩(wěn)定狀態(tài)”。本發(fā)明的實施方式減少這種不穩(wěn)定性。本發(fā)明的實施方式增加穩(wěn)定性從而提供穩(wěn)定的狀態(tài)。意外地發(fā)現(xiàn)，維持頂部外側(cè)電極在至少150° C的溫度并結(jié)合提供高密度等離子體，能提供穩(wěn)定的等離子體狀態(tài)。
意外地發(fā)現(xiàn)，通過提供高的頂部外側(cè)電極溫度和高密度等離子體以提供更穩(wěn)健的等離子體，這樣所導(dǎo)致的蝕刻是接近無ARDE蝕刻，從而不需要在掩模選擇比和蝕刻停止余量之間進(jìn)行權(quán)衡。
本發(fā)明的實施方式的其他優(yōu)點是，它們提供了具成本效益的解決方案，因為本發(fā)明的實施方式不需要復(fù)雜的硬件來提供RF脈沖。此外，本發(fā)明的實施方式可縮小至約23nm的深寬比為60:1的孔(在圖6B中數(shù)據(jù)示出)?？煽s性僅受限于掩模制備和彎曲的CD要求，后電介質(zhì)蝕刻。由于用這種新的方法獲得遠(yuǎn)遠(yuǎn)更高的選擇比，因此，可以使用更薄的掩模開始結(jié)構(gòu)集成，并且降低在掩模制備過程中結(jié)構(gòu)集成失敗的風(fēng)險。
雖然本發(fā)明已經(jīng)根據(jù)幾個優(yōu)選的實施方式進(jìn)行了描述，但是存在落入本發(fā)明范圍內(nèi)的變化、置換、修改和各種等同方案。還應(yīng)當(dāng)注意，有實現(xiàn)本發(fā)明的方法和裝置的許多替代的方式。因此，意旨在于，以下所附的權(quán)利要求書應(yīng)解釋為包括落入在本發(fā)明的真實含義和范圍之內(nèi)的所有這些變化、置換、以及各種替代等同方案。
權(quán)利要求
1.一種在等離子體處理室中在布置于掩模下的電介質(zhì)蝕刻層中蝕刻特征的方法，其包括: 使蝕刻氣體流入所述等離子體處理室內(nèi)； 在所述特征的所述蝕刻期間，將頂部外側(cè)電極保持在至少150°c的溫度； 使所述蝕刻氣體形成等離子體，所述等離子體蝕刻所述蝕刻層。
2.根據(jù)權(quán)利要求1所述的方法，其中所述蝕刻氣體流入到流出所述等離子體處理室的時間少于12毫秒。
3.根據(jù)權(quán)利要求2所述的方法，還包括保持在至少20毫乇的壓強(qiáng)。
4.根據(jù)權(quán)利要求3所述的方法，還包括提供至少為1500伏的偏壓。
5.根據(jù)權(quán)利要求4所述的方法，其中，所述使所述蝕刻氣體形成所述等離子體使用電容耦合以使所述蝕刻氣體形成所述等離子體。
6.根據(jù)權(quán)利要求5所述的方法，其中，所述電容耦合通過底部電極提供功率，并且其中所述頂部中央電極和所述頂部外側(cè)電極接地。
7.根據(jù)權(quán)利要求6所述的方法，還包括設(shè)置大于4的接地面積與功率供給面積的比。
8.根據(jù)權(quán)利要求7所述的方法，其中，所述使所述蝕刻氣體形成所述等離子體提供至少360秒的穩(wěn)定狀態(tài)。
9.根據(jù)權(quán)利要求8所述的方法，其中，所述特征中的一些具有至少為30:1的深寬比并且⑶不超過35納米。
10.根據(jù)權(quán)利要求1所述的方法，其中，所述掩模是硅。
11.根據(jù)權(quán)利要求10所述的方法，其中，所述電介質(zhì)層是氮化硅或氧化硅中的至少一種。
12.根據(jù)權(quán)利要求11所述的方法，其中，所述電介質(zhì)層是氮化硅和氧化硅雙層。
13.根據(jù)權(quán)利要求12所述的方法，其中，所述特征中的一些具有至少為30:1的深寬比并且⑶不超過35納米。
14.根據(jù)權(quán)利要求13所述的方法，其中，所述特征中的一些具有至少為50:1的深寬比并且其中不到I %的所述特征有蝕刻停止。
15.根據(jù)權(quán)利要求1所述的方法，還包括保持在至少20毫乇的壓強(qiáng)。
16.根據(jù)權(quán)利要求1所述的方法，還包括提供至少為1500伏的偏壓。
17.根據(jù)權(quán)利要求1所述的方法，還包括設(shè)置大于4的接地面積與功率供給面積的比。
18.根據(jù)權(quán)利要求11所述的方法，其中，所述特征中的一些具有至少為30:1的深寬比且⑶不超過35納米。
19.根據(jù)權(quán)利要求18所述的方法，其中，所述特征中的一些具有至少為50:1的深寬比并且其中不到I %的所述特征有蝕刻停止。
全文摘要
一種具有提高的掩模選擇比的蝕刻。提供了一種在等離子體處理室中在蝕刻層中蝕刻特征的方法。使蝕刻氣體流入等離子體處理腔室。在特征蝕刻期間，將頂部外側(cè)電極保持在至少150°C的溫度下。使蝕刻氣體形成等離子體，該等離子體蝕刻所述蝕刻層。
文檔編號H01L21/311GK103208420SQ201210563858
公開日2013年7月17日 申請日期2012年12月21日 優(yōu)先權(quán)日2012年1月17日
發(fā)明者阿南塔·因德拉坎提, 拉金德爾·迪恩賽 申請人:朗姆研究公司