具有氣隙的半導(dǎo)體器件及其制造方法
【專利摘要】本發(fā)明提供一種制造半導(dǎo)體器件的方法包括以下步驟：在襯底之上形成多個(gè)位線結(jié)構(gòu)；在位線結(jié)構(gòu)之上形成彼此之間插入有覆蓋層的多層間隔件層；通過選擇性刻蝕間隔件層來暴露出襯底的表面；通過選擇性刻蝕覆蓋層來形成氣隙和用于覆蓋氣隙的上部的覆蓋間隔件；以及在位線結(jié)構(gòu)之間形成儲存節(jié)點(diǎn)接觸插塞。
【專利說明】具有氣隙的半導(dǎo)體器件及其制造方法
[0001]相關(guān)申請的交叉引用
[0002]本申請要求2012年5月31日提出的韓國專利申請N0.10-2012-0058435的優(yōu)先 權(quán),其全部內(nèi)容通過引用合并于此。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明的示例性實(shí)施例涉及一種半導(dǎo)體器件，更具體而言涉及一種具有氣隙的半 導(dǎo)體器件及其制造方法。
【背景技術(shù)】
[0004]一般而言，半導(dǎo)體器件包括多個(gè)第一導(dǎo)電層圖案和多個(gè)第二導(dǎo)電層圖案。每個(gè)第 二導(dǎo)電層圖案形成在第一導(dǎo)電層圖案之間，但在第一導(dǎo)電層圖案和第二導(dǎo)電層圖案之間絕 緣。第一導(dǎo)電層圖案可以包括柵電極、位線和金屬線。第二導(dǎo)電層圖案可以包括接觸插塞、 儲存節(jié)點(diǎn)接觸插塞、位線接觸插塞和通孔(via)。
[0005]隨著半導(dǎo)體器件高度集成，第一導(dǎo)電層圖案與第二導(dǎo)電層圖案之間的距離變得越 來越短。第一導(dǎo)電層圖案與第二導(dǎo)電層圖案之間的較窄的間隔可能會在第一導(dǎo)電層圖案與 第二導(dǎo)電層圖案之間產(chǎn)生寄生電容。具體地，由于位線與儲存節(jié)點(diǎn)接觸插塞之間的寄生電 容的增加，包括與儲存節(jié)點(diǎn)接觸插塞相鄰的位線的動(dòng)態(tài)隨機(jī)存取存儲(DRAM)器件可能會具 有緩慢的操作速率和劣化的刷新特征。
[0006]為了減小寄生電容，可以最小化第一導(dǎo)電層圖案與第二導(dǎo)電層圖案之間的面對的 面積，或要求保持導(dǎo)電層圖案之間的距離。然而，由于半導(dǎo)體器件產(chǎn)品的尺寸縮減，在增加 導(dǎo)電層圖案之間的距離方面存在限制。同樣地，為了縮小面對的面積所提出的一種方式是 降低第一導(dǎo)電層圖案或第二導(dǎo)電層圖案的高度。然而，降低高度必然伴隨導(dǎo)電層圖案的電 阻增加。
[0007]因此，減小寄生電阻的一種最好方式是減小絕緣層的介電常數(shù)。一般而言，使用氧 化硅層和氮化硅層作為半導(dǎo)體器件的絕緣層。氧化硅層的介電常數(shù)(k)大約為4，且氮化硅 層的介電常數(shù)(k)大約為7。
[0008]由于氧化硅層和氮化硅層仍具有高介電常數(shù)，因此在減小寄生電容方面是有限制 的。近來，正在發(fā)展諸如氮化硅硼(SiBN)和氮化硅碳(SiCN)的一些具有較低介電常數(shù)的 層，但它們的介電常數(shù)接近6，仍不夠低。

【發(fā)明內(nèi)容】

[0009]本發(fā)明的一個(gè)實(shí)施例涉及一種半導(dǎo)體器件及其制造方法，所述半導(dǎo)體器件在位線 與儲存節(jié)點(diǎn)接觸插塞之間具有減小的寄生電容。
[0010]根據(jù)本發(fā)明的一個(gè)實(shí)施例，一種制造半導(dǎo)體器件的方法包括以下步驟:在襯底之 上形成多個(gè)位線結(jié)構(gòu)；在位線結(jié)構(gòu)之上形成彼此之間插入有覆蓋層的多層間隔件層；通過 選擇性刻蝕間隔件層來暴露出襯底的表面；通過選擇性刻蝕覆蓋層來形成氣隙和用于覆蓋氣隙的上部的覆蓋間隔件；以及在位線結(jié)構(gòu)之間形成儲存節(jié)點(diǎn)接觸插塞。
[0011]根據(jù)本發(fā)明的另一個(gè)實(shí)施例，一種制造半導(dǎo)體器件的方法包括以下步驟:在襯底 之上形成多個(gè)位線結(jié)構(gòu)；在位線結(jié)構(gòu)之上形成彼此之間插入有覆蓋層的多層間隔件層；通 過選擇性刻蝕間隔件層來暴露出襯底的表面；通過選擇性刻蝕覆蓋層來形成氣隙和用于覆 蓋氣隙的上部的覆蓋間隔件；形成用于覆蓋氣隙的下部的氣隙下覆蓋層；以及在形成有氣 隙下覆蓋層的位線結(jié)構(gòu)之間形成儲存節(jié)點(diǎn)接觸插塞。
[0012]根據(jù)本發(fā)明的另一個(gè)實(shí)施例，一種制造半導(dǎo)體器件的方法包括以下步驟:在襯底 之上形成多個(gè)位線結(jié)構(gòu)；在位線結(jié)構(gòu)之上形成覆蓋層；在覆蓋層之上形成間隔件層；通過 選擇性刻蝕間隔件層和覆蓋層來暴露出襯底的表面；通過選擇性刻蝕覆蓋層來形成氣隙和 用于覆蓋氣隙的上部的覆蓋間隔件；形成用于覆蓋氣隙的下部的氣隙下覆蓋層；以及在形 成有氣隙下覆蓋層的位線結(jié)構(gòu)之間形成儲存節(jié)點(diǎn)接觸插塞。
[0013]根據(jù)本發(fā)明的另一個(gè)實(shí)施例，一種制造半導(dǎo)體器件的方法包括以下步驟:在襯底 之上形成多個(gè)位線結(jié)構(gòu)；在位線結(jié)構(gòu)之上形成第一間隔件層；在第一間隔件層之上形成覆 蓋層和第二間隔件層；選擇性刻蝕第二間隔件層和覆蓋層；通過選擇性刻蝕覆蓋層來形成 氣隙和用于覆蓋氣隙的上部的覆蓋間隔件；形成用于覆蓋氣隙的下部的氣隙下覆蓋層；通 過選擇性刻蝕氣隙下覆蓋層和第一間隔件層來暴露出襯底的表面；以及在位線結(jié)構(gòu)之間形 成儲存節(jié)點(diǎn)接觸插塞。
[0014]根據(jù)本發(fā)明的另一個(gè)實(shí)施例，一種半導(dǎo)體器件包括:設(shè)置在襯底之上的多個(gè)位線 結(jié)構(gòu)；位于位線結(jié)構(gòu)之間的多個(gè)儲存節(jié)點(diǎn)接觸插塞；形成在位線結(jié)構(gòu)與儲存節(jié)點(diǎn)接觸插塞 之間的氣隙；覆蓋間隔件，所述覆蓋間隔件被配置成覆蓋氣隙的上部和位線結(jié)構(gòu)的上部； 間隔件，所述間隔件被配置成覆蓋位線結(jié)構(gòu)和覆蓋間隔件；以及氣隙下覆蓋層，所述氣隙下 覆蓋層被配置成覆蓋間隔件的同時(shí)覆蓋氣隙的下部。
【專利附圖】

【附圖說明】
[0015]圖1是說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的截面圖。
[0016]圖2A至2F是說明制造根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的方法的截面圖。
[0017]圖3是說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的截面圖。
[0018]圖4A和4B是說明制造根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的方法的截面圖。
[0019]圖5是說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的截面圖。
[0020]圖6A和6B是說明制造根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的方法的截面圖。
[0021]圖7是說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的截面圖。
[0022]圖8A至8F是說明制造根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的方法的截面圖。
[0023]圖9是說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的截面圖。
[0024]圖1OA和IOB是說明根據(jù)制造本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的方法的截面 圖。
[0025]圖11是說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的截面圖。
[0026]圖12A和12B是說明制造根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的方法的截面 圖。
[0027]圖13是說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的截面圖。[0028]圖14A至14G是說明制造根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的方法的截面 圖。
【具體實(shí)施方式】
[0029]下面將參照附圖更詳細(xì)地描述本發(fā)明的示例性實(shí)施例。但是，本發(fā)明可以用不同 的方式實(shí)施，而不應(yīng)解釋為限定為本文所提供的實(shí)施例。確切地說，提供這些實(shí)施例是為了 使本說明書清楚且完整，并向本領(lǐng)域技術(shù)人員充分傳達(dá)本發(fā)明的范圍。在說明書中，相同的 附圖標(biāo)記在本發(fā)明的不同附圖和實(shí)施例中表示相似的部分。
[0030]附圖并非按比例繪制，在某些情況下，為了清楚地示出實(shí)施例的特征可能對比例 進(jìn)行了夸大處理。當(dāng)提及第一層在第二層“上”或在襯底“上”時(shí)，其不僅涉及第一層直接 形成在第二層上或在襯底上的情況，還涉及在第一層與第二層之間或在第一層與襯底之間 存在第三層的情況。
[0031]圖1是說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的截面圖。
[0032]參照圖1，在半導(dǎo)體襯底11之上形成有多個(gè)位線結(jié)構(gòu)。每個(gè)位線結(jié)構(gòu)中層疊有位 線14和硬掩模層圖案15。位線14可以包括導(dǎo)電材料，例如多晶硅、金屬、金屬氮化物以及 金屬硅化物。位線14可以由所述導(dǎo)電材料中的任一種導(dǎo)電材料組成，或位線14可以是層疊 有所述導(dǎo)電材料中的至少兩種導(dǎo)電材料的層疊結(jié)構(gòu)。位線14可以是沿著任一方向伸展的 線型。雖然在圖中未示出，但是在半導(dǎo)體襯底11之上還可以形成下結(jié)構(gòu)和層間電介質(zhì)層。 下結(jié)構(gòu)可以包括導(dǎo)電材料，例如多晶硅、金屬、金屬氮化物以及金屬硅化物。層間電介質(zhì)層 可以包括氧化硅和氮化硅。層間電介質(zhì)層可以覆蓋下結(jié)構(gòu)，且下結(jié)構(gòu)可以是穿通層間電介 質(zhì)層的插塞。下結(jié)構(gòu)可以在位線14的下方，且下結(jié)構(gòu)可以暴露在位線14之間。例如，可以 在位線14的下方形成隔離層12和有源區(qū)13。而且，雖然在圖中未示出，可以形成諸如掩埋 柵的柵結(jié)構(gòu)。位線14可彼此之間以相同的間距規(guī)則地布置在半導(dǎo)體襯底11之上。
[0033]在多個(gè)位線14之間形成有儲存節(jié)點(diǎn)接觸插塞22。儲存節(jié)點(diǎn)接觸插塞22可以包括 導(dǎo)電材料，例如多晶硅、金屬、金屬氮化物以及金屬硅化物。儲存節(jié)點(diǎn)接觸插塞22可由所述 導(dǎo)電材料中的任一種導(dǎo)電材料形成，或儲存節(jié)點(diǎn)接觸插塞22可以是層疊了所述導(dǎo)電材料 中的至少兩種導(dǎo)電材料的層疊結(jié)構(gòu)。儲存節(jié)點(diǎn)接觸插塞22可以規(guī)則地布置在半導(dǎo)體襯底 11之上。
[0034]在位線14與儲存節(jié)點(diǎn)接觸插塞22之間形成有間隔件17A。間隔件17A可以包括 絕緣層。間隔件17A可以由具有低介電常數(shù)的材料形成，以減小位線14與儲存節(jié)點(diǎn)接觸插 塞22之間的寄生電容。間隔件17A可以包括例如氮化硅(Si3N4)的氮化物。
[0035]在間隔件17A與位線14之間形成有如中空空間(empty space)的氣隙20，且在 氣隙20的上部形成有覆蓋間隔件16B。覆蓋間隔件16B可以具有覆蓋硬掩模層圖案15的 上側(cè)壁和上部的分離形狀。覆蓋間隔件16B可以由具有與間隔件17A不同介電常數(shù)的材料 形成。覆蓋間隔件16B具有不影響位線14與儲存節(jié)點(diǎn)接觸插塞22之間的寄生電容的高 度?？梢酝ㄟ^去除每個(gè)覆蓋間隔件16B的一部分來形成氣隙20。由于氣隙20具有介電常 數(shù)“1”，因此可顯著減小位線14與儲存節(jié)點(diǎn)接觸插塞22之間的寄生電容。覆蓋間隔件16B 覆蓋氣隙20的上部。
[0036]在儲存節(jié)點(diǎn)接觸插塞22的下方形成有氣隙下覆蓋層21，以密閉地密封氣隙20的下部。氣隙下覆蓋層21可為硅層?？梢越?jīng)由選擇性外延生長工藝來形成氣隙下覆蓋層21。 結(jié)果，可以形成高架結(jié)構(gòu)(elevated structure)。
[0037]根據(jù)圖1，在位線14與儲存節(jié)點(diǎn)接觸插塞22之間形成有氣隙20。氣隙20的下部 被氣隙下覆蓋層21密閉地密封。氣隙20具有介電常數(shù)“1”，且氣隙20可以顯著減小位線 14與儲存節(jié)點(diǎn)接觸插塞22之間的寄生電容。
[0038]根據(jù)本發(fā)明的一個(gè)實(shí)施例，不需要額外形成用于密閉地密封氣隙20的覆蓋層。換 言之，由于通過從每個(gè)位線14的下部去除每個(gè)覆蓋間隔件16B的一部分來形成氣隙20，因 此用于覆蓋氣隙20的覆蓋間隔件16B被形成為自對準(zhǔn)的。
[0039]同樣地，氣隙下覆蓋層21不僅密閉地密封氣隙20的下部，而且還防止位線14與 儲存節(jié)點(diǎn)接觸插塞22電短路。
[0040]圖2A至2F是說明制造根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的方法的截面圖。
[0041]參照圖2A，在半導(dǎo)體襯底11之上形成隔離層12。經(jīng)由淺溝槽隔離(Shallow Trenchlsolation, STI)工藝來形成隔離層12。隔離層12限定出多個(gè)有源區(qū)13。盡管圖 中未示出，但是在形成隔離層12之后可以執(zhí)行形成掩埋柵BG的工藝。經(jīng)由本領(lǐng)域技術(shù)人 員熟知的工藝來形成掩埋柵。有源區(qū)13可以包括要與位線14耦接的有源區(qū)以及要與儲存 節(jié)點(diǎn)接觸插塞22耦接的有源區(qū)。
[0042]隨后，在所述多個(gè)有源區(qū)13中的一些有源區(qū)13的表面之上形成位線結(jié)構(gòu)，所述位 線結(jié)構(gòu)中層疊了位線14和硬掩模層圖案15。位線結(jié)構(gòu)可以具有同時(shí)穿通有源區(qū)13和隔離 層12的線型。硬掩模層圖案15可以包括氮化硅。位線14可以包括導(dǎo)電材料，例如摻雜雜 質(zhì)的半導(dǎo)體材料、金屬、金屬氮化物和/或金屬硅化物。位線14可由所述導(dǎo)電材料中的任 一種導(dǎo)電材料形成，或位線14可以是層疊了所述導(dǎo)電材料中的至少兩種導(dǎo)電材料的層疊 結(jié)構(gòu)。例如，位線14可以由選自多晶硅、鎢、鈦、鋁、銅、鉭、鈷、硅、鐵、鎳及其組合中的一種 形成。在本發(fā)明的本實(shí)施例中，位線14可以包括鎢。位線14可以具有沿著任一方向拉伸的 線型。位線14可以彼此之間以相同的距離規(guī)則地布置在半導(dǎo)體襯底11之上。位線14可 以具有形成在隔離層12的表面上同時(shí)形成在有源區(qū)13的表面上的線形狀。雖然未示出， 還可以在位線14的下方形成插塞(未示出)。
[0043]可以經(jīng)由以下方法形成位線14。在半導(dǎo)體襯底11之上形成第一導(dǎo)電層(未示出)。 在第一導(dǎo)電層之上形成彼此之間以相同的距離規(guī)則地排列的線形狀的線型硬掩模層圖案
15。使用硬掩模層圖案15作為刻蝕阻擋層來刻蝕第一導(dǎo)電層。結(jié)果，形成位線14?？山?jīng)由 光刻工藝形成硬掩模層圖案15。
[0044]參照圖2B，在包括位線結(jié)構(gòu)的襯底結(jié)構(gòu)的輪廓之上形成間隔件層。間隔件層要用 作位線間隔件。間隔件層可由選自硅、氮化鈦、氮化硅、氧化硅以及氧氮化硅的材料形成。間 隔件層可由所述材料中的任一種材料或?qū)盈B有所述材料中的兩種或多種材料的層疊結(jié)構(gòu) 形成。
[0045]根據(jù)本發(fā)明的本實(shí)施例，可以通過層疊第一間隔件層16和第二間隔件層17來形 成間隔件層。第一間隔件層16和第二間隔件層17可以由具有刻蝕選擇性的材料形成。例 如，第一間隔件層16可包括氧化硅，而第二間隔件層17可包括氮化硅。因此，間隔件層可以 具有氧化物-氮化物(ON)的結(jié)構(gòu)?？山?jīng)由化學(xué)氣相沉積(CVD)工藝沉積氧化硅。第二間隔 件層17可經(jīng)由物理氣相沉積(PVD)工藝或等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)工藝形成，已知這兩種工藝具有較差的階梯覆蓋性。經(jīng)由所述工藝，第二間隔件層17的上部可在位線 結(jié)構(gòu)的上邊緣之上沉積得厚(參見附圖標(biāo)記“18”)。結(jié)果，可以得到稱為懸垂(overhang)的 輪廓。根據(jù)本發(fā)明的另一個(gè)實(shí)施例，保形地沉積第二間隔件層17，然后可以在位線結(jié)構(gòu)之上 形成尤其厚的第三間隔件層(未示出)。例如，第三間隔件層可經(jīng)由PVD工藝或PECVD工藝 形成。第三間隔件層可以包括氮化硅或可在刻蝕掉氮化硅和氧化硅時(shí)保護(hù)位線結(jié)構(gòu)的上部 的材料。例如，第三間隔件層可以包括金屬。根據(jù)本發(fā)明的另一個(gè)實(shí)施例，第一間隔件層16 可以包括氮化鈦(TiN)，且第二間隔件層17可以包括氧化物或氮化物。因此，第一間隔件層 16和第二間隔件層17可以具有TiN-氧化物(TO)的結(jié)構(gòu)或TiN-氮化物(TN)的結(jié)構(gòu)。
[0046]參照圖2C，通過選擇性去除第一間隔件層16和第二間隔件層17來暴露出半導(dǎo)體 襯底11位于位線結(jié)構(gòu)之間的表面?？梢詧?zhí)行回蝕工藝來從半導(dǎo)體襯底11的表面去除第一 間隔件層16和第二間隔件層17。在回蝕工藝之后，可以形成覆蓋間隔件16A和間隔件17A。 覆蓋間隔件16A和間隔件17A可以保留在每個(gè)位線結(jié)構(gòu)的上部和兩個(gè)側(cè)壁中。在回蝕工藝 期間，在硬掩模層圖案15的上部中并未暴露出覆蓋間隔件16A?？梢栽谖痪€14的下側(cè)壁中 暴露出覆蓋間隔件16A，參見附圖標(biāo)記“19”。
[0047]參照圖2D，選擇性去除每個(gè)覆蓋間隔件16A的一部分。由于間隔件17A和覆蓋間 隔件16A由具有刻蝕選擇性的材料形成，因此通過使用可僅選擇性刻蝕覆蓋間隔件16A的 化學(xué)品來去除每個(gè)覆蓋間隔件16A的一部分。當(dāng)覆蓋間隔件16A由氧化硅形成時(shí)，可使用 包括氟化氫(HF)的化學(xué)品。當(dāng)覆蓋間隔件16A由氮化硅形成時(shí)，可使用包括磷酸(H3PO4)的 化學(xué)品。當(dāng)覆蓋間隔件16A由氮化鈦形成時(shí)，可使用包括硫酸(H2SO4)和過氧化氫(H2O2)的 混合溶液的化學(xué)品。
[0048]經(jīng)由濕法刻蝕工藝，從位線14的下部刻蝕覆蓋間隔件16A。當(dāng)去除覆蓋間隔件16A 時(shí)，由于刻蝕間隔件17A與覆蓋間隔件16A的刻蝕選擇性不同，間隔件17A未被刻蝕。同樣 地，由于隔離層12與覆蓋間隔件16A的刻蝕選擇性不同，隔離層12未被刻蝕。
[0049]如上所述，當(dāng)從位線14的下側(cè)壁刻蝕每個(gè)覆蓋間隔件16A的一部分時(shí)，形成氣隙 20，所述氣隙是位線14與間隔件17A之間的中空空間。在形成氣隙20之后，從上述部分刻 蝕每個(gè)覆蓋間隔件16A的一部分的工藝獲得的覆蓋間隔件16B被形成為包圍硬掩模層圖案 15的上部和上側(cè)壁的分離結(jié)構(gòu)。結(jié)果，間隔件17A將覆蓋間隔件16B覆蓋，且氣隙20位于 覆蓋間隔件16B的下方。覆蓋間隔件16B具有包圍硬掩模層圖案15的上部和上側(cè)壁的分 離結(jié)構(gòu)。氣隙20的高度可以至少與位線14的上表面相同或更高。
[0050]參照圖2E，在形成有氣隙20的位線結(jié)構(gòu)之間的半導(dǎo)體襯底11之上形成氣隙下覆 蓋層21。氣隙下覆蓋層21可經(jīng)由選擇性外延生長(Selective Epitaxial Growth,SEG)工 藝形成。例如，氣隙下覆蓋層21可為硅層。氣隙下覆蓋層21密閉地密封氣隙20的下部。 而且，當(dāng)稍后形成儲存節(jié)點(diǎn)接觸插塞時(shí)，氣隙下覆蓋層21防止儲存節(jié)點(diǎn)接觸插塞與位線14 電短路。
[0051]參照圖2F，為了填隙而在位線結(jié)構(gòu)之間的氣隙下覆蓋層21之上形成導(dǎo)電層。隨 后，通過將導(dǎo)電層平坦化來形成儲存節(jié)點(diǎn)接觸插塞22。平坦化工藝停止在間隔件17A。
[0052]儲存節(jié)點(diǎn)接觸插塞22可以是導(dǎo)電層，所述導(dǎo)電層包括導(dǎo)電材料，例如摻雜雜質(zhì)的 半導(dǎo)體材料、金屬、金屬氮化物和金屬硅化物。儲存節(jié)點(diǎn)接觸插塞22可由所述導(dǎo)電材料中 的任一種導(dǎo)電材料形成，或儲存節(jié)點(diǎn)接觸插塞22可以具有層疊了所述導(dǎo)電材料中的至少兩種導(dǎo)電材料的層疊結(jié)構(gòu)。根據(jù)本發(fā)明的本實(shí)施例，儲存節(jié)點(diǎn)接觸插塞22可以包括多晶硅。
[0053]圖3是說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的截面圖。
[0054]參照圖3，在半導(dǎo)體襯底11之上形成有多個(gè)位線結(jié)構(gòu)。每個(gè)位線結(jié)構(gòu)包括層疊在 其中的位線14和硬掩模層圖案15。位線14可以包括導(dǎo)電材料，例如多晶硅、金屬、金屬氮 化物和金屬硅化物。位線14可由所述導(dǎo)電材料中的任一種導(dǎo)電材料形成，或位線14可以 是層疊了所述導(dǎo)電材料中的至少兩種導(dǎo)電材料的層疊結(jié)構(gòu)。位線14可以是沿著任一方向 伸展的線型。盡管圖中未示出，還可以在半導(dǎo)體襯底11之上形成下結(jié)構(gòu)和層間電介質(zhì)層。 下結(jié)構(gòu)可以包括導(dǎo)電材料，例如多晶硅、金屬、金屬氮化物以及金屬硅化物。層間電介質(zhì)層 可以包括氧化硅和氮化硅。層間電介質(zhì)層可以覆蓋下結(jié)構(gòu)，且下結(jié)構(gòu)可以是穿通層間電介 質(zhì)層的插塞。下結(jié)構(gòu)可以在位線14的下方，且下結(jié)構(gòu)可以暴露在位線14之間。例如，可以 在位線14的下方形成隔離層12和有源區(qū)13。而且，盡管圖中未示出，可形成例如掩埋柵的 柵結(jié)構(gòu)。位線14可彼此之間以相同的間距規(guī)則地布置在半導(dǎo)體襯底11之上。
[0055]在多個(gè)位線14之間形成有儲存節(jié)點(diǎn)接觸插塞24A。儲存節(jié)點(diǎn)接觸插塞24A可以包 括導(dǎo)電材料，例如多晶硅、金屬、金屬氮化物以及金屬硅化物。儲存節(jié)點(diǎn)接觸插塞24A可由 所述導(dǎo)電材料中的任一種導(dǎo)電材料形成，或儲存節(jié)點(diǎn)接觸插塞24A可以是層疊了所述導(dǎo)電 材料中的兩種或多種導(dǎo)電材料的層疊結(jié)構(gòu)。儲存節(jié)點(diǎn)接觸插塞24A可規(guī)則地布置在半導(dǎo)體 襯底11之上。
[0056]在位線14與儲存節(jié)點(diǎn)接觸插塞24A之間形成有間隔件17A。間隔件17A可以包括 絕緣層。間隔件17A可以由具有低介電常數(shù)的材料形成，以減小位線14與儲存節(jié)點(diǎn)接觸插 塞24A之間的寄生電容。間隔件17A可以包括例如氮化硅(Si3N4)的氮化物。
[0057]在間隔件17A與位線14之間形成有氣隙20。在氣隙20的上部形成有覆蓋間隔件 16B。覆蓋間隔件16B可以具有覆蓋硬掩模層圖案15的上側(cè)壁和上部的分離形狀。覆蓋間 隔件16B可以由具有與間隔件17A不同介電常數(shù)的材料形成。覆蓋間隔件16B具有不影響 位線14與儲存節(jié)點(diǎn)接觸插塞24A之間的寄生電容的高度?？梢酝ㄟ^去除每個(gè)覆蓋間隔件 16B的一部分來形成氣隙20。由于氣隙20具有介電常數(shù)“1”，因此可顯著減小位線14與儲 存節(jié)點(diǎn)接觸插塞24A之間的寄生電容。覆蓋間隔件16B覆蓋氣隙20的上部。
[0058]在儲存節(jié)點(diǎn)接觸插塞24A與間隔件17A之間形成有間隔件型的氣隙下覆蓋層23A， 以密閉地密封氣隙20的下部。氣隙下覆蓋層23A可以為硅層。氣隙下覆蓋層23A可以形 成在有源區(qū)13和隔離層12之上。
[0059]根據(jù)圖3，氣隙20被形成在位線14與儲存節(jié)點(diǎn)接觸插塞24A之間。氣隙20的下 部被氣隙下覆蓋層23A密閉地密封。由于氣隙20具有介電常數(shù)“1”，因此氣隙20可以顯著 減小位線14與儲存節(jié)點(diǎn)接觸插塞24A之間的寄生電容。
[0060]根據(jù)本發(fā)明的本實(shí)施例，不需要額外形成被配置為密閉地密封氣隙20的覆蓋層。 換言之，由于通過從每個(gè)位線14的下部去除每個(gè)覆蓋間隔件16B的一部分來形成氣隙20 系，因此用于覆蓋氣隙20的覆蓋間隔件16B被形成為自對準(zhǔn)的。
[0061]同樣地，氣隙下覆蓋層23A不僅密閉地密封氣隙20的下部，而且還防止位線14與 儲存節(jié)點(diǎn)接觸插塞24A電短路。
[0062]圖4A和4B是說明制造根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的方法的截面圖。除了形成氣隙下覆蓋層的工藝之外，可如上文所述的實(shí)施例一樣執(zhí)行制造工藝。
[0063]換言之，在形成氣隙20之后，如圖4A所示，在包括形成有氣隙20的位線結(jié)構(gòu)的半 導(dǎo)體襯底11的輪廓之上形成氣隙下覆蓋層23。氣隙下覆蓋層23可以包括多晶硅。氣隙下 覆蓋層23可經(jīng)由低壓化學(xué)氣相沉積(LPCVD)工藝形成。
[0064]氣隙下覆蓋層23密閉地密封氣隙20的下部。而且，當(dāng)形成儲存節(jié)點(diǎn)接觸插塞時(shí)， 氣隙下覆蓋層23防止儲存節(jié)點(diǎn)接觸插塞與位線14電短路。
[0065]隨后，在氣隙下覆蓋層23之上形成導(dǎo)電層24。結(jié)果，導(dǎo)電層24可以間隙填充位線 結(jié)構(gòu)之間的間隔。導(dǎo)電層24可由選自摻雜雜質(zhì)的多晶娃、金屬、金屬氮化物以及金屬娃化 物的材料形成。導(dǎo)電層24可以由所述材料中的任一種材料形成，或?qū)щ妼?4可以具有層 疊了所述材料中的兩種或多種材料的層疊結(jié)構(gòu)。
[0066]參照圖4B，將導(dǎo)電層24平坦化。對導(dǎo)電層24的平坦化停止在位線結(jié)構(gòu)的上部的 間隔件17A的表面。結(jié)果，在位線結(jié)構(gòu)之間形成儲存節(jié)點(diǎn)接觸插塞24A。在間隔件17A與儲 存節(jié)點(diǎn)接觸插塞24A之間形成氣隙下覆蓋層23A。
[0067]圖5是說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的截面圖。
[0068]參照圖5，在半導(dǎo)體襯底11之上形成有多個(gè)位線結(jié)構(gòu)。每個(gè)位線結(jié)構(gòu)包括層疊在 其中的位線14和硬掩模層圖案15。位線14可以包括導(dǎo)電材料，例如多晶硅、金屬、金屬氮 化物和金屬硅化物。位線14可由所述導(dǎo)電材料中的任一種導(dǎo)電材料形成或者由層疊了所 述導(dǎo)電材料中的兩種或多種導(dǎo)電材料的層疊結(jié)構(gòu)形成。位線14可以是沿著任一方向伸展 的線型。盡管圖中未示出，還可以在半導(dǎo)體襯底11之上形成下結(jié)構(gòu)和層間電介質(zhì)層。下結(jié) 構(gòu)可包括導(dǎo)電材料，例如多晶硅、金屬、金屬氮化物和金屬硅化物。層間電介質(zhì)層可以包括 氧化硅和氮化硅。層間電介質(zhì)層可以覆蓋下結(jié)構(gòu)，且下結(jié)構(gòu)可以是穿通層間電介質(zhì)層的插 塞。下結(jié)構(gòu)可以形成在位線14的下方。下結(jié)構(gòu)可以暴露在位線14之間。例如，可以在位 線14的下方形成隔離層12和有源區(qū)13。而且，盡管圖中未示出，可以形成諸如掩埋柵的柵 結(jié)構(gòu)。位線14可彼此之間以相同的間距規(guī)則地布置在半導(dǎo)體襯底11之上。
[0069]在多個(gè)位線14之間形成儲存節(jié)點(diǎn)接觸插塞26。儲存節(jié)點(diǎn)接觸插塞26可以包括導(dǎo) 電材料，例如多晶硅、金屬、金屬氮化物和金屬硅化物。儲存節(jié)點(diǎn)接觸插塞26可以由所述導(dǎo) 電材料中的任一種導(dǎo)電材料形成或者由包括所述導(dǎo)電材料中的兩種或多種導(dǎo)電材料的層 疊結(jié)構(gòu)形成。儲存節(jié)點(diǎn)接觸插塞26可規(guī)則地布置在半導(dǎo)體襯底11之上。
[0070]在位線14與儲存節(jié)點(diǎn)接觸插塞26之間形成有間隔件17A。間隔件17A可以包括 絕緣層。間隔件17A可以由具有低介電常數(shù)的材料形成，以減小位線14與儲存節(jié)點(diǎn)接觸插 塞26之間的寄生電容。間隔件17A可以包括例如氮化硅(Si3N4)的氮化物。
[0071]在間隔件17A與位線14之間形成有氣隙20。在氣隙20的上部形成有覆蓋間隔 件16B。覆蓋間隔件16B可以具有覆蓋硬掩模層圖案15的上側(cè)壁和上部的分離形狀。覆蓋 間隔件16B可以由具有與間隔件17A不同介電常數(shù)的材料形成。覆蓋間隔件16B具有不影 響位線14與儲存節(jié)點(diǎn)接觸插塞26之間的寄生電容的高度。可以通過去除每個(gè)覆蓋間隔件 16B的一部分來形成氣隙20。由于氣隙20具有介電常數(shù)“1”，因此可顯著減小位線14與儲 存節(jié)點(diǎn)接觸插塞26之間的寄生電容。覆蓋間隔件16B覆蓋氣隙20的上部。
[0072]在儲存節(jié)點(diǎn)接觸插塞26與間隔件17A之間形成有間隔件型的氣隙下覆蓋層25A， 以密閉地密封氣隙20的下部。氣隙下覆蓋層25A可為硅層。氣隙下覆蓋層25A可以形成在有源區(qū)13和隔離層12之上。
[0073]根據(jù)圖5，在位線14與儲存節(jié)點(diǎn)接觸插塞26之間形成有氣隙20。氣隙20的下部 被氣隙下覆蓋層25A密閉地密封。氣隙20具有介電常數(shù)“1”，因此氣隙20可以顯著減小位 線14與儲存節(jié)點(diǎn)接觸插塞26之間的寄生電容。
[0074]根據(jù)本發(fā)明的本實(shí)施例，不需要額外形成用于密閉地密封氣隙20的覆蓋層。換言 之，由于氣隙20是通過從每個(gè)位線14的下部去除每個(gè)覆蓋間隔件16B的一部分而形成的， 因此用于覆蓋氣隙20的覆蓋間隔件16B被形成為自對準(zhǔn)的。
[0075]同樣地，氣隙下覆蓋層25A不僅密閉地密封氣隙20的下部，而且還防止位線14和 儲存節(jié)點(diǎn)接觸插塞26電短路。
[0076]圖6A和6B是說明制造根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的方法的截面圖。 除了形成氣隙下覆蓋層的工藝之外，可類似于上文所述的實(shí)施例來執(zhí)行制造工藝。
[0077]換言之，在形成氣隙20之后，如圖6A所示，在包括形成有氣隙20的位線結(jié)構(gòu)的半 導(dǎo)體襯底11的輪廓之上形成氣隙下覆蓋層25。氣隙下覆蓋層25可為絕緣層，諸如氧化物 層和氮化物層?？梢越?jīng)由物理氣相沉積(PVD)工藝或等離子體增強(qiáng)化學(xué)氣相沉積(PECVD) 工藝形成氣隙下覆蓋層23，已知物理氣相沉積(PVD)工藝或等離子體增強(qiáng)化學(xué)氣相沉積 (PECVD)工藝是具有較差的階梯覆蓋性的工藝。經(jīng)由所述工藝，將氣隙下覆蓋層25的上部 在位線結(jié)構(gòu)的上邊緣之上沉積得厚。結(jié)果，可獲得稱為懸垂的輪廓。
[0078]隨后，選擇性刻蝕氣隙下覆蓋層25。結(jié)果，暴露出半導(dǎo)體襯底11位于位線結(jié)構(gòu)之 間的表面?？梢詧?zhí)行回蝕工藝來從半導(dǎo)體襯底11的表面去除氣隙下覆蓋層25。在回蝕工 藝之后，形成覆蓋間隔件17A的氣隙下覆蓋層25A。氣隙下覆蓋層25A保留在每個(gè)位線結(jié)構(gòu) 的上部和兩個(gè)側(cè)壁。在回蝕工藝期間，間隔件17A在硬掩模層圖案15的上部中并未暴露。
[0079]氣隙下覆蓋層25A密閉地密封氣隙20的下部。當(dāng)形成儲存節(jié)點(diǎn)接觸插塞時(shí)，氣隙 下覆蓋層25A防止儲存節(jié)點(diǎn)接觸插塞和位線14電短路。
[0080]參照圖6B，在氣隙下覆蓋層25A之上形成導(dǎo)電層(未示出)。結(jié)果，將導(dǎo)電層平坦 化。對導(dǎo)電層的平坦化停止在氣隙下覆蓋層25A。結(jié)果，形成儲存節(jié)點(diǎn)接觸插塞26。儲存 節(jié)點(diǎn)接觸插塞26可以包括由摻雜雜質(zhì)的多晶硅、金屬、金屬氮化物或金屬硅化物形成的第 二導(dǎo)電層。儲存節(jié)點(diǎn)接觸插塞26可以由所述材料中的任一種材料或包括所述材料中的兩 種或多種材料的層疊結(jié)構(gòu)形成。
[0081]圖7是說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的截面圖。
[0082]參照圖7，在半導(dǎo)體襯底31之上形成有多個(gè)位線結(jié)構(gòu)。每個(gè)位線結(jié)構(gòu)包括層疊在 其中的位線34和硬掩模層圖案35。位線34可以包括導(dǎo)電材料，例如多晶硅、金屬、金屬氮 化物以及金屬硅化物。位線34可以由所述導(dǎo)電材料中的任一種導(dǎo)電材料或包括所述導(dǎo)電 材料中的兩種或多種導(dǎo)電材料的層疊結(jié)構(gòu)形成。位線34可以是沿著任一方向伸展的線型。 盡管圖中未示出，還可以在半導(dǎo)體襯底31之上形成下結(jié)構(gòu)和層間電介質(zhì)層。下結(jié)構(gòu)可以包 括導(dǎo)電材料，例如多晶硅、金屬、金屬氮化物以及金屬硅化物。層間電介質(zhì)層可以包括氧化 硅和氮化硅。層間電介質(zhì)層可以覆蓋下結(jié)構(gòu)。下結(jié)構(gòu)可以是穿通層間電介質(zhì)層的插塞。下 結(jié)構(gòu)可以形成在位線34的下方。下結(jié)構(gòu)可以暴露在位線34之間。例如，可以在位線34的 下方形成隔離層32和有源區(qū)33。而且，盡管圖中未示出，可形成例如掩埋柵的柵極結(jié)構(gòu)。 位線34可彼此之間以相同的間距規(guī)則地布置在半導(dǎo)體襯底11之上。[0083]在多個(gè)位線34之間形成有儲存節(jié)點(diǎn)接觸插塞43A。儲存節(jié)點(diǎn)接觸插塞43A可包括 導(dǎo)電材料，例如多晶硅、金屬、金屬氮化物以及金屬硅化物。儲存節(jié)點(diǎn)接觸插塞43A可由所 述導(dǎo)電材料中的任一種導(dǎo)電材料或包括所述導(dǎo)電材料中的兩種或多種導(dǎo)電材料的層疊結(jié) 構(gòu)形成。
[0084]在位線34與儲存節(jié)點(diǎn)接觸插塞43A之間形成有包括第一間隔件36A和第二間隔 件38A的間隔件。第一間隔件36A和第二間隔件38A可以包括絕緣層。第一間隔件36A和 第二間隔件38A可由具有低介電常數(shù)的材料形成，以減小位線34與儲存節(jié)點(diǎn)接觸插塞43A 之間的寄生電容。第一間隔件36A和第二間隔件38A可以包括例如氮化硅(Si3N4)的氮化 物。
[0085]在第一間隔件36A與第二間隔件38A之間形成有氣隙41。在氣隙41的上部形成 有覆蓋間隔件37B。覆蓋間隔件37B可具有分離形狀，其可覆蓋硬掩模層圖案35的上側(cè)壁 和上部。覆蓋間隔件37B可由具有與第一間隔件36A和第二間隔件38A不同介電常數(shù)的材 料形成。覆蓋間隔件37B具有不影響位線34與儲存節(jié)點(diǎn)接觸插塞43A之間的寄生電容的 高度?？赏ㄟ^去除每個(gè)覆蓋間隔件37B的一部分來形成氣隙41。覆蓋間隔件37B覆蓋氣隙 41的上部。
[0086]在儲存節(jié)點(diǎn)接觸插塞43A的下方形成有氣隙下覆蓋層42，以密閉地密封氣隙41的 下部。氣隙下覆蓋層42可以是硅層?？山?jīng)由選擇性外延生長工藝形成氣隙下覆蓋層42。
[0087]如上文所述，在位線34與儲存節(jié)點(diǎn)接觸插塞43A之間形成有具有氣隙41的間隔 件。氣隙41的下部被氣隙下覆蓋層42密閉地密封。氣隙41減小位線34與儲存節(jié)點(diǎn)接觸 插塞43A之間的寄生電容。由于氣隙41具有介電常數(shù)“1”，因此氣隙41可顯著減小位線 34與儲存節(jié)點(diǎn)接觸插塞43A之間的寄生電容。
[0088]根據(jù)本發(fā)明的本實(shí)施例，不需要額外形成用于密閉地密封氣隙41的覆蓋層。換言 之，由于通過從每個(gè)位線34的下部去除每個(gè)覆蓋間隔件37A的一部分來形成氣隙41，因此 用于覆蓋氣隙41的覆蓋間隔件37B被形成為自對準(zhǔn)的。
[0089]同樣地，氣隙下覆蓋層42不僅密閉地密封氣隙41的下部，而且還防止位線34與 儲存節(jié)點(diǎn)接觸插塞43A短路。
[0090]圖8A至8F是說明制造根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的方法的截面圖。
[0091]參照圖8A，在半導(dǎo)體襯底31之上形成隔離層32。經(jīng)由淺溝槽隔離(STI)工藝形 成隔離層32。隔離層32限定出多個(gè)有源區(qū)33。盡管圖中未示出，可在形成隔離層32之后 執(zhí)行形成掩埋柵BG的工藝。掩埋柵經(jīng)由本領(lǐng)域技術(shù)人員熟知的工藝形成。有源區(qū)33可以 包括要與位線34耦接的有源區(qū)和要與儲存節(jié)點(diǎn)接觸插塞43A耦接的其它有源區(qū)。
[0092]隨后，在所述多個(gè)有源區(qū)33中的一些有源區(qū)33的表面之上形成層疊了位線34和 硬掩模層圖案35的位線結(jié)構(gòu)。位線結(jié)構(gòu)可以具有同時(shí)穿通有源區(qū)33和隔離層32的線型。 硬掩模層圖案35可以包括氮化硅。位線34可以包括導(dǎo)電材料，例如摻雜雜質(zhì)的半導(dǎo)體材 料、金屬、金屬氮化物和/或金屬硅化物。位線34可由所述導(dǎo)電材料中的任一種導(dǎo)電材料 或包括所述導(dǎo)電材料中的兩種或多種導(dǎo)電材料的層疊結(jié)構(gòu)形成。例如，位線34可由選自多 晶硅、鎢、鈦、鋁、銅、鉭、鈷、硅、鐵、鎳及其組合的一種形成。在本發(fā)明的本實(shí)施例中，位線34 可以包括鎢。位線34可以具有沿著任一方向伸展的線型。位線34可彼此之間以相同的間 距規(guī)則地布置在半導(dǎo)體襯底31之上。位線34可以具有形成在隔離層32的表面之上同時(shí)形成在有源區(qū)33的表面之上的線形狀。雖然未示出，還可以在位線34的下方形成插塞(未 示出)。
[0093]可經(jīng)由如下方法形成位線34。在半導(dǎo)體襯底31之上形成第一導(dǎo)電層(未示出)。 線型硬掩模層圖案35被形成為彼此之間以相同的距離規(guī)則排列在第一導(dǎo)電層之上的線形 狀。使用硬掩模層圖案35作為刻蝕阻擋層來刻蝕第一導(dǎo)電層。結(jié)果，形成位線34?？山?jīng)由 光刻工藝形成硬掩模層圖案35。
[0094]參照圖SB，在包括位線結(jié)構(gòu)的襯底結(jié)構(gòu)的輪廓之上形成間隔件層。間隔件層要用 作位線間隔件。間隔件層可由選自硅、氮化鈦、氮化硅、氧化硅以及氧氮化硅的材料形成。間 隔件層可由所述材料中的任一種材料或包括所述材料中的兩種或多種材料的層疊結(jié)構(gòu)形 成。
[0095]可以通過層疊第一間隔件層36、第二間隔件層37和第三間隔件層38來形成間隔 件層。第一間隔件層36和第三間隔件層38可由相同材料形成。第二間隔件層37可由對 于第一間隔件層36和第三間隔件層38具有刻蝕選擇性的材料形成。例如，第一間隔件層 36和第三間隔件層38可以包括氮化硅，而第二間隔件層37可以包括氧化硅。因此，間隔件 層可具有氮化物-氧化物-氮化物(NON)的結(jié)構(gòu)。可經(jīng)由化學(xué)氣相沉積(CVD)工藝沉積氧 化硅，并可使用將氮化硅的一部分氧化的方法。可經(jīng)由物理氣相沉積(PVD)工藝或等離子體 增強(qiáng)化學(xué)氣相沉積(PECVD)工藝來形成第三間隔件層38，已知物理氣相沉積(PVD)工藝和 等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)工藝是具有較差的階梯覆蓋性的工藝。經(jīng)由所述工藝， 可以將第三間隔件層38的上部在位線結(jié)構(gòu)的上邊緣之上沉積得厚(參見附圖標(biāo)記“39”)。 結(jié)果，可獲得稱為懸垂的輪廓。根據(jù)本發(fā)明的另一個(gè)實(shí)施例，保形地沉積第三間隔件層38。 可以在位線結(jié)構(gòu)之上形成尤其厚的第四間隔件層(未示出)。例如，可經(jīng)由PVD工藝或PECVD 工藝形成第四間隔件層。第四間隔件層可包括氮化硅或可在刻蝕掉氮化硅和氧化硅時(shí)保護(hù) 位線結(jié)構(gòu)的上部的材料。例如，第四間隔件層可以包括金屬。根據(jù)本發(fā)明的另一個(gè)實(shí)施例， 第一間隔件層36和第三間隔件層38可以包括氧化硅(SiO2),且第二間隔件層37可以包括 氮化鈦(TiN)。因此，間隔件層可以具有氧化物-TiN-氧化物(OTO)的結(jié)構(gòu)。
[0096]參照圖SC，通過選擇性去除間隔件層來暴露出位于位線結(jié)構(gòu)之間的半導(dǎo)體襯底 31的表面?？梢詧?zhí)行回蝕工藝，以從半導(dǎo)體襯底31的表面去除間隔件層。在回蝕工藝之 后，形成包括第一間隔件36A、覆蓋間隔件37A和第二間隔件38A的間隔件。間隔件可以保 留在每個(gè)位線結(jié)構(gòu)的上部和兩個(gè)側(cè)壁。在回蝕工藝期間，在硬掩模層圖案35的上部不暴露 出覆蓋間隔件37A。可以在位線34的下側(cè)壁暴露出覆蓋間隔件37A (參見附圖標(biāo)記“40”)。 間隔件具有氮化物-氧化物-氮化物(NON)的結(jié)構(gòu)，且氮化硅保護(hù)氧化硅避免暴露。
[0097]參照圖8D，選擇性去除間隔件的每個(gè)覆蓋間隔件37A的一部分。當(dāng)?shù)谝婚g隔件36A 和第二間隔件38A為氮化硅而覆蓋間隔件37A包括氧化硅時(shí)，可經(jīng)由濕法刻蝕工藝選擇性 去除覆蓋間隔件37A。濕法刻蝕工藝可使用包括氟化氫(HF)的化學(xué)品執(zhí)行。當(dāng)間隔件具有 氧化物-TiN-氧化物(OTO)結(jié)構(gòu)時(shí)，使用能夠選擇性去除氮化鈦的化學(xué)品。例如，包括硫酸 (H2SO4)和過氧化氫(H2O2)的混合溶液的化學(xué)品可用于選擇性去除氮化鈦。
[0098]經(jīng)由濕法刻蝕工藝，從位線34的下部刻蝕覆蓋間隔件37A。當(dāng)去除覆蓋間隔件37A 時(shí)，第一間隔件36A和第二間隔件38A由于它們的刻蝕選擇性而不被刻蝕。
[0099]如上所述，當(dāng)從位線34的下側(cè)壁刻蝕每個(gè)覆蓋間隔件37A的一部分時(shí)，形成具有氣隙41的間隔件。間隔件可以覆蓋每個(gè)硬掩模層圖案35的上部和兩個(gè)側(cè)壁。形成氣隙41， 所述氣隙是第一間隔件36A與第二間隔件38A之間的中空間隔。在形成氣隙41之后，覆蓋 間隔件37B在第一間隔件36A與第二間隔件38A之間被形成為包圍硬掩模層圖案35的上 部和上側(cè)壁的分離結(jié)構(gòu)。結(jié)果，間隔件覆蓋布置有氣隙41的覆蓋間隔件37B。覆蓋間隔件 37B具有包圍硬掩模層圖案35的上部和上側(cè)壁的分離結(jié)構(gòu)。氣隙41的高度可以與位線34 的上表面相同或更高。
[0100]參照圖8E，在形成有氣隙41的位線結(jié)構(gòu)之間的半導(dǎo)體襯底31之上形成氣隙下覆 蓋層42。氣隙下覆蓋層42可以經(jīng)由選擇性外延生長(SEG)工藝形成。例如，氣隙下覆蓋層 42可為硅層。換言之，可通過經(jīng)由SEG工藝形成硅層來形成氣隙下覆蓋層42。氣隙下覆蓋 層42密閉地密封氣隙41的下部。同樣地，當(dāng)稍后形成儲存節(jié)點(diǎn)接觸插塞時(shí)，氣隙下覆蓋層 42防止儲存節(jié)點(diǎn)接觸插塞和位線34電短路。
[0101]隨后，在氣隙下覆蓋層42之上形成導(dǎo)電層43。結(jié)果，位線結(jié)構(gòu)之間的間隔可以被 導(dǎo)電層43間隙填充。導(dǎo)電層43可包括導(dǎo)電層，例如摻雜雜質(zhì)的多晶硅、金屬、金屬氮化物 和金屬硅化物。導(dǎo)電層43可由所述材料中的任一種材料或包括所述材料中的兩種或多種 材料的層疊結(jié)構(gòu)形成。
[0102]參照圖8F，將導(dǎo)電層43平坦化。平坦化工藝停止在間隔件，尤其停止在第二間隔 件38A。結(jié)果，形成儲存節(jié)點(diǎn)接觸插塞43A。
[0103]如上文所述，當(dāng)形成儲存節(jié)點(diǎn)接觸插塞43A時(shí),形成位于位線34與儲存節(jié)點(diǎn)接觸 插塞43A之間的具有氣隙41的間隔件。氣隙下覆蓋層42密閉地密封氣隙41的下部。氣 隙41可以減小位線34與儲存節(jié)點(diǎn)接觸插塞43A之間的寄生電容。由于氣隙41具有介電 常數(shù)“1”，因此氣隙41可顯著減小位線34與儲存節(jié)點(diǎn)接觸插塞43A之間的寄生電容。
[0104]根據(jù)本發(fā)明的本實(shí)施例，不需要額外形成用于密閉地密封氣隙41的覆蓋層。換言 之，由于通過從每個(gè)位線34的下部去除每個(gè)覆蓋間隔件37A的一部分來形成氣隙41，因此 用于覆蓋氣隙41的覆蓋間隔件37B被形成為自對準(zhǔn)的。
[0105]同樣地，氣隙下覆蓋層42不僅密閉地密封氣隙41的下部，而且還防止位線34和 儲存節(jié)點(diǎn)接觸插塞43A短路。
[0106]圖9是說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的截面圖。
[0107]參照圖9，在半導(dǎo)體襯底31之上形成有多個(gè)位線結(jié)構(gòu)。每個(gè)位線結(jié)構(gòu)包括層疊在 其中的位線34和硬掩模層圖案35。位線34可以包括導(dǎo)電材料，例如多晶硅、金屬、金屬氮 化物和金屬硅化物。位線34可由所述導(dǎo)電材料中的任何一種導(dǎo)電材料形成，或位線34可以 是層疊了所述導(dǎo)電材料中的至少兩種導(dǎo)電材料的層疊結(jié)構(gòu)。位線34可以是沿著任一方向 伸展的線型。盡管圖中未示出，還可以形成在半導(dǎo)體襯底31之上形成下結(jié)構(gòu)和層間電介質(zhì) 層。下結(jié)構(gòu)可以包括導(dǎo)電材料，例如多晶硅、金屬、金屬氮化物以及金屬硅化物。層間電介 質(zhì)層可包括氧化硅和氮化硅。層間電介質(zhì)層可以覆蓋下結(jié)構(gòu)，且下結(jié)構(gòu)可以是穿通層間電 介質(zhì)層的插塞。下結(jié)構(gòu)可以形成在位線34的下方，且下結(jié)構(gòu)可以暴露在位線34之間。例 如，可以在位線34的下方形成位于有源區(qū)33之間的隔離層32。同樣地，盡管圖中未示出， 可以形成例如掩埋柵的柵結(jié)構(gòu)。位線34可彼此之間以相同的間距規(guī)則地布置在半導(dǎo)體襯 底31之上。
[0108]在所述多個(gè)位線34之間形成有儲存節(jié)點(diǎn)接觸插塞45A。儲存節(jié)點(diǎn)接觸插塞45A可以包括導(dǎo)電材料，例如多晶硅、金屬、金屬氮化物和金屬硅化物。儲存節(jié)點(diǎn)接觸插塞45A可 以由所述導(dǎo)電材料中的任一種導(dǎo)電材料或包括所述導(dǎo)電材料中的兩種或多種導(dǎo)電材料的 層疊結(jié)構(gòu)形成。
[0109]在位線34與儲存節(jié)點(diǎn)接觸插塞45A之間形成有包括第一間隔件36A和第二間隔 件38A的間隔件。第一間隔件36A和第二間隔件38A可包括絕緣層。第一間隔件36A和第 二間隔件38A可由具有低介電常數(shù)的材料形成，以減小位線34與儲存節(jié)點(diǎn)接觸插塞45A之 間的寄生電容。第一間隔件36A和第二間隔件38A可以包括例如氮化硅(Si3N4)的氮化物。
[0110]在第一間隔件36A與第二間隔件38A之間形成有氣隙41。在氣隙41的上部形成 有覆蓋間隔件37B。覆蓋間隔件37B可具有覆蓋硬掩模層圖案35的上側(cè)壁和上部的分離形 狀。覆蓋間隔件37B可由具有與第一間隔件36A和第二間隔件38A不同介電常數(shù)的材料形 成。覆蓋間隔件37B具有不影響位線34與儲存節(jié)點(diǎn)接觸插塞45A之間的寄生電容的高度。 可通過去除每個(gè)覆蓋間隔件37B的一部分來形成氣隙41。覆蓋間隔件37B覆蓋氣隙41的 上部。
[0111]在第二間隔件38A的側(cè)壁上形成有氣隙下覆蓋層44A，以密閉地密封氣隙41的下 部。氣隙下覆蓋層44A可為硅層。
[0112]如上所述，在位線34與儲存節(jié)點(diǎn)接觸插塞45A之間形成有具有氣隙41的間隔件。 氣隙41的下部被氣隙下覆蓋層44A密閉地密封。氣隙41減小位線34與儲存節(jié)點(diǎn)接觸插 塞45A之間的寄生電容。由于氣隙41具有介電常數(shù)“1”，因此氣隙41可顯著減小位線34 與儲存節(jié)點(diǎn)接觸插塞45A之間的寄生電容。
[0113]根據(jù)本發(fā)明的本實(shí)施例，不需要額外形成用于密閉地密封氣隙41的覆蓋層。換言 之，由于通過從每個(gè)位線34的下部去除每個(gè)覆蓋間隔件37A的一部分來形成氣隙41，因此 用于覆蓋氣隙41的覆蓋間隔件37B被形成為自對準(zhǔn)的。
[0114]同樣地，氣隙下覆蓋層44A不僅密閉地密封氣隙41的下部，而且還防止位線34與 儲存節(jié)點(diǎn)接觸插塞45A電短路。
[0115]圖1OA和IOB是說明制造根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的方法的截面 圖。除了形成氣隙下覆蓋層的工藝之外，可類似于上文所述的實(shí)施例來執(zhí)行制造工藝。
[0116]換言之，在形成氣隙41之后，如圖1OA所示，在包括形成有氣隙41的位線結(jié)構(gòu)的 半導(dǎo)體襯底31的輪廓之上形成氣隙下覆蓋層44。氣隙下覆蓋層44可為多晶硅層。氣隙下 覆蓋層44可經(jīng)由低壓化學(xué)氣相沉積(LPCVD)工藝形成。
[0117]氣隙下覆蓋層44密閉地密封氣隙41的下部。當(dāng)形成儲存節(jié)點(diǎn)接觸插塞時(shí)，氣隙 下覆蓋層44防止儲存節(jié)點(diǎn)接觸插塞和位線34電短路。
[0118]隨后，在氣隙下覆蓋層44之上形成導(dǎo)電層45。結(jié)果，導(dǎo)電層45可以間隙填充位線 結(jié)構(gòu)之間的間隔。導(dǎo)電層45可以包括由摻雜雜質(zhì)的多晶娃、金屬、金屬氮化物以及金屬娃 化物形成的導(dǎo)電層。導(dǎo)電層可由所述材料中的任一種材料或含有所述材料中的兩種或多種 材料的層疊結(jié)構(gòu)形成。
[0119]參照圖10B，將導(dǎo)電層45平坦化。對導(dǎo)電層45和氣隙下覆蓋層44的平坦化停止 在位線結(jié)構(gòu)的上部的第二間隔件38A的表面。結(jié)果，在位線結(jié)構(gòu)之間形成儲存節(jié)點(diǎn)接觸插 塞45A。在第二間隔件38A與儲存節(jié)點(diǎn)接觸插塞45A之間形成氣隙下覆蓋層44A。
[0120]圖11是說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的截面圖。[0121]參照圖11，在半導(dǎo)體襯底31之上形成有多個(gè)位線結(jié)構(gòu)。每個(gè)位線結(jié)構(gòu)包括層疊 在其中的位線34和硬掩模層圖案35。位線34可以包括導(dǎo)電材料，例如多晶硅、金屬、金屬 氮化物以及金屬硅化物。位線34可以由所述導(dǎo)電材料中的任一種導(dǎo)電材料或包括所述導(dǎo) 電材料中的兩種或多種導(dǎo)電材料的層疊結(jié)構(gòu)形成。位線34可為線形。盡管圖中未示出，還 可以在半導(dǎo)體襯底31之上形成下結(jié)構(gòu)和層間電介質(zhì)層。下結(jié)構(gòu)可包括導(dǎo)電材料，例如多晶 娃、金屬、金屬氮化物以及金屬娃化物。層間電介質(zhì)層可包括氧化娃和氮化娃。層間電介質(zhì) 層可覆蓋下結(jié)構(gòu)，且下結(jié)構(gòu)可以是穿通層間電介質(zhì)層的插塞。下結(jié)構(gòu)可以形成在位線34的 下方，且下結(jié)構(gòu)可以暴露在位線34之間。例如，可以在位線34的下方形成隔離層32和有 源區(qū)33。同樣地，盡管圖中未示出，可以形成例如掩埋柵的柵結(jié)構(gòu)。位線34可彼此之間以 相同的間距規(guī)則地布置在半導(dǎo)體襯底31之上。
[0122]在多個(gè)位線34之間形成有儲存節(jié)點(diǎn)接觸插塞47。儲存節(jié)點(diǎn)接觸插塞47可以包括 導(dǎo)電材料，例如多晶硅、金屬、金屬氮化物以及金屬硅化物。儲存節(jié)點(diǎn)接觸插塞47可以由所 述導(dǎo)電材料中的任一種導(dǎo)電材料或包括所述導(dǎo)電材料中的兩種或多種導(dǎo)電材料的層疊結(jié) 構(gòu)形成。
[0123]在位線34與儲存節(jié)點(diǎn)接觸插塞47之間形成有包括第一間隔件36A和第二間隔件 38A的間隔件。第一間隔件36A和第二間隔件38A可包括絕緣層。第一間隔件36A和第二 間隔件38A可由具有低介電常數(shù)的材料形成，以減小位線34與儲存節(jié)點(diǎn)接觸插塞47之間 的寄生電容。第一間隔件36A和第二間隔件38A可包括例如氮化硅(Si3N4)的氮化物。
[0124]在第一間隔件36A與第二間隔件38A之間形成有氣隙41，且在氣隙41的上部形 成有覆蓋間隔件37B。覆蓋間隔件37B可具有覆蓋硬掩模層圖案35的上側(cè)壁和上部的分 離形狀。覆蓋間隔件37B可由具有與第一間隔件36A和第二間隔件38A不同的介電常數(shù)的 材料形成。覆蓋間隔件37B具有不影響位線34與儲存節(jié)點(diǎn)接觸插塞47之間的寄生電容的 高度。可通過去除每個(gè)覆蓋間隔件37B的一部分來形成氣隙41。覆蓋間隔件37B覆蓋氣隙 41的上部。
[0125]在第二間隔件38A的側(cè)壁上形成有氣隙下覆蓋層46A，以密閉地密封氣隙41的下 部。氣隙下覆蓋層46A可為絕緣層，例如，氧化物層和氮化物層。氣隙下覆蓋層46A在第二 間隔件38A的上部覆蓋每個(gè)位線結(jié)構(gòu)的上表面和兩個(gè)側(cè)壁。
[0126]如上文所述，在位線34與儲存節(jié)點(diǎn)接觸插塞47之間形成了具有氣隙41的間隔 件。氣隙41的下部被氣隙下覆蓋層46A密閉地密封。由于氣隙41具有介電常數(shù)“1”，因此 氣隙41可減小位線34與儲存節(jié)點(diǎn)接觸插塞47之間的寄生電容。
[0127]根據(jù)本發(fā)明的本實(shí)施例，不需要額外形成用于密閉地密封氣隙41的覆蓋層。換言 之，由于通過從每個(gè)位線34的下部去除每個(gè)覆蓋間隔件37A的一部分來形成氣隙41，因此 用于覆蓋氣隙41的覆蓋間隔件37B被形成為自對準(zhǔn)的。
[0128]同樣地，氣隙下覆蓋層46A不僅密閉地密封氣隙41的下部，而且還防止位線34和 儲存節(jié)點(diǎn)接觸插塞47電短路。
[0129]圖12A和12B是說明制造根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的方法的截面 圖。除了形成氣隙下覆蓋層的工藝之外，可類似于上文所述的實(shí)施例來執(zhí)行制造工藝。
[0130]換言之，在形成氣隙41之后，如圖12A所示，在包括形成有氣隙41的位線結(jié)構(gòu)的 半導(dǎo)體襯底31的輪廓之上形成氣隙下覆蓋層46。氣隙下覆蓋層46可為絕緣層，例如氧化物層和氮化物層?？梢越?jīng)由物理氣相沉積(PVD)工藝或等離子體增強(qiáng)化學(xué)氣相沉積(PECVD) 工藝形成氣隙下覆蓋層46，已知物理氣相沉積(PVD)工藝或等離子體增強(qiáng)化學(xué)氣相沉積 (PECVD)工藝是具有較差的階梯覆蓋性的工藝。經(jīng)由所述工藝，氣隙下覆蓋層46在位線結(jié) 構(gòu)的上部和上邊緣中被沉積得厚。結(jié)果，可以獲得稱為懸垂的輪廓。
[0131]隨后，選擇性刻蝕氣隙下覆蓋層46。結(jié)果，暴露出位于位線結(jié)構(gòu)之間的半導(dǎo)體襯底 31的表面?？蓤?zhí)行回蝕工藝來從半導(dǎo)體襯底31的表面去除氣隙下覆蓋層46。在回蝕工藝 之后，形成覆蓋第二間隔件38A的氣隙下覆蓋層46A。氣隙下覆蓋層46A保留在每個(gè)位線結(jié) 構(gòu)的上部和兩個(gè)側(cè)壁。在回蝕工藝期間，在硬掩模層圖案35的上部中并未暴露出第二間隔 件 38A。
[0132]氣隙下覆蓋層46A密閉地密封氣隙41的下部。當(dāng)形成儲存節(jié)點(diǎn)接觸插塞時(shí)，氣隙 下覆蓋層46A可以防止儲存節(jié)點(diǎn)接觸插塞和位線34電短路。
[0133]參照圖12B，在包括氣隙下覆蓋層46A的襯底結(jié)構(gòu)的輪廓之上形成導(dǎo)電層(未示 出)。結(jié)果，將導(dǎo)電層平坦化。對導(dǎo)電層的平坦化停止在氣隙下覆蓋層46A。結(jié)果，形成儲存 節(jié)點(diǎn)接觸插塞47。儲存節(jié)點(diǎn)接觸插塞47可包括由摻雜雜質(zhì)的多晶娃、金屬、金屬氮化物或 金屬硅化物形成的導(dǎo)電層。儲存節(jié)點(diǎn)接觸插塞47可由所述材料中的任一種材料或含有所 述材料中的兩種或多種材料的層疊結(jié)構(gòu)形成。
[0134]圖13是說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的截面圖。
[0135]參照圖13，在半導(dǎo)體襯底31之上形成有多個(gè)位線結(jié)構(gòu)。每個(gè)位線結(jié)構(gòu)包括層疊在 其中的位線34和硬掩模層圖案35。位線34可以包括導(dǎo)電材料，例如多晶硅、金屬、金屬氮 化物以及金屬硅化物。位線34可由所述導(dǎo)電材料中的任一種導(dǎo)電材料或包括所述導(dǎo)電材 料中的兩種或多種導(dǎo)電材料的層疊結(jié)構(gòu)形成。位線34可為線形式。盡管圖中未示出，還可 以在半導(dǎo)體襯底31之上形成下結(jié)構(gòu)和層間電介質(zhì)層。下結(jié)構(gòu)可以包括導(dǎo)電材料，例如多晶 娃、金屬、金屬氮化物以及金屬娃化物。層間電介質(zhì)層可以包括氧化娃和氮化娃。層間電介 質(zhì)層可覆蓋下結(jié)構(gòu)。下結(jié)構(gòu)可以是穿通層間電介質(zhì)層的插塞。下結(jié)構(gòu)可形成在位線34的 下方。下結(jié)構(gòu)可暴露在位線34之間。例如，可以在位線34的下方形成隔離層32和有源區(qū) 33。同樣地，盡管圖中未示出，可形成例如掩埋柵的柵結(jié)構(gòu)。位線34可彼此之間以相同的 間隔規(guī)則地布置在半導(dǎo)體襯底31之上。
[0136]在所述多個(gè)位線34之間形成有儲存節(jié)點(diǎn)接觸插塞49。儲存節(jié)點(diǎn)接觸插塞49可包 括導(dǎo)電材料，例如多晶硅、金屬、金屬氮化物和金屬硅化物。儲存節(jié)點(diǎn)接觸插塞49可由所述 導(dǎo)電材料中的任一種導(dǎo)電材料或包括所述導(dǎo)電材料中的兩種或多種導(dǎo)電材料的層疊結(jié)構(gòu) 形成。
[0137]在位線34與儲存節(jié)點(diǎn)接觸插塞49之間形成有包括第一間隔件36A和第二間隔件 38A的間隔件。第一間隔件36A和第二間隔件38A可包括絕緣層。第一間隔件36A和第二 間隔件38A可由具有低介電常數(shù)的材料形成，以減小位線34與儲存節(jié)點(diǎn)接觸插塞49之間 的寄生電容。第一間隔件36A和第二間隔件38A可包括例如氮化硅(Si3N4)的氮化物。
[0138]在第一間隔件36A與第二間隔件38A之間形成有氣隙41，且在氣隙41的上部形 成有覆蓋間隔件37B。覆蓋間隔件37B可具有覆蓋硬掩模層圖案35的上側(cè)壁和上部的分 離形狀。覆蓋間隔件37B可由具有與第一間隔件36A和第二間隔件38A不同的介電常數(shù)的 材料形成。覆蓋間隔件37B具有不影響位線34與儲存節(jié)點(diǎn)接觸插塞49之間的寄生電容的高度。可通過去除每個(gè)覆蓋間隔件37B的一部分來形成氣隙41。覆蓋間隔件37B覆蓋氣隙 41的上部。
[0139]在包括第二間隔件38A的每個(gè)位線結(jié)構(gòu)的上表面和兩個(gè)側(cè)壁上形成有氣隙下覆 蓋層48A，以密閉地密封氣隙41的下部。氣隙下覆蓋層48A可為絕緣層，例如，氧化物層和 氮化物層。
[0140]如上文所述，在位線34與儲存節(jié)點(diǎn)接觸插塞49之間形成了具有氣隙41的間隔 件。氣隙41的下部被氣隙下覆蓋層48A密閉地密封。由于氣隙41具有介電常數(shù)“1”，因此 氣隙41可減小位線34與儲存節(jié)點(diǎn)接觸插塞49之間的寄生電容。
[0141]根據(jù)本發(fā)明的一個(gè)實(shí)施例，不需要額外形成用于密閉地密封氣隙41的覆蓋層。換 言之，由于通過從每個(gè)位線34的下部去除每個(gè)覆蓋間隔件37A的一部分來形成氣隙41，因 此用于覆蓋氣隙41的覆蓋間隔件37B被形成為自對準(zhǔn)。
[0142]同樣地，氣隙下覆蓋層48A不僅密閉地密封氣隙41的下部，而且還防止位線34與 儲存節(jié)點(diǎn)接觸插塞49電短路。
[0143]圖14A至14G是說明根據(jù)制造本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的方法的截面 圖。
[0144]參照圖14A，在半導(dǎo)體襯底31之上形成隔離層32。經(jīng)由淺溝槽隔離(STI)工藝形 成隔離層32。隔離層32限定出多個(gè)有源區(qū)33。盡管圖中未示出，可在形成隔離層32之后 執(zhí)行形成掩埋柵BG的工藝。經(jīng)由本領(lǐng)域技術(shù)人員已知的工藝形成掩埋柵。有源區(qū)33可以 包括要與位線耦接的有源區(qū)以及要與儲存節(jié)點(diǎn)接觸插塞耦接的其它有源區(qū)。
[0145]隨后，在所述多個(gè)有源區(qū)33中的一些有源區(qū)33的表面上形成層疊有位線34和硬 掩模層圖案35的位線結(jié)構(gòu)。位線結(jié)構(gòu)可具有同時(shí)穿通有源區(qū)33和隔離層32的線的形式。 硬掩模層圖案35可包括氮化硅。位線34可包括導(dǎo)電材料，例如摻雜雜質(zhì)的半導(dǎo)體材料、金 屬、金屬氮化物和/或金屬硅化物。位線34可由所述導(dǎo)電材料中的任一個(gè)或所述導(dǎo)電材料 中的兩種或多種導(dǎo)電材料的層疊結(jié)構(gòu)形成。例如，位線34可由選自多晶硅、鎢、鈦、鋁、銅、 鉭、鈷、硅、鐵、鎳及其組合中的一種形成。在本發(fā)明的本實(shí)施例中，位線34可以包括鎢。位 線34可具有沿著任一方向伸展的線的形式。位線34可彼此之間以相同的間距規(guī)則地布置 在半導(dǎo)體襯底31之上。位線34可具有形成在隔離層32的表面上同時(shí)形成在有源區(qū)33的 表面上的線形狀。雖然未示出，還可以在位線34的下方形成插塞(未示出)。
[0146]可經(jīng)由以下方法形成位線34。在半導(dǎo)體襯底31之上形成第一導(dǎo)電層(未示出)。 形成彼此之間以相同的距離規(guī)則排列在第一導(dǎo)電層之上的線形狀的線型硬掩模層圖案35。 使用硬掩模層圖案35作為刻蝕阻擋層來刻蝕第一導(dǎo)電層。結(jié)果，形成位線34?？山?jīng)由光刻 工藝形成硬掩模層圖案35。
[0147]參照圖14B，在包括位線結(jié)構(gòu)的襯底結(jié)構(gòu)的輪廓之上形成間隔件層。間隔件層要用 作位線間隔件。間隔件層可由選自硅、氮化鈦、氮化硅、氧化硅和氧氮化硅的材料形成。間隔 件層可由所述材料中的任一種材料或含有所述材料中的兩種或多種材料的層疊結(jié)構(gòu)形成。
[0148]可通過層疊第一間隔件層36、第二間隔件層37和第三間隔件層38來形成間隔件 層。第一間隔件層36和第三間隔件層38可由相同材料形成。第二間隔件層37可由對于 第一間隔件層36和第三間隔件層38具有刻蝕選擇性的材料形成。例如，第一間隔件層36 和第三間隔件層38可以包括氮化硅，而第二間隔件層37可包括氧化硅。因此，間隔件層可具有氮化物-氧化物-氮化物(NON)的結(jié)構(gòu)?？山?jīng)由化學(xué)氣相沉積(CVD)工藝沉積氧化硅， 并可使用將氮化硅的一部分氧化的方法?？山?jīng)由物理氣相沉積(PVD)工藝或等離子體增強(qiáng) 化學(xué)氣相沉積(PECVD)工藝形成第三間隔件層38，已知物理氣相沉積(PVD)工藝和等離子 體增強(qiáng)化學(xué)氣相沉積(PECVD)工藝是具有較差的階梯覆蓋性的工藝。經(jīng)由所述工藝，第三 間隔件層38的上部可在位線結(jié)構(gòu)的上邊緣之上沉積得厚(參見附圖標(biāo)記“39”)。結(jié)果，可獲 得稱為懸垂的輪廓。根據(jù)本發(fā)明的另一個(gè)實(shí)施例，保形地沉積第三間隔件層38，之后可在位 線結(jié)構(gòu)之上形成尤其厚的第四間隔件層(未示出)。例如，可經(jīng)由PVD工藝或PECVD工藝形 成第四間隔件層。第四間隔件層可包括氮化硅或可在刻蝕掉氮化硅和氧化硅時(shí)保護(hù)位線結(jié) 構(gòu)的上部的材料。例如，第四間隔件層可包括金屬。根據(jù)本發(fā)明的另一個(gè)實(shí)施例，第一間隔 件層36和第三間隔件層38可包括氧化硅(SiO2X第二間隔件層37可包括氮化鈦(TiN)。 因此，間隔件層可具有氧化物-TiN-氧化物(OTO)的結(jié)構(gòu)。
[0149]參照圖14C，選擇性去除第三間隔件層38和第二間隔件層37?？蓤?zhí)行回蝕工藝來 去除第三間隔件層38和第二間隔件層37。在回蝕工藝之后，第一間隔件層36保留在半導(dǎo) 體襯底31的表面上。在位線結(jié)構(gòu)的上部和兩個(gè)側(cè)壁中形成覆蓋間隔件37A和第二間隔件 38A。在回蝕工藝期間，覆蓋間隔件37A在硬掩模層圖案35的上部中并未暴露。覆蓋間隔 件37A可在位線34的下側(cè)壁中暴露(參照附圖標(biāo)記“40”)。
[0150]參照圖14D，選擇性去除間隔件的每個(gè)覆蓋間隔件37A的一部分。當(dāng)?shù)谝婚g隔件層 36和第二間隔件38A為氮化硅而覆蓋間隔件37A包括氧化硅時(shí)，可經(jīng)由濕法刻蝕工藝選擇 性去除覆蓋間隔件37A?？墒褂冒ǚ瘹?HF)的化學(xué)品執(zhí)行濕法刻蝕工藝。由于間隔件 具有氧化物-TiN-氧化物(OTO)的結(jié)構(gòu)，因此使用能夠選擇性去除氮化鈦的化學(xué)品。例如， 包括硫酸(H2SO4)和過氧化氫(H2O2)的混合溶液的化學(xué)品可用于選擇性去除氮化鈦。
[0151]經(jīng)由濕法刻蝕工藝，從位線34的下部刻蝕覆蓋間隔件37A。當(dāng)去除覆蓋間隔件37A 時(shí)，第一間隔件層36和第二間隔件38A由于它們的刻蝕選擇性而未被刻蝕。
[0152]如上文所述，當(dāng)從位線34的下側(cè)壁刻蝕每個(gè)覆蓋間隔件37A的一部分時(shí)，形成氣 隙41。形成氣隙41，所述氣隙是位于第一間隔件層36與第二間隔件38A之間的中空空間。 在形成氣隙41之后，覆蓋間隔件37B在第一間隔件層36與第二間隔件38A之間形成為包 圍硬掩模層圖案35的上部和上側(cè)壁的分離結(jié)構(gòu)。結(jié)果，氣隙41被布置在覆蓋間隔件37B 的下方。覆蓋間隔件37B具有包圍硬掩模層圖案35的上部和上側(cè)壁的分離結(jié)構(gòu)。氣隙41 的高度可至少與位線34的上表面相同或更高。
[0153]參照圖14E，在形成有氣隙41的位線結(jié)構(gòu)之間的半導(dǎo)體襯底31之上形成氣隙下覆 蓋層48?？杀Ｐ蔚匦纬蓺庀断赂采w層48。氣隙下覆蓋層48可包括絕緣層，例如，氧化物層 和氮化物層。
[0154]參照圖14F,回蝕氣隙下覆蓋層48和第一間隔件層36。結(jié)果,暴露出半導(dǎo)體襯底 31的表面。在回蝕工藝之后，形成氣隙下覆蓋層48A和第一間隔件36A。氣隙下覆蓋層48A 覆蓋第二間隔件38A。氣隙下覆蓋層48A保留在每個(gè)位線結(jié)構(gòu)的上部和兩個(gè)側(cè)壁。在回蝕 工藝期間，第二間隔件38A在硬掩模層圖案35的上部中并未暴露。
[0155]參照圖14G，在包括氣隙下覆蓋層48A的襯底結(jié)構(gòu)的輪廓之上形成第二導(dǎo)電層(未 示出)。第二導(dǎo)電層可由摻雜雜質(zhì)的多晶硅、金屬、金屬氮化物或金屬硅化物形成。第二導(dǎo) 電層可由所述材料中的任一種材料或包括所述材料中的兩種或多種材料的層疊結(jié)構(gòu)形成。[0156]隨后，將第二導(dǎo)電層平坦化。第二導(dǎo)電層的平坦化停止在氣隙下覆蓋層48A。結(jié) 果，形成儲存節(jié)點(diǎn)接觸插塞49。
[0157]如上所述，當(dāng)形成儲存節(jié)點(diǎn)接觸插塞49時(shí),在位線34與儲存節(jié)點(diǎn)接觸插塞49之 間形成具有氣隙41的間隔件。氣隙下覆蓋層48A密閉地密封氣隙41的下部。由于氣隙41 具有介電常數(shù)“1”，因此氣隙41可減小位線34與儲存節(jié)點(diǎn)接觸插塞49之間的寄生電容。
[0158]根據(jù)本發(fā)明的本實(shí)施例，不需要額外形成用于密閉地密封氣隙41的覆蓋層。換言 之，由于通過從每個(gè)位線34的下部去除每個(gè)覆蓋間隔件37A的一部分來形成氣隙41，因此 用于覆蓋氣隙41的覆蓋間隔件37B被形成為自對準(zhǔn)的。
[0159]同樣地，氣隙下覆蓋層48A不僅密閉地密封氣隙41的下部，而且還防止位線34和 儲存節(jié)點(diǎn)接觸插塞49短路。
[0160]根據(jù)本發(fā)明的一個(gè)實(shí)施例，可通過在位線與儲存節(jié)點(diǎn)接觸插塞之間形成具有低介 電常數(shù)的氣隙來減小寄生電容。結(jié)果，可改善感測余量(sensing margin),并可提高半導(dǎo)體 器件的操作速度。
[0161]同樣地，可通過從每個(gè)位線的下側(cè)壁去除每個(gè)覆蓋間隔件的一部分并且形成氣隙 來形成自對準(zhǔn)的用于覆蓋氣隙的覆蓋間隔件。因此，不需要形成用于覆蓋氣隙的上部的覆蓋層。
[0162]此外，本發(fā)明的技術(shù)不僅以氣隙下覆蓋層密閉地密封氣隙的下部，而且還防止在 位線與儲存節(jié)點(diǎn)接觸插塞之間發(fā)生電短路。
[0163]盡管已經(jīng)參照具體實(shí)施例描述了本發(fā)明，但是本領(lǐng)域的技術(shù)人員將清楚的是，在 不脫離所附權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，可以進(jìn)行各種變化和修改。
【權(quán)利要求】
1.一種制造半導(dǎo)體器件的方法，包括以下步驟:在襯底之上形成多個(gè)位線結(jié)構(gòu)；在所述位線結(jié)構(gòu)之上形成彼此之間插入有覆蓋層的多層間隔件層；通過選擇性刻蝕所述間隔件層來暴露出所述襯底的表面；通過選擇性刻蝕所述覆蓋層來形成氣隙和用于覆蓋所述氣隙的上部的覆蓋間隔件；以及在所述位線結(jié)構(gòu)之間形成儲存節(jié)點(diǎn)接觸插塞。
2.如權(quán)利要求1所述的方法，其中，通過選擇性刻蝕所述覆蓋層來形成所述氣隙和用于覆蓋所述氣隙的上部的所述覆蓋間隔件的步驟包括以下步驟:對所述間隔件層執(zhí)行回蝕工藝；以及通過從所述位線結(jié)構(gòu)的下部選擇性去除所述覆蓋層來形成所述氣隙。
3.如權(quán)利要求2所述的方法 ，其中，經(jīng)由濕法刻蝕工藝形成所述氣隙。
4.如權(quán)利要求1所述的方法，其中，在所述位線結(jié)構(gòu)之上形成彼此之間插入有所述覆蓋層的所述多層間隔件層的步驟中，所述間隔件層具有在氮化物層之間形成氧化物層的結(jié)構(gòu)。
5.如權(quán)利要求4所述的方法，其中，在通過選擇性刻蝕所述覆蓋層來形成所述氣隙和用于覆蓋所述氣隙的上部的所述覆蓋間隔件的步驟中，使用包括作為主要成分的氟化氫HF的化學(xué)品。
6.如權(quán)利要求1所述的方法，其中，在所述位線結(jié)構(gòu)之上形成彼此之間插入有所述覆蓋層的所述多層間隔件層的步驟中，所述間隔件層具有在氧化物層之間形成氮化鈦層的結(jié)構(gòu)。
7.如權(quán)利要求6所述的方法，其中，在通過選擇性刻蝕所述覆蓋層來形成所述氣隙和用于覆蓋所述氣隙的上部的所述覆蓋間隔件的步驟中，使用包括作為主要成分的硫酸H2SO4和過氧化氫H2O2的化學(xué)品。
8.—種制造半導(dǎo)體器件的方法，包括以下步驟:在襯底之上形成多個(gè)位線結(jié)構(gòu)；在所述位線結(jié)構(gòu)之上形成彼此之間插入有覆蓋層的多層間隔件層；通過選擇性刻蝕所述間隔件層來暴露出所述襯底的表面；通過選擇性刻蝕所述覆蓋層來形成氣隙和用于覆蓋所述氣隙的上部的覆蓋間隔件；形成用于覆蓋所述氣隙的下部的氣隙下覆蓋層；以及在形成有所述氣隙下覆蓋層的所述位線結(jié)構(gòu)之間形成儲存節(jié)點(diǎn)接觸插塞。
9.如權(quán)利要求8所述的方法，其中，形成用于覆蓋所述氣隙的下部的所述氣隙下覆蓋層的步驟包括以下步驟:經(jīng)由選擇性外延生長工藝在所述襯底之上形成硅層。
10.如權(quán)利要求8所述的方法，其中，形成用于覆蓋所述氣隙的下部的所述氣隙下覆蓋層的步驟包括以下步驟:在形成有所述氣隙的所述襯底的輪廓之上形成絕緣層；以及對所述絕緣層執(zhí)行回蝕工藝。
11.如權(quán)利要求10所述的方法，其中，所述絕緣層包括氧化物層或氮化物層。
12.如權(quán)利要求8所述的方法，其中，形成用于覆蓋所述氣隙的下部的所述氣隙下覆蓋層的步驟包括以下步驟:在所述襯底之上形成多晶硅層。
13.如權(quán)利要求8所述的方法，其中，通過選擇性刻蝕所述覆蓋層來形成所述氣隙和用于覆蓋所述氣隙的上部的所述覆蓋間隔件的步驟包括以下步驟:對所述間隔件層執(zhí)行回蝕工藝；以及通過從所述位線結(jié)構(gòu)的下部選擇性去除所述覆蓋層來形成所述氣隙。
14.如權(quán)利要求13所述的方法，其中，經(jīng)由濕法刻蝕工藝形成所述氣隙。
15.如權(quán)利要求8所述的方法，其中，在所述位線結(jié)構(gòu)之上形成彼此之間插入有所述覆蓋層的所述多層間隔件層的步驟中，所述間隔件層具有在氮化物層之間形成氧化物層的結(jié)構(gòu)。
16.如權(quán)利要求15所述的方法，其中，在通過選擇性刻蝕所述覆蓋層來形成所述氣隙和用于覆蓋所述氣隙的上部的所述覆蓋間隔件的步驟中，使用包括作為主要成分的氟化氫HF的化學(xué)品。
17.如權(quán)利要求8所述的方法，其中，在所述位線結(jié)構(gòu)之上形成彼此之間插入有所述覆蓋層的所述多層間隔件層的步驟中，所述間隔件層具有在氧化物層之間形成氮化鈦層的結(jié)構(gòu)。
18.如權(quán)利要求17所述的方法，其中，在通過選擇性刻蝕所述覆蓋層來形成所述氣隙和用于覆蓋所述氣隙的上部的所述覆蓋間隔件的步驟中，使用包括作為主要成分的硫 酸H2SO4和過氧化氫H2O2的化學(xué)品。
19.一種制造半導(dǎo)體器件的方法，包括以下步驟:在襯底之上形成多個(gè)位線結(jié)構(gòu)；在所述位線結(jié)構(gòu)之上形成覆蓋層；在所述覆蓋層之上形成間隔件層；通過選擇性刻蝕所述間隔件層和所述覆蓋層來暴露出所述襯底的表面；通過選擇性刻蝕所述覆蓋層來形成氣隙和用于覆蓋所述氣隙的上部的覆蓋間隔件；形成用于覆蓋所述氣隙的下部的氣隙下覆蓋層；以及在形成有所述氣隙下覆蓋層的所述位線結(jié)構(gòu)之間形成儲存節(jié)點(diǎn)接觸插塞。
20.如權(quán)利要求19所述的方法，其中，形成用于覆蓋所述氣隙的下部的所述氣隙下覆蓋層的步驟包括以下步驟:經(jīng)由選擇性外延生長工藝在所述襯底之上形成硅層。
21.如權(quán)利要求19所述的方法，其中，形成用于覆蓋所述氣隙的下部的所述氣隙下覆蓋層的步驟包括以下步驟:在形成有所述氣隙的所述襯底的輪廓之上形成絕緣層；以及對所述絕緣層執(zhí)行回蝕工藝。
22.如權(quán)利要求21所述的方法，其中，所述絕緣層包括氧化物層或氮化物層。
23.如權(quán)利要求19所述的方法，其中，形成用于覆蓋所述氣隙的下部的所述氣隙下覆蓋層的步驟包括以下步驟:在所述襯底之上形成多晶硅層。
24.一種制造半導(dǎo)體器件的方法，包括以下步驟:在襯底之上形成多個(gè)位線結(jié)構(gòu)；在所述位線結(jié)構(gòu)之上形成第一間隔件層；在所述第一間隔件層之上形成覆蓋層和第二間隔件層；選擇性刻蝕所述第二間隔件層和所述覆蓋層；通過選擇性刻蝕所述覆蓋層來形成氣隙和用于覆蓋所述氣隙的上部的覆蓋間隔件； 形成用于覆蓋所述氣隙的下部的氣隙下覆蓋層；通過選擇性刻蝕所述氣隙下覆蓋層和所述第一間隔件層來暴露出所述襯底的表面；以及在所述位線結(jié)構(gòu)之間形成儲存節(jié)點(diǎn)接觸插塞。
25.如權(quán)利要求24所述的方法，其中，所述第一間隔件層和所述第二間隔件層包括氮化物層，且所述覆蓋層包括氧化物層。
26.如權(quán)利要求24所述的方法，其中，所述第一間隔件層和所述第二間隔件層包括氧化物層，且所述覆蓋層包括氮化鈦層。
27.如權(quán)利要求24所述的方法，其中，所述氣隙下覆蓋層包括絕緣層。
28.一種半導(dǎo)體器件，包括:設(shè)置在襯底之上的多個(gè)位線結(jié)構(gòu)；位于所述位線結(jié)構(gòu)之間的多個(gè)儲存節(jié)點(diǎn)接觸插塞；氣隙，所述氣隙被形成在所述位線結(jié)構(gòu)與所述儲存節(jié)點(diǎn)接觸插塞之間；覆蓋間隔件，所述覆蓋間隔件被配置成覆蓋所述氣隙的上部和所述位線結(jié)構(gòu)的上部；間隔件，所述間隔件被配置成覆蓋所述位線結(jié)構(gòu)和所述覆蓋間隔件；以及氣隙下覆蓋層，所述氣隙下覆蓋層被配置成覆蓋所述間隔件，同時(shí)覆蓋所述氣隙的下部。
29.如權(quán)利要求28所述的半導(dǎo)體器件，其中，所述氣隙下覆蓋層包括絕緣層。
30.如權(quán)利要求28所述的半導(dǎo)體器件，其中，所述氣隙下覆蓋層包括含硅材料。
【文檔編號】H01L27/108GK103456694SQ201210568238
【公開日】2013年12月18日 申請日期:2012年12月24日 優(yōu)先權(quán)日:2012年5月31日
【發(fā)明者】金俊基 申請人:愛思開海力士有限公司