專利名稱：基于憶阻器和薄膜晶體管的柔性存儲(chǔ)器及多阻態(tài)的實(shí)現(xiàn)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體集成電路及其制造技術(shù)領(lǐng)域，具體涉及一種利用憶阻器和薄膜晶體管(TFT)的柔性存儲(chǔ)器及實(shí)現(xiàn)多阻態(tài)的方法。
背景技術(shù)：
憶阻器(Memristor)是獨(dú)立于電阻、電容和電感之外的第四種基本電路元素。在1971年首次提出憶阻器的概念，在2008年惠普公司首先從實(shí)驗(yàn)上證實(shí)了憶阻器件的存在。憶阻器是一種具有記憶功能的非線性兩端無(wú)源器件，它用阻值變化反應(yīng)了器件兩端總磁通量φ對(duì)流過其中的電荷量q的變化關(guān)系d(p=Mdq，Cp，q都與時(shí)間相關(guān)，反映了器件的歷史狀態(tài)，從而實(shí)現(xiàn)記憶功能。典型的憶阻器件都具有兩個(gè)甚至更多個(gè)阻態(tài)，不同阻態(tài)之間的轉(zhuǎn)換可以通過對(duì)器件施加外部偏壓實(shí)現(xiàn)。多值存儲(chǔ)技術(shù)是目前存儲(chǔ)領(lǐng)域的研究熱點(diǎn)，對(duì)于某些阻變單元，通過在阻變過程中施加合適的偏壓可以獲得多個(gè)器件阻態(tài)，即一個(gè)存儲(chǔ)單元可以實(shí)現(xiàn)多個(gè)信息的存儲(chǔ)。利用多值存儲(chǔ)技術(shù)可以大幅提高存儲(chǔ)器的存儲(chǔ)密度，改善集成電路的集成密度。由于憶阻器的上述性能，在高密度存儲(chǔ)、可重構(gòu)邏輯電路和神經(jīng)元器件等方面具有很大的應(yīng)用潛力。柔性電子器件具有獨(dú)特的柔性及延展性，制造工藝簡(jiǎn)單、成本低，在信息、能源、醫(yī)療、國(guó)防等領(lǐng)域具有廣泛應(yīng)用前景。柔性存儲(chǔ)器件是柔性電子器件的重要組成部分，也受到了研究者的廣泛重視。將憶阻器優(yōu)異的存儲(chǔ)性能融合到柔性電子器件中實(shí)現(xiàn)高性能柔性存儲(chǔ)是一個(gè)重要的技術(shù)挑戰(zhàn)。

發(fā)明內(nèi)容
針對(duì)現(xiàn)有技術(shù)存在的問題，本發(fā)明的目的在于提供一種基于憶阻器和薄膜晶體管的柔性存儲(chǔ)器及其多阻態(tài)實(shí)現(xiàn)方法。為實(shí)現(xiàn)上述目的，本發(fā)明的基于憶阻器和薄膜晶體管的柔性存儲(chǔ)器，包括串聯(lián)的薄膜晶體管和憶阻器，所述薄膜晶體管的襯底為柔性襯底。進(jìn)一步，所述薄膜晶體管為非晶硅薄膜晶體管、多晶硅薄膜晶體管、有機(jī)薄膜晶體管、氧化鋅薄膜晶體管或IGZO薄膜晶體管中的任一種。進(jìn)一步，所述薄膜晶體管的柔性襯底材料為聚酰亞胺襯底，襯底溝道材料為ZnO，底柵電極材料為Al，柵氧化層材料為HfO2，源、漏電極材料均為Al，低溫鈍化層材料為
Si3N4。進(jìn)一步，所述憶阻器自下而上包括底電極、阻變層和頂電極。進(jìn)一步，所述憶阻器的底電極材料為TiN、阻變層材料為ZnO，頂電極材料為Ni。 本發(fā)明還提供了一種利用所述的存儲(chǔ)器實(shí)現(xiàn)多阻態(tài)的方法，包括以下步驟在所述憶阻器件的RESET過程中，對(duì)所述憶阻器件施加?xùn)艍篤4，同時(shí)在所述薄膜晶體管的源端施加正偏壓，并將憶阻器件的頂電極接地，使所述憶阻器件反偏進(jìn)入最高阻態(tài)；
將所述柵壓依次減小到V3、V2、V1，減小柵壓的過程中始終將所述薄膜晶體管的源端接地，使得憶阻器件的頂電極正偏，進(jìn)入所述憶阻器件的SET過程，所述SET過程中采用V1、V2、V3的柵壓獲得所述憶阻器件的低阻態(tài)時(shí)的阻值分別為R·、Rles2> R·，其中，V4 >V3〉V2〉VI，Rlesi〉Rlrs2〉Rles3°進(jìn)一步，阻值Ruisi與Ruis2，以及Ruis2與Ruis3之間的阻值比大于5。本發(fā)明通過薄膜晶體管和憶阻器串聯(lián)方式，解決了憶阻器的多級(jí)電阻態(tài)控制問題，同時(shí)，利用薄膜晶體管的低溫工藝特點(diǎn)，可以使基于憶阻器和薄膜晶體管的存儲(chǔ)器應(yīng)用到柔性電子存儲(chǔ)電路中。


圖1為本發(fā)明柔性存儲(chǔ)器的連接結(jié)構(gòu)示意圖；
圖2為本發(fā)明柔性存儲(chǔ)器的詳細(xì)結(jié)構(gòu)圖。
具體實(shí)施例方式下面結(jié)合附圖和實(shí)施例，對(duì)本發(fā)明的具體實(shí)施方式
作進(jìn)一步詳細(xì)描述。以下實(shí)施例用于說(shuō)明本發(fā)明，但不用來(lái)限制本發(fā)明的范圍。本發(fā)明提出了一種基于憶阻器和薄膜晶體管的柔性存儲(chǔ)器，其為ITlR (I個(gè)薄膜晶體管I個(gè)憶阻器)串聯(lián)結(jié)構(gòu)。通過調(diào)節(jié)薄膜晶體管的柵壓調(diào)節(jié)憶阻器件的電流，從而實(shí)現(xiàn)憶阻器多級(jí)阻態(tài)的有效控制。采用低溫制備的薄膜晶體管I和憶阻器2集成，該ITlR結(jié)構(gòu)可應(yīng)用為柔性非揮發(fā)存儲(chǔ)器件。圖1中示出了憶阻器的結(jié)構(gòu)，憶阻器2為MOM (金屬-氧化物-金屬)結(jié)構(gòu)，中間為氧化物阻變層，兩側(cè)為電極。電極分為頂電極(TE)和底電極(BE)，測(cè)試過程中外加偏壓施加在頂電極和底電極之間，底電極接地。圖2為憶阻器和薄膜晶體管組成的ITlR的結(jié)構(gòu)示意圖，其中，薄膜晶體管的柔性襯底11采用聚酰亞胺襯底，采用氧化物材料ZnO作為襯底溝道14的材料，底柵電極12的材料為Al，柵氧化層13為HfO2層，源、漏電極15、16的材料均為Al，且源、漏電極15、16通過源、漏電極引出端18、19引出，低溫鈍化層17為Si3N4。憶阻器的底電極23為TiN、阻變層22為ZnO，頂電極21材料為Ni，具體結(jié)構(gòu)自上而下可以為TiN(TE)/ZnO/Ni (BE)。薄膜晶體管和憶阻器的材料選擇并不局限于以上材料。目前憶阻器件的阻變現(xiàn)象被普遍認(rèn)為是阻變層中導(dǎo)電通道(CF)的通斷引起的，該導(dǎo)電通道的組成可以是氧空位，也可以是金屬原子，視具體結(jié)構(gòu)和材料而定。對(duì)于前者而言導(dǎo)電通道的通斷是由氧空位和氧離子的電離和復(fù)合引起的，對(duì)于后者則是由金屬原子在兩電極之間發(fā)生氧化還原反應(yīng)引起的，相同的是，這兩種過程都需要在電場(chǎng)輔助下實(shí)現(xiàn)，因此在阻變過程中需要在頂電極和底電極之間施加偏壓。憶阻器件在電場(chǎng)作用下可發(fā)生電阻態(tài)的轉(zhuǎn)變，在阻變過程中需要在頂電極和底電極之間施加偏壓。應(yīng)用不同的偏壓憶阻器可實(shí)現(xiàn)不同的電阻態(tài)。憶阻器多阻態(tài)的實(shí)現(xiàn)可以通過在SET過程中施加不同的限流來(lái)實(shí)現(xiàn)。在本發(fā)明的ITlR結(jié)構(gòu)中，通過調(diào)整薄膜晶體管的柵壓可以靈活控制限流大小，進(jìn)而方便地獲得多個(gè)器件阻態(tài)。本發(fā)明中采用的TiN/ZnO/Ni憶阻器件為雙極型憶阻器件，在器件正偏時(shí)發(fā)生SET過程，器件反偏時(shí)發(fā)生RESET過程。在RESET過程中，施加大的 柵壓，源端施加正偏壓，憶阻器頂電極接地，使憶阻器反偏進(jìn)入最高電阻態(tài)。在SET過程中，通過降低柵壓，將薄膜晶體管源端接地，憶阻器頂電極正偏，實(shí)現(xiàn)器件的SET過程。憶阻器多阻態(tài)的實(shí)現(xiàn)是通過改變薄膜晶體管的柵壓來(lái)實(shí)現(xiàn)的。以四級(jí)電阻態(tài)器件為例，需要四個(gè)不同的柵壓且有如下關(guān)系V1<V2<V3<V4。在RESET過程中采用V4，器件進(jìn)入最高阻態(tài)Rhks ;在SET過程中采用V1、V2、V3得到的低阻態(tài)分別為Rlesi> Rles2> R·，阻值關(guān)系為Ruisi>Ruis2>Ruis3?？紤]RESET過程獲得的Rhks，憶阻器件便具有了四個(gè)阻態(tài)。在多阻態(tài)不同阻值之間需要有一定的窗口(電阻比大于5)以方便電阻狀態(tài)的識(shí)別和讀取。由以上實(shí)施例可以看出，本發(fā)明通過薄膜晶體管和憶阻器串聯(lián)方式，解決了憶阻器的多級(jí)電阻態(tài)控制問題，同時(shí)，利用薄膜晶體管的低溫工藝特點(diǎn)，可以使憶阻器和薄膜晶體管存儲(chǔ)單元應(yīng)用到柔性電子存儲(chǔ)電路中。
權(quán)利要求
1.基于憶阻器和薄膜晶體管的柔性存儲(chǔ)器，其特征在于，包括串聯(lián)的薄膜晶體管和憶阻器，所述薄膜晶體管的襯底為柔性襯底。
2.根據(jù)權(quán)利要求1所述的柔性存儲(chǔ)器，其特征在于，所述薄膜晶體管為非晶硅薄膜晶體管、多晶硅薄膜晶體管、有機(jī)薄膜晶體管、氧化鋅薄膜晶體管或IGZO薄膜晶體管中的任一種。
3.根據(jù)權(quán)利要求1所述的柔性存儲(chǔ)器，其特征在于，所述薄膜晶體管的柔性襯底材料為聚酰亞胺襯底，襯底溝道材料為ZnO，底柵電極材料為Al，柵氧化層材料為HfO2，源、漏電極材料均為Al，低溫鈍化層材料為Si3N4。
4.根據(jù)權(quán)利要求3所述的柔性存儲(chǔ)器，其特征在于，所述憶阻器自下而上包括底電極、阻變層和頂電極。
5.根據(jù)權(quán)利要求4所述的柔性存儲(chǔ)器，其特征在于，所述憶阻器的底電極材料為TiN、阻變層材料為ZnO，頂電極材料為Ni。
6.一種采用如權(quán)利要求1-5任一所述的柔性存儲(chǔ)器實(shí)現(xiàn)多阻態(tài)的方法，其特征在于，包括如下步驟 在所述憶阻器件的RESET過程中，對(duì)所述憶阻器件施加?xùn)艍篤4，同時(shí)在所述薄膜晶體管的源端施加正偏壓，并將憶阻器件的頂電極接地，使所述憶阻器件反偏進(jìn)入最高阻態(tài)； 將所述柵壓依次減小到V3、V2、V1，減小柵壓的過程中始終將所述薄膜晶體管的源端接地，使得憶阻器件的頂電極正偏，進(jìn)入所述憶阻器件的SET過程，所述SET過程中采用V1、V2、V3的柵壓獲得所述憶阻器件的低阻態(tài)時(shí)的阻值分別為Ru^Ru^R·，其中，V4 > V3 >V2〉VI，Rlesi〉Rlrs2〉Rles3°
7.根據(jù)權(quán)利要求6所述的方法，其特征在于，阻值Ruisi與Ruis2,以及Ruis2與Ruis3之間的阻值比大于5。
全文摘要
本發(fā)明公開了基于憶阻器和薄膜晶體管的柔性存儲(chǔ)器及多阻態(tài)的實(shí)現(xiàn)，該柔性存儲(chǔ)器包括串聯(lián)的薄膜晶體管和憶阻器，薄膜晶體管的襯底為柔性襯底。該方法包括如下步驟在憶阻器件的RESET過程中，對(duì)憶阻器件施加?xùn)艍?，同時(shí)在薄膜晶體管的源端施加正偏壓，并將憶阻器件的頂電極接地，使憶阻器件反偏進(jìn)入最高阻態(tài)；將柵壓依次減小，減小柵壓的過程中始終將所述薄膜晶體管的源端接地，使得憶阻器件的頂電極正偏，進(jìn)入憶阻器件的SET過程得到不同的阻值。本發(fā)明通過薄膜晶體管和憶阻器串聯(lián)方式，解決了憶阻器的多級(jí)電阻態(tài)控制問題，同時(shí)，利用薄膜晶體管的低溫工藝特點(diǎn)，可以使基于憶阻器和薄膜晶體管的存儲(chǔ)器應(yīng)用到柔性電子存儲(chǔ)電路中。
文檔編號(hào)H01L45/00GK103022351SQ201210587179
公開日2013年4月3日 申請(qǐng)日期2012年12月28日 優(yōu)先權(quán)日2012年12月28日
發(fā)明者劉力鋒, 后羿, 李悅, 于迪, 陳冰, 高濱, 韓德棟, 王漪, 康晉鋒, 張興 申請(qǐng)人:北京大學(xué)