專利名稱：加脊基片集成波導傳輸線的制作方法
技術領域：
加脊基片集成波導傳輸線技術領域[0001]本實用新型涉及微波導波技術領域，尤其涉及一種加脊基片集成波導傳輸線。
背景技術：
[0002]隨著微波、毫米波技術在無線通訊和雷達系統(tǒng)領域的發(fā)展，低成本、高可靠性的集成電路的使用日益廣泛。過去采用的電路結構如金屬矩形波導、微帶線等各有利弊。金屬波導具有品質因素(Q)聞、損耗小等優(yōu)點，缺點是體積大、造價聞，不利于電路集成制造。微帶線和共面電路結構方便與集成制造，但輻射損耗大，很難達到設計要求。近年來出現(xiàn)的基片集成波導(Substrate Integrated Waveguide,以下簡稱SIW),兼具有微帶結構和波導結構的優(yōu)點，可以方便的集成在有源集成電路基片上，從而在微波毫米波器件、天線以及集成子系統(tǒng)的設計方面獲得了越來越多的關注。作為設計器件、天線、集成系統(tǒng)的基礎，SIW傳輸結構優(yōu)點十分明顯，但同時也存在一些局限。首先SIW主模工作帶寬限制在一個倍頻程， 尤其SIW與微帶線、矩形波導等進行匹配連接時工作帶寬將進一步壓縮；其次，SIW通常尺寸可與介質波長一半相比擬，比微帶線結構尺寸大。[0003]因此，當下需要迫切解決的一個技術問題就是如何能夠提出一種有效措施，已解決現(xiàn)有技術存在的問題。實用新型內容[0004]本實用新型所要解決的技術問題是提供一種加脊基片集成波導(Ridged Substrate Integrated Waveguide,簡稱RgSIW)傳輸線，在保留SIW易加工、易集成、品質因素高等優(yōu)點的基礎上，降低同尺寸下SIW主模截止頻率，拓展主模工作帶寬，并可以用來縮減電路尺寸。[0005]為了解決上述技術問題，本實用新型提供了一種加脊基片集成波導傳輸線，包括雙面覆有金屬貼片的凹形或雙面凹形介質基片，在凹形介質基片的凸起兩側分別制作一排連接頂面和底面金屬貼片的金屬通孔。[0006]進一步地，所述的加脊基片集成波導傳輸線包括單面和雙面。[0007]綜上，本實用新型提供的加脊基片集成波導傳輸線，在保留基片集成波導高品質因素、低損耗、易制造、易集成的優(yōu)點的基礎上，通過單面或雙面加脊來降低傳輸線主模截止頻率。具體優(yōu)點如下[0008]I、選擇合適的加脊高度和寬度可以將主模截止頻率降低一半以下，而同時高次模截止頻率基本不變，從而拓展傳輸線工作頻帶至兩倍頻程以上；[0009]2、在相同工作頻率條件下，通過加脊可以將基片集成波導傳輸線寬度縮減一半以上，從而大大減小整個電路尺寸；[0010]3、加脊可以適當提高傳輸線的功率容量。


[0011]圖1是本實用新型的結構單面加脊基片集成波導主視圖；圖2是本實用新型的結構單面加脊基片集成波導俯視圖；圖3是本實用新型的結構單面加脊基片集成波導側視圖；圖4是本實用新型的結構雙面加脊基片集成波導主視圖；圖5是本實用新型的結構雙面加脊基片集成波導俯視圖；圖6是本實用新型的結構雙面加脊基片集成波導側視圖；圖7是本實用新型的結構金屬化通孔結構剖面示意圖。
具體實施方式
以下結合附圖和具體實施方式
對本實用新型作進一步詳細的說明。實施例1參照圖1 圖3所示，一種單面加脊基片集成波導，在雙面覆金屬貼片的凹形基片 凸起兩側各構造一排金屬化通孔，構造出波導傳輸線結構。如圖1 圖3所示。實施例2參照圖4 圖6所示，一種雙面加脊基片集成波導，在雙面覆金屬貼片的H形基片 凸起兩側各構造一排金屬化通孔，構造出波導傳輸線結構。如圖4 圖6所示。圖7是本實用新型的結構金屬化通孔結構剖面示意圖。以上對本實用新型所提供的加脊基片集成波導傳輸線進行了詳細介紹，本文中應 用了具體個例對本實用新型的原理及實施方式進行了闡述，以上實施例的說明只是用于幫 助理解本實用新型的方法及其核心思想；同時，對于本領域的一般技術人員，依據(jù)本實用新 型的思想，在具體實施方式
及應用范圍上均會有改變之處，綜上所述，本說明書內容不應理 解為對本實用新型的限制。
權利要求1.一種加脊基片集成波導傳輸線，其特征在于，包括雙面覆有金屬貼片的凹形或雙面凹形介質基片，在凹形介質基片的凸起兩側分別制作一排連接頂面和底面金屬貼片的金屬通孔。
2.根據(jù)權利要求I所述的加脊基片集成波導傳輸線，其特征在于，所述的加脊基片集成波導傳輸線包括單面和雙面。
專利摘要本實用新型提供了一種加脊基片集成波導(RgSIW)傳輸線，屬于微波導波技術領域，包括雙面覆有金屬貼片的凹形或雙面凹形介質基片，在凹形介質基片的凸起兩側分別制作一排連接頂面和底面金屬貼片的金屬通孔，本實用新型所要解決的技術問題是提供一種加脊基片集成波導傳輸線，在保留基片集成波導(簡稱SIW)易加工、易集成、品質因素高等優(yōu)點的基礎上，降低同尺寸下SIW主模截止頻率，拓展主模工作帶寬，并可以用來縮減電路尺寸。
文檔編號H01P3/00GK202749490SQ20122012163
公開日2013年2月20日 申請日期2012年3月28日 優(yōu)先權日2012年3月28日
發(fā)明者鮑峻松 申請人:鮑峻松, 童創(chuàng)明, 付樹洪