專利名稱：一種引線框架的寶塔式ic芯片堆疊封裝件的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于電子信息自動(dòng)化元器件制造技術(shù)領(lǐng)域，涉及一種IC芯片堆疊封裝件，尤其涉及一種引線框架的寶塔式IC芯片堆疊封裝件。
背景技術(shù)：
隨著微型化以及性能提升趨勢(shì)的不斷發(fā)展，設(shè)計(jì)人員不斷尋求在盡可能小的空間內(nèi)獲得盡可能高的電氣功能和性能。在這一過(guò)程中存在的兩個(gè)關(guān)鍵限制因素通常是集成度和I/o引腳限制。芯片空間和連接限制可從兩個(gè)不同的層次來(lái)解決第一種方法是通過(guò)片芯(或稱裸片)層次的工藝尺度縮小來(lái)實(shí)現(xiàn)更高的集成度；第二種方法是通過(guò)堆疊多個(gè)芯片，即堆疊式封裝或堆疊式電路板來(lái)實(shí)現(xiàn)更高的集成度。在現(xiàn)有芯片制造技術(shù)的基礎(chǔ)上，芯片堆疊方式是利用現(xiàn)有技術(shù)獲得下一代存儲(chǔ)器密度的首選方法，并且可以實(shí)現(xiàn)不同類型(如數(shù)字、模擬、邏輯等)芯片間堆疊封裝，實(shí)現(xiàn)系統(tǒng)性功能?！ぁるS著芯片、晶圓和封裝水平的提高，在疊層封裝中，低外形絲焊技術(shù)(或?qū)毸浇z焊技術(shù))高度限制及疊層技術(shù)構(gòu)形增加的復(fù)雜性對(duì)在疊層芯片應(yīng)用中的絲焊技術(shù)提出了一些特殊的挑戰(zhàn)。當(dāng)芯片厚度減小時(shí)，不同線環(huán)形層之間的間隙相應(yīng)減少。需要降低較低層的引線鍵合環(huán)形高度，以避免不同的環(huán)形層之間的線短路。環(huán)形頂層也需要保持低位，以便消除在模塑化合物外部暴露出焊線的現(xiàn)象。器件最大的環(huán)形高度，不應(yīng)高于保持環(huán)形層之間最佳縫隙的芯片厚度。另外，模塑技術(shù)疊層芯片封裝中線密度和線長(zhǎng)度的增加，使模塑疊層封裝比傳統(tǒng)的單芯片封裝更加困難。不同層的引線鍵合的環(huán)形，受到變化的各種的牽引力的影響，可形成焊線偏差的各種改變，從而增加了焊線短路的可能性。

實(shí)用新型內(nèi)容為了克服上述現(xiàn)有技術(shù)中存在的問(wèn)題，本實(shí)用新型的目的是提供一種引線框架的寶塔式IC芯片堆疊封裝件，不僅能堆疊封裝厚度尺寸較小的芯片，實(shí)現(xiàn)相應(yīng)的功能，而且能保證焊線之間不短路，解決了現(xiàn)有技術(shù)中存在的問(wèn)題。為實(shí)現(xiàn)上述目的，本實(shí)用新型所采用的技術(shù)方案是一種引線框架的寶塔式IC芯片堆疊封裝件，包括引線框架載體、內(nèi)引腳和外引腳，引線框架載體上封裝有塑封體，引線框架載體上、從下往上粘貼有外形尺寸依次減小的至少三層IC芯片，相鄰兩層IC芯片之間壓焊有鍵合線，每層IC芯片與內(nèi)引腳之間也壓焊有鍵合線。本實(shí)用新型封裝件采用寶塔式堆疊的IC芯片，減少了不同線環(huán)形層之間的間隙，降低了較低層的引線鍵合環(huán)形高度，避免不同環(huán)形層之間的線短路；環(huán)形頂層也保持低位，消除了模塑化合物外部暴露出焊線的現(xiàn)象。器件最大的環(huán)形高度，不高于保持環(huán)形層之間最佳縫隙的芯片厚度，降低了焊線短路的可能性。

圖I為本實(shí)用新型寶塔式IC芯片堆疊封裝件中3層芯片堆疊封裝第一種實(shí)施例的結(jié)構(gòu)示意圖。圖2為本實(shí)用新型寶塔式IC芯片堆疊封裝件中3層芯片堆疊封裝的第二種實(shí)施例的結(jié)構(gòu)示意圖。圖3為本實(shí)用新型寶塔式IC芯片堆疊封裝件中4層芯片堆疊封裝第一種實(shí)施例的結(jié)構(gòu)示意圖。圖4為本實(shí)用新型寶塔式IC芯片堆疊封裝件中4層芯片堆疊封裝第二種實(shí)施例的結(jié)構(gòu)示意圖。圖5為本實(shí)用新型寶塔式IC芯片堆疊封裝件中5層芯片堆疊封裝第一種實(shí)施例 的結(jié)構(gòu)示意圖。圖6為本實(shí)用新型寶塔式IC芯片堆疊封裝件中5層芯片堆疊封裝第二種實(shí)施例的結(jié)構(gòu)示意圖。圖7為本實(shí)用新型寶塔式IC芯片堆疊封裝件中5層芯片堆疊封裝第一種實(shí)施例的結(jié)構(gòu)示意圖。圖8為本實(shí)用新型寶塔式IC芯片堆疊封裝件中5層以上寶塔式堆疊封裝第二種實(shí)施例的結(jié)構(gòu)示意圖。圖中1.引線框架載體，2.第一粘片，3.第一 IC芯片，4.第二粘片，5.第二 IC芯片，6.第一鍵合線，7.內(nèi)引腳，8.第二鍵合線，9.第三鍵合線，10.第四鍵合線，11.第三IC芯片，12.第三粘片，13.第五鍵合線，14.塑封體，15.外引腳，16.第四IC芯片，17.第四粘片，18.第六鍵合線，19.第七鍵合線，20.第五IC芯片，21.第五粘片膠，22.第八鍵合線，23.第九鍵合線，a.相鄰兩層芯片同方向側(cè)壁之間的距離。
具體實(shí)施方式
以下結(jié)合附圖和具體實(shí)施方式
對(duì)本實(shí)用新型進(jìn)行詳細(xì)說(shuō)明。本實(shí)用新型多層寶塔式IC芯片堆疊封裝裝件有3層寶塔式IC芯片堆疊、4層寶塔式IC芯片堆疊、5層寶塔式IC芯片堆疊、5層以上寶塔式IC芯片堆疊等幾種封裝形式。圖I所示，本實(shí)用新型寶塔式IC芯片堆疊封裝件中3層芯片堆疊封裝件中的第一種，包括引線框架載體I和內(nèi)引腳7，引線框架載體I上、從下往上依次粘貼有第一 IC芯片
3、第二 IC芯片5和第三IC芯片11 ;第一 IC芯片3的外形尺寸、第二 IC芯片5的外形尺寸和第三IC芯片11的外形尺寸依次減小，三層IC芯片呈寶塔式設(shè)置，相鄰兩層IC芯片同方向側(cè)壁之間的距離為a ;第一 IC芯片3通過(guò)第一粘片2與引線框架載體I粘接，第二 IC芯片5通過(guò)第二粘片4與第一 IC芯片3粘接，第三IC芯片11通過(guò)第三粘片12與第二 IC芯片5粘接；第一 IC芯片3通過(guò)第一鍵合線6與內(nèi)引腳7相接，第二 IC芯片5通過(guò)第二鍵合線8與內(nèi)引腳7相接，第三IC芯片11通過(guò)第三鍵合線9與內(nèi)引腳7相接；第一 IC芯片3通過(guò)第五鍵合線13與第二 IC芯片5相連接，第二 IC芯片5還通過(guò)第四鍵合線10與第三IC芯片11相連接；內(nèi)引腳7與外引腳15相連接；引線框架載體I上封裝有塑封體14 ；引線框架載體I、所有的IC芯片、所有的粘片、所有的鍵合線以及內(nèi)引腳7均封裝于塑封體14內(nèi)。圖2是本實(shí)用新型寶塔式IC芯片堆疊封裝件中3層芯片堆疊封裝件中的第二種，其結(jié)構(gòu)與圖I所示3層芯片堆疊封裝件的結(jié)構(gòu)基本相同，兩者的區(qū)別是第二種3層芯片堆疊封裝件中引線框架載體I的底面露出塑封體14外。如圖3所示，本實(shí)用新型寶塔式IC芯片堆疊封裝件中4層芯片堆疊封裝件中的第一種，其結(jié)構(gòu)是以圖I所示第一種結(jié)構(gòu)的3層芯片堆疊封裝件為基礎(chǔ)，在第三IC芯片11上通過(guò)第四粘片17粘貼第四IC芯片16，通過(guò)第七鍵合線19連接第四IC芯片16和內(nèi)引腳7，通過(guò)第六鍵合線18連接第四IC芯片16和第三IC芯片11，第四IC芯片16的外形尺寸小于第三IC芯片11的外形尺寸；并使第四IC芯片16、第四粘片17、第六鍵合線18和第七鍵合線19也封裝于塑封體14內(nèi)。本實(shí)用新型寶塔式IC芯片堆疊封裝件中4層芯片堆疊封裝件中的第二種，如圖4所示，其結(jié)構(gòu)與圖3所示4層芯片堆疊封裝件中第一種的結(jié)構(gòu)基本相同，兩者的區(qū)別在于第二種4層芯片堆疊封裝件中引線框架載體I的底面露出塑封體14外。圖5是本實(shí)用新型寶塔式IC芯片堆疊封裝件中5層芯片堆疊封裝件中的第一種，其結(jié)構(gòu)是以圖3所示第一種結(jié)構(gòu)的4層芯片堆疊封裝件為基礎(chǔ)，在第四IC芯片16上通過(guò) 第五粘片21粘接第五IC芯片20，第五IC芯片20的外形尺寸小于第四IC芯片16的外形尺寸；用第八鍵合線22連接第五IC芯片20和內(nèi)引腳7，用第九鍵合線23連接第五IC芯片20和第四IC芯片16，并將第五IC芯片20、第五粘片21、第八鍵合線22和第九鍵合線23也封裝于塑封體14內(nèi)。本實(shí)用新型寶塔式IC芯片堆疊封裝件中5層芯片堆疊封裝件中的第二種，如圖6所示，其結(jié)構(gòu)與圖5所示第一種結(jié)構(gòu)的5層芯片堆疊封裝件基本相同，兩者的區(qū)別是第二種5層芯片堆疊封裝件中引線框架載體I的底面露出封裝體14外。為了適應(yīng)不同應(yīng)用的要求，本實(shí)用新型寶塔式IC芯片堆疊封裝件還具有5層以上芯片堆疊封裝件，以5層IC芯片堆疊封裝件為基礎(chǔ)，根據(jù)要求在其上堆疊相應(yīng)層數(shù)的IC芯片，相鄰兩次IC芯片中位于上層的IC芯片的外形尺寸小于位于下層的IC芯片的外形尺寸，每層IC芯片都通過(guò)鍵合線與其相鄰下層的IC芯片相連接，該每層IC芯片都通過(guò)另一鍵合線與內(nèi)引腳7相連接，且所有堆疊的IC芯片、兩層IC芯片之間的粘片、所有的鍵合線也均封裝于塑封體14內(nèi)，該5層以上芯片堆疊封裝件也有兩種形式一種是引線框架載體I全部位于塑封體14內(nèi)，如圖7所示；另一種是引線框架載體I的底面露出塑封體14外，如圖8所示。第一粘片2采用導(dǎo)電膠；第二粘片4和第三粘片12采用絕緣膠或膠膜片；其余的粘片均采用膠膜片。塑封體14對(duì)其內(nèi)部的部件起到保護(hù)和支撐作用，并與引線框架載體I、所有的IC芯片、所有的粘片、所有的鍵合線、內(nèi)引腳7連同外引腳15構(gòu)成了電路整體。引線框架載體I、所有的IC芯片、所有的粘片、所有的鍵合線、內(nèi)引腳7連同外引腳15構(gòu)成了電路和電源的信號(hào)通道。上述各種封裝件中上下兩層芯片的尺寸差等于或大于I. 2mm時(shí)，封裝件的工藝流程I) 3層寶塔式IC芯片堆疊封裝晶圓減薄一劃片一第一次上芯(導(dǎo)電膠)一第二次上芯(絕緣膠I或膠膜片I) 一第三次上芯(絕緣膠2或膠膜片2)及烘烤一壓焊一塑封及后固化一打印一成形分離一測(cè)試一檢驗(yàn)一包裝一入庫(kù)。[0031]2) 4層寶塔式IC芯片堆疊封裝晶圓減薄一劃片一第一次上芯(導(dǎo)電膠)一第二次上芯(絕緣膠I或膠膜片I)-第三次上芯(絕緣膠2或膠膜片2) —第四次上芯(膠膜片3)及烘烤一壓焊一塑封及后固化一打印一成形分尚一測(cè)試一檢驗(yàn)一包裝一入庫(kù)。3) 5層寶塔式IC芯片堆疊封裝晶圓減薄一劃片一第一次上芯(導(dǎo)電膠)一第二次上芯(絕緣膠I或膠膜片I) 一第三次上芯(絕緣膠2或膠膜片2) —第四次上芯(膠膜片3) —第五次上芯(膠膜片4)及烘烤一等離子清洗一壓焊一塑封及后固化一打印一成形分 離一測(cè)試一檢驗(yàn)一包裝一入庫(kù)。4) 5層以上寶塔式IC芯片堆疊封裝(以六層IC芯片堆疊封裝為例)晶圓減薄一劃片一第一次上芯(導(dǎo)電膠)一第二次上芯(絕緣膠I或膠膜片I膠)一第三次上芯(絕緣膠2或膠膜片2) —第四次上芯(膠膜片3) —第五次上芯(膠膜片4)-第六次上芯(膠膜片5)及烘烤一等離子清洗一壓焊一塑封及后固化一打印一成形分離一測(cè)試一檢驗(yàn)一包裝一入庫(kù)。6層以上，每層增加一次上芯，按6層上芯方法依次類推。當(dāng)上下兩層芯片的尺寸差小于I. 2mm時(shí)，工藝流程如下5) 3層寶塔式IC芯片堆疊封裝晶圓減薄一劃片一第一次上芯(導(dǎo)電膠)及烘烤一壓焊一第二次上芯(絕緣膠I或膠膜片I)及烘烤一壓焊一第三次上芯(絕緣膠2或膠膜片2)及烘烤一壓焊一塑封及后固化一打印一成形分尚一測(cè)試一檢驗(yàn)一包裝一入庫(kù)。6) 4層寶塔式IC芯片堆疊封裝晶圓減薄一劃片一第一次上芯(導(dǎo)電膠)及烘烤一壓焊一第二次上芯(絕緣膠I或膠膜片I)及烘烤一壓焊一第三次上芯(絕緣膠2或膠膜片2)及烘烤一壓焊一第四次上芯(膠膜片3)及烘烤一壓焊一塑封及后固化一打印一成形分離一測(cè)試一檢驗(yàn)一包裝一入庫(kù)。7) 5層寶塔式IC芯片堆疊封裝晶圓減薄一劃片一第一次上芯(導(dǎo)電膠)及烘烤一第一次壓焊一第二次上芯(絕緣膠I或膠膜片I)及烘烤一第二次壓焊一第三次上芯(絕緣膠2或膠膜片2)及烘烤一第三次壓焊一第四次上芯(膠膜片3)—第五次上芯(膠膜片4)及烘烤一等離子清洗一第四次壓焊一塑封及后固化一打印一成形分離一測(cè)試一檢驗(yàn)一包裝一入庫(kù)。8) 5層以上寶塔式IC芯片堆疊封裝(以六層IC芯片堆疊封裝為例)晶圓減薄一劃片一第一次上芯(導(dǎo)電膠烘烤一第一次壓焊)一第二次上芯(絕緣膠I或膠膜片I膠)烘烤一第二次壓焊一第三次上芯(絕緣膠2或膠膜片2)及烘烤一第三次壓焊一第四次上芯(膠膜片3) —第五次上芯(膠膜片4) 一第六次上芯(膠膜片5)及烘烤一等離子清洗一第四次壓焊一塑封及后固化一打印一成形分離一測(cè)試一檢驗(yàn)一包裝一入庫(kù)。6層以上，每層增加一次上芯，按6層上芯方法依次類推。本實(shí)用新型還提供了一種寶塔式IC芯片堆疊封裝件的生產(chǎn)方法，具體按以下步驟進(jìn)行a.晶圓減薄粗磨范圍從原始晶圓片厚度到最終晶圓厚度+65Mm+膠膜厚度，粗磨時(shí)3層堆疊封裝所用晶圓的粗磨速度70 120Mm/min，3層以上堆疊封裝所用晶圓的粗磨速度50Mm 100Mm/min ;細(xì)磨范圍從最終晶圓厚度+65Mm+膠膜厚度到最終晶圓片厚度+膠膜厚度+15Mm，細(xì)磨時(shí)3層堆疊封裝所用晶圓的細(xì)磨速度13 16Mm/min，3層以上堆疊封裝所用晶圓的細(xì)磨速度IOMm 13Mm/min ;拋光范圍從最終晶圓厚度+膠膜厚度+15Mm到最終晶圓厚度+膠膜厚度。3層堆疊封裝所用芯片厚度為IOOMffl 120Mm，4層 5層堆疊封裝所用芯片厚度為50Mm 75Mm，5層以上堆疊封裝所用芯片厚度為35Mm 50Mm ；晶圓片減薄技術(shù)在疊層式芯片封裝技術(shù)方面是至關(guān)重要的，因?yàn)樗档土朔庋b貼裝高度，并能夠使芯片疊加而不增加疊層式芯片系統(tǒng)方面的總高度。由于本封裝件是多層寶塔式芯片堆疊封裝，芯片厚度要求在35Mm 120Mm，其中，3層堆疊封裝芯片厚度為IOOMm 120Mm, 4層 5層堆疊封裝芯片厚度為50Mm 75Mm, 5層以上為35Mm 50Mm,屬于超薄芯片減薄，而且晶圓尺寸8"吋及其以上，以12"為主。因此，減薄工藝的挑戰(zhàn)性很強(qiáng)，工藝難度較大，特別是12吋晶圓，75ΜΠ1薄如紙，對(duì)設(shè)備和工藝要求較高；一般選擇具備精磨、拋光功能的8吋及以上的超薄芯片減薄機(jī)如PRG300R、全自動(dòng)貼膜揭膜機(jī)如DR3000III 等；同時(shí)細(xì)磨、拋光厚度比平常增加了 15Mffl，目的是為了減少研磨損傷層。b.劃片采用A-WD-300TXB和DAD3350劃片機(jī)對(duì)減薄后的晶圓進(jìn)行劃片，劃片時(shí)應(yīng)用防碎片技術(shù)，并控制進(jìn)刀速度< 5 8mm/min,預(yù)防裂紋和碎片；c.上芯、烘烤、壓焊當(dāng)下層芯片和上層芯片尺寸差小于I. 2mm (即2a < I. 2mm)時(shí)，多層芯片分別上芯、烘烤和壓焊；當(dāng)下層芯片和上層芯片尺寸差大于或等于I. 2 mm (即2a > I. 2mm)時(shí)，多層芯片分別上芯后，一次烘烤和壓焊；上芯時(shí)，采用能涂覆粘片膠(導(dǎo)電膠或絕緣膠)和膠膜片的粘片機(jī)，在引線框架載體I上點(diǎn)導(dǎo)電膠，粘貼第一次IC芯片，然后依次粘貼其它IC芯片，采用絕緣膠或膠膜片粘貼其它IC芯片；由于是堆疊封裝，采用粘片膠(導(dǎo)電膠或絕緣膠)和膠膜片兩種粘接材料，因此需要粘片膠和膠膜片兩種材料的粘片機(jī)。寶塔式芯片堆疊封裝上芯的特點(diǎn)是上層芯片小于下層芯片，當(dāng)多層芯片分別上芯，一次烘烤和壓焊時(shí)，一般第一層IC芯片使用導(dǎo)電膠粘片，第二層及其以上使用絕緣膠或膠膜片粘片。烘烤時(shí)所用的烘烤工藝和烘烤設(shè)備與普通同封裝形式上芯后的烘烤工藝和烘烤設(shè)備相同，但工藝根據(jù)粘片材料和堆疊層數(shù)進(jìn)行調(diào)整，即采用絕緣膠作為粘貼材料時(shí)，烘烤溫度是175°C ;采用膠膜片作為粘貼材料時(shí)，烤溫度是150°C ；本封裝件是芯片多層堆疊封裝，是在引線框架上實(shí)現(xiàn)多層寶塔式IC芯片堆疊封裝。其特點(diǎn)是上面的芯片比下面的芯片小，即最下層芯片最大，其上一層比一層小，呈寶塔式結(jié)構(gòu)。要實(shí)現(xiàn)寶塔式IC芯片堆疊封裝，除超低弧度絲焊技術(shù)和模塑疊層封裝技術(shù)外，再加上75 μ m以下超薄芯片減薄和采用絕緣膠粘片時(shí)膠量控制技術(shù)，其挑戰(zhàn)性很大。因此，壓焊采用金絲和銅絲兩種，設(shè)備為具備IOOMffl以下的低弧度鍵合機(jī)，根據(jù)需要采用正反打線和多種弧形線，避免線與線之間交線短路，或焊點(diǎn)脫落。當(dāng)下層芯片和上層芯片尺寸差小于I. 2 mm時(shí)，每上一層芯片后，都需烘烤，然后壓焊；壓焊時(shí)，使用金線和銅線，壓焊設(shè)備是具備超低弧度壓焊的鍵合機(jī)，采用低弧度壓焊工藝及相應(yīng)弧線。當(dāng)下層芯片和上層芯片尺寸差大于或等于I. 2 mm時(shí)，多層芯片分別上芯，一次烘烤；然后從最高層IC芯片開(kāi)始打線，先壓最上層IC芯片焊盤到次上層IC芯片焊盤間焊線，接著從次上層IC芯片向相鄰的下層芯片焊盤上打線，依次類推，最后從下往上依次從每個(gè)IC芯片向內(nèi)引腳焊線，焊線基本上采用BGA弧(高低弧)；形成多層鍵合線。壓焊后，最上層鍵合線的弧聞為IlOMm 130Mm,其余每層鍵合線的弧聞為90Mm llOMm。d.塑封及后固化多層寶塔式IC芯片堆疊封裝，使用全自動(dòng)包封系統(tǒng)，采用低應(yīng)力(膨脹系數(shù)al< I)、低吸水率(吸水率< O. 25%)的環(huán)保型材料進(jìn)行塑封，應(yīng)用本公司開(kāi)發(fā)的多段注塑模型軟件(軟著登字第0276826號(hào))控制和防翹曲模型軟件(軟著登字第0373343號(hào))，調(diào)整優(yōu)化工藝，滿足沖線率< 5%、無(wú)離層、翹曲度< O. I的塑封要求，采用普通引線框架單芯片封裝的后固化設(shè)備和工藝進(jìn)行后固化；e.切中筋、電鍍、打印、成形分離、測(cè)試、檢測(cè)、包裝、入庫(kù) 采用與本封裝形式同引腳封裝件相同(即引腳的數(shù)量與結(jié)構(gòu)相同)的設(shè)備和工藝切中筋、電鍍、打印、成形分離、測(cè)試、檢測(cè)、包裝、入庫(kù)。本封裝件是多層芯片堆疊封裝，是在引線框架上實(shí)現(xiàn)多層寶塔式IC芯片堆疊封裝。其特點(diǎn)是上面的芯片比下面的芯片小，即最下層芯片最大，其上一層比一層小，呈寶塔式結(jié)構(gòu)，能夠解決芯片大小尺寸不同的多芯片堆疊封裝及雙邊低弧度焊線問(wèn)題。上層芯片采用絕緣膠和膠膜片兩種方式粘片，通過(guò)膠量控制術(shù)控制點(diǎn)膠量不影響下層打線和防止膠溢出，并且，采用多次上芯，一次烘烤和一次焊線。上層芯片采用絕緣膠和膠膜片兩種方式粘片，打線方式是先上層芯片與下層芯片間焊線，從上往下正打或從下往上反打；最后從第一層芯片焊盤開(kāi)始直接和引線腳的焊線相連，采用寶塔式絲焊技術(shù)。塑封采用本公司開(kāi)發(fā)的QFN防翹曲模型軟件(軟著登字第0373343號(hào))和多段注塑模型軟件(軟著登字第0276826號(hào))控制塑封工藝過(guò)程，調(diào)整優(yōu)化塑封工藝參數(shù)，實(shí)現(xiàn)多層寶塔式IC芯片堆疊無(wú)翹曲無(wú)交絲短路封裝。雖然結(jié)合優(yōu)選實(shí)施例已經(jīng)示出并描述了本實(shí)用新型，本領(lǐng)域技術(shù)人員可以理解，在不違背所附權(quán)利要求限定的本實(shí)用新型的精神和范圍的前提下可以進(jìn)行修改和變換。
權(quán)利要求1.一種引線框架的寶塔式IC芯片堆疊封裝件，包括引線框架載體(I)內(nèi)引腳(7)和外引腳(15)，引線框架載體(I)上封裝有塑封體(14)，其特征在于，引線框架載體(I)上、從下往上粘貼有外形尺寸依次減小的至少三層IC芯片，相鄰兩層IC芯片之間壓焊有鍵合線，每層IC芯片與內(nèi)引腳(7)之間也壓焊有鍵合線。
2.如權(quán)利要求I所述的引線框架的寶塔式IC芯片堆疊封裝件，其特征在于，所述最上層鍵合線的弧高為IlOMm 130Mm，其余每層鍵合線的弧高為90Mm llOMm。
3.如權(quán)利要求I所述的引線框架的寶塔式IC芯片堆疊封裝件，其特征在于，所述引線框架載體(I)的底面位于塑封體(14)內(nèi)或者引線框架載體(I)的底面露出塑封體(14)外。
專利摘要本實(shí)用新型提供了一種引線框架的寶塔式IC芯片堆疊封裝件及其生產(chǎn)方法，封裝件包括引線框架載體、內(nèi)引腳和外引腳，引線框架載體上封裝有塑封體，引線框架載體上、從下往上粘貼有外形尺寸依次減小的至少三層IC芯片，相鄰兩層IC芯片之間壓焊有鍵合線，每層IC芯片與內(nèi)引腳之間也壓焊有鍵合線。先對(duì)晶圓減薄、劃片，當(dāng)相鄰兩芯片的尺寸差小于1.2mm時(shí)，分別上芯、烘烤和壓焊；當(dāng)相鄰兩芯片的尺寸等于或大于1.2mm時(shí)，全部上芯后一次烘烤、壓焊，再經(jīng)塑封、后固化和后續(xù)工序制得引線框架的寶塔式IC芯片堆疊封裝件。該封裝件減少了不同線環(huán)形層之間的間隙，降低了較低層的引線鍵合環(huán)形高度，避免不同環(huán)形層之間的線短路。
文檔編號(hào)H01L23/495GK202736909SQ201220439870
公開(kāi)日2013年2月13日 申請(qǐng)日期2012年8月31日 優(yōu)先權(quán)日2012年8月31日
發(fā)明者李習(xí)周, 慕蔚, 朱文輝, 張易勒, 郭小偉 申請(qǐng)人:天水華天科技股份有限公司, 華天科技(西安)有限公司