專利名稱：一種掩埋pn結(jié)勢(shì)壘肖特基二極管的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型設(shè)計(jì)半導(dǎo)體領(lǐng)域，具體涉及一種掩埋PN結(jié)勢(shì)壘肖特基二極管。
背景技術(shù)：
傳統(tǒng)的肖特基二極管(Schottky diode)的結(jié)構(gòu)如圖1所示，其中肖特基勢(shì)壘(圖1中的“A”區(qū)域)為位于表層金屬與硅外延層之間形成的一個(gè)肖特基勢(shì)壘介面。此介面在正向電壓時(shí)可以導(dǎo)通大正向電流；而在反向電壓的情況下阻止電流流通，只有少量的反向漏電發(fā)生。當(dāng)反向偏壓加大，反向漏電會(huì)隨著加大，這是肖特基勢(shì)壘的自然物理特性。為了克服此反向漏電隨著反向電壓增加而增大的問題，而設(shè)計(jì)出的一種結(jié)勢(shì)壘肖特基二極管(Junction Barrier Schottky Diode),其結(jié)構(gòu)如圖2所示。該結(jié)勢(shì)魚肖特基二極管在傳統(tǒng)肖特基二極管的肖特基勢(shì)壘介面中加入多個(gè)隔離的“P”型小區(qū)域，這些“P”型區(qū)域與“N”型的外延區(qū)形成多個(gè)PN結(jié)。當(dāng)反向偏壓加大時(shí)，這些PN結(jié)在肖特基勢(shì)壘介面下形成一層空泛層，此空泛層的厚度會(huì)隨著反向電壓增加而擴(kuò)大，因而減小了反向電壓的電場(chǎng)對(duì)肖特基勢(shì)壘介面的影響，達(dá)到反向漏電會(huì)大幅度降低的目的。然而這種結(jié)構(gòu)的結(jié)勢(shì)壘肖特基二極管所存在的缺點(diǎn)是:由于加入的“P”型區(qū)域占用了一部分原有肖特基勢(shì)壘介面的面積(圖2中“B”所示)；所以在正向電壓的情況下，可以導(dǎo)通電流的面積變小，所以正向電流也會(huì)相對(duì)的減小，因而降低了正向?qū)娏鞯墓δ芗靶省?br>
實(shí)用新型內(nèi)容本實(shí)用新型所要解決的技術(shù)問題結(jié)勢(shì)壘肖特基二極管的正向電流減少的不足，提供一種掩埋PN結(jié)勢(shì)壘肖特基二極管。為解決上述問題，本實(shí)用新型所設(shè)計(jì)的一種掩埋PN結(jié)勢(shì)壘肖特基二極管，包括背面金屬層、襯底基片、基礎(chǔ)硅外延層、掩埋體、肖特基勢(shì)壘、氧化硅外環(huán)層和表面金屬層；背面金屬層置于襯底基片的下方；基礎(chǔ)娃外延層覆蓋于襯底基片上方；掩埋體與基礎(chǔ)娃外延層互為異型半導(dǎo)體，即掩埋體與基礎(chǔ)硅外延層各采用N型半導(dǎo)體和P型半導(dǎo)體中的一種；多個(gè)掩埋體各自獨(dú)立且相互隔離地掩埋在基礎(chǔ)硅外延層的上部，這些掩埋體與基礎(chǔ)硅外延層形成多個(gè)PN結(jié)；環(huán)狀的氧化硅外環(huán)層位于基礎(chǔ)硅外延層的上表面邊沿；肖特基勢(shì)壘位于氧化硅外環(huán)層內(nèi)側(cè)的基礎(chǔ)硅外延層之上；表面金屬層置于肖特基勢(shì)壘和氧化硅外環(huán)層之上；其不同之處是，所述基礎(chǔ)硅外延層的上方以及肖特基勢(shì)壘和氧化硅外環(huán)層的下方還增設(shè)有一層附加娃外延層，且該附加娃外延層與基礎(chǔ)娃外延層為同型半導(dǎo)體，即基礎(chǔ)娃外延層與附加硅外延層同為N型半導(dǎo)體或同為P型半導(dǎo)體。上述方案中，所述掩埋體最好呈塊狀。上述方案中，多個(gè)掩埋體在基礎(chǔ)硅外延層的上部最好呈矩陣陣列分布或環(huán)形陣列分布。上述方案中，所述掩埋PN結(jié)勢(shì)壘肖特基二極管最好還進(jìn)一步包括有一環(huán)狀的基礎(chǔ)終止環(huán)；該基礎(chǔ)終止環(huán)環(huán)繞地掩埋在基礎(chǔ)硅外延層的上部邊沿處，并將多個(gè)掩埋圈設(shè)在基礎(chǔ)終止環(huán)的內(nèi)側(cè)；基礎(chǔ)終止環(huán)與基礎(chǔ)硅外延層互為異型半導(dǎo)體，基礎(chǔ)終止環(huán)與基礎(chǔ)硅外延層之間形成PN結(jié)。上述方案中，所述掩埋PN結(jié)勢(shì)壘肖特基二極管最好還進(jìn)一步包括有一環(huán)狀的附加終止環(huán)；該附加終止環(huán)環(huán)繞掩埋在附加硅外延層的邊沿處；附加終止環(huán)與附加硅外延層互為異型半導(dǎo)體，附加終止環(huán)與附加硅外延層之間形成PN結(jié)。上述方案中，附加硅外延層的厚度最好小于或等于基礎(chǔ)硅外延層的厚度。上述方案中，附加硅外延層的厚度最好小于或等于基礎(chǔ)硅外延層中掩埋體的掩埋厚度。與現(xiàn)有技術(shù)相比，本實(shí)用新型通過在原有硅外延層的上方增設(shè)一層附加硅外延層，這樣有多個(gè)掩埋體掩埋在附加外延表面以下，形成多個(gè)隔離的PN結(jié)，在反向電壓的情況下，這些PN結(jié)形成的空泛層會(huì)防護(hù)肖特基勢(shì)壘介面而減低反向電壓的電場(chǎng)影響，因而減少反向電壓增加對(duì)反向漏電變大的負(fù)面效應(yīng)，并且肖特基勢(shì)壘介面也保持其原先的面積，在正向電壓情況下，可以保持其正向電流導(dǎo)通的功能及效率。

圖1為傳統(tǒng)肖特基二極管的結(jié)構(gòu)示意圖；圖2為結(jié)勢(shì)壘肖特基二極管的結(jié)構(gòu)示意圖；圖3為一種掩埋PN結(jié)勢(shì)壘肖特基二極管的結(jié)構(gòu)示意圖；圖4為一種改進(jìn)終止環(huán)掩埋PN結(jié)勢(shì)壘肖特基二極管的結(jié)構(gòu)示意圖；圖5為另一種類型掩埋PN結(jié)勢(shì)壘肖特基二極管的結(jié)構(gòu)示意圖；圖6為另一種類型改進(jìn)終止環(huán)掩埋PN結(jié)勢(shì)壘肖特基二極管的結(jié)構(gòu)示意圖。
具體實(shí)施方式
實(shí)施例1:一種掩埋PN結(jié)勢(shì)壘肖特基二極管如圖3所示，其主要由背面金屬層、襯底基片、基礎(chǔ)硅外延層、掩埋體、附加硅外延層、肖特基勢(shì)壘、氧化硅外環(huán)層和表面金屬層組成。背面金屬層置于襯底基片的下方?；A(chǔ)硅外延層覆蓋于襯底基片上方。多個(gè)掩埋體各自獨(dú)立且相互隔離地掩埋在基礎(chǔ)硅外延層的上部。掩埋體與基礎(chǔ)硅外延層互為異型半導(dǎo)體，即掩埋體與基礎(chǔ)硅外延層各采用N型半導(dǎo)體和P型半導(dǎo)體中的一種。如在本實(shí)施例中，掩埋體為P型半導(dǎo)體，基礎(chǔ)硅外延層為N型半導(dǎo)體。這些掩埋體與基礎(chǔ)硅外延層形成多個(gè)PN結(jié)。附加娃外延層設(shè)置在基礎(chǔ)娃外延層的上方。該附加娃外延層與基礎(chǔ)娃外延層為同型半導(dǎo)體，即基礎(chǔ)硅外延層與附加硅外延層同為N型半導(dǎo)體或同為P型半導(dǎo)體。如本實(shí)施例中，所述附加娃外延層為N型半導(dǎo)體。環(huán)狀的氧化娃外環(huán)層位于附加娃外延層的上表面邊沿。在本實(shí)施例中，氧化硅外環(huán)層的材質(zhì)為二氧化硅。肖特基勢(shì)壘位于氧化硅外環(huán)層內(nèi)側(cè)的附加硅外延層之上。表面金屬層置于肖特基勢(shì)壘和氧化硅外環(huán)層之上。所述背面金屬層為陰極金屬層，表面金屬層為陽極金屬層。為了便于掩埋體的掩埋，在本實(shí)施中，所述掩埋體呈塊狀。對(duì)于掩埋PN結(jié)勢(shì)壘肖特基二極管而言，掩埋體在基礎(chǔ)娃外延層的分布形式?jīng)Q定了勢(shì)魚肖特基二極管的性能。在本實(shí)用新型中，多個(gè)掩埋體可以隨意分布在基礎(chǔ)硅外延層的上部。但為了能夠在生產(chǎn)過程中，對(duì)勢(shì)壘肖特基二極管的性能進(jìn)行控制，所述掩埋體最好在基礎(chǔ)硅外延層的上部呈矩陣陣列、環(huán)形陣列、或其他規(guī)則形式分布掩埋。在本實(shí)用新型中，所述掩埋體掩埋在基礎(chǔ)硅外延層上部1/3 2/3處。在基礎(chǔ)硅外延層的上表面，基礎(chǔ)硅外延層與掩埋體的面積比為介于1/3 2/3之間。在本實(shí)施例中，所述掩埋體掩埋在基礎(chǔ)娃外延層上部1/3處,娃外延層與掩埋體的面積比為近似為1:1。另外，為了進(jìn)一步提升掩埋PN結(jié)勢(shì)壘肖特基二極管的性能，所述基礎(chǔ)硅外延層的上部還掩埋有一環(huán)狀的基礎(chǔ)終止環(huán)。該基礎(chǔ)終止環(huán)環(huán)繞地掩埋在基礎(chǔ)硅外延層的上部邊沿處，并將多個(gè)掩埋圈設(shè)在基礎(chǔ)終止環(huán)的內(nèi)側(cè)?；A(chǔ)終止環(huán)與基礎(chǔ)娃外延層互為異型半導(dǎo)體，基礎(chǔ)終止環(huán)與基礎(chǔ)娃外延層之間形成PN結(jié)。在本實(shí)施例中，所述基礎(chǔ)終止環(huán)與掩埋體所選用的材料相同，均為P型半導(dǎo)體?；A(chǔ)終止環(huán)的掩埋深度也與掩埋體的掩埋深度相一致。由于附加硅外延層的厚度較大時(shí)，會(huì)使得肖特基勢(shì)壘界面的空泛層厚度加大，而降低在原有硅外延層上部掩埋掩埋體所達(dá)到的、減小反向電流的效果，因此本實(shí)用新型所述附加硅外延層的厚度應(yīng)設(shè)定在一個(gè)合理的范圍內(nèi)。在本實(shí)用新型中，附加硅外延層的厚度小于或等于基礎(chǔ)硅外延層的厚度。更進(jìn)一步地，在本實(shí)施例中，附加硅外延層的厚度甚至小于或等于基礎(chǔ)硅外延層中掩埋體的掩埋厚度。為了進(jìn)一步避免附加硅外延層的加入而導(dǎo)致的反向電流減小，在本實(shí)用新型中，所述附加硅外延層的內(nèi)部還掩埋有環(huán)狀的附加終止環(huán)。該附加終止環(huán)環(huán)繞掩埋在附加硅外延層的邊沿處；附加終止環(huán)與附加硅外延層互為異型半導(dǎo)體，附加終止環(huán)與附加硅外延層之間形成PN結(jié)。在本實(shí)施例中，所述基礎(chǔ)終止環(huán)、掩埋體和附加終止環(huán)所選用的材料相同，均為P型半導(dǎo)體。為了簡(jiǎn)化生產(chǎn)工藝，增設(shè)的附加終止環(huán)與基礎(chǔ)終止環(huán)的形狀和大小相同、位置上下相對(duì)應(yīng)一致。參見圖4。實(shí)施例2:本實(shí)施例2的結(jié)構(gòu)與實(shí)施例1的結(jié)構(gòu)大體相同，不同之處僅是將實(shí)施例中的N型及P型互換。如在圖3和圖4所示的實(shí)施例1中，襯底基片采用N+型硅基片；基礎(chǔ)硅外延層和附加硅外延層均采用N型半導(dǎo)體形成N-型硅外延層；掩埋體、基礎(chǔ)終止環(huán)和附加終止環(huán)均采用P型半導(dǎo)體。而在圖5和圖6所示的實(shí)施例2中，襯底基片采用P+型硅基片；基礎(chǔ)娃外延層和附加娃外延層均采用P型半導(dǎo)體形成P-型娃外延層；掩埋體、基礎(chǔ)終止環(huán)和附加終止環(huán)均采用N型半導(dǎo)體。
權(quán)利要求1.一種掩埋PN結(jié)勢(shì)壘肖特基二極管，包括背面金屬層、襯底基片、基礎(chǔ)硅外延層、掩埋體、肖特基勢(shì)魚、氧化娃外環(huán)層和表面金屬層；背面金屬層置于襯底基片的下方；基礎(chǔ)娃外延層覆蓋于襯底基片上方；掩埋體與基礎(chǔ)硅外延層互為異型半導(dǎo)體，即掩埋體與基礎(chǔ)硅外延層各采用N型半導(dǎo)體和P型半導(dǎo)體中的一種；多個(gè)掩埋體各自獨(dú)立且相互隔離地掩埋在基礎(chǔ)硅外延層的上部，這些掩埋體與基礎(chǔ)硅外延層形成多個(gè)PN結(jié)；環(huán)狀的氧化硅外環(huán)層位于基礎(chǔ)娃外延層的上表面邊沿；肖特基勢(shì)魚位于氧化娃外環(huán)層內(nèi)側(cè)的基礎(chǔ)娃外延層之上；表面金屬層置于肖特基勢(shì)壘和氧化硅外環(huán)層之上；其特征在于:所述基礎(chǔ)硅外延層的上方以及肖特基勢(shì)壘和氧化硅外環(huán)層的下方還增設(shè)有一層附加硅外延層，且該附加硅外延層與基礎(chǔ)娃外延層為同型半導(dǎo)體，即基礎(chǔ)娃外延層與附加娃外延層同為N型半導(dǎo)體或同為P型半導(dǎo)體。
2.根據(jù)權(quán)利要求1所述的一種掩埋PN結(jié)勢(shì)壘肖特基二極管，其特征在于:所述掩埋體呈塊狀。
3.根據(jù)權(quán)利要求1或2所述的一種掩埋PN結(jié)勢(shì)壘肖特基二極管，其特征在于:多個(gè)掩埋體在基礎(chǔ)硅外延層的上部呈矩陣陣列分布或環(huán)形陣列分布。
4.根據(jù)權(quán)利要求1所述的一種掩埋PN結(jié)勢(shì)壘肖特基二極管，其特征在于:還進(jìn)一步包括有一環(huán)狀的基礎(chǔ)終止環(huán)；該基礎(chǔ)終止環(huán)環(huán)繞地掩埋在基礎(chǔ)硅外延層的上部邊沿處，并將多個(gè)掩埋圈設(shè)在基礎(chǔ)終止環(huán)的內(nèi)側(cè)；基礎(chǔ)終止環(huán)與基礎(chǔ)硅外延層互為異型半導(dǎo)體，基礎(chǔ)終止環(huán)與基礎(chǔ)硅外延層之間形成PN結(jié)。
5.根據(jù)權(quán)利要求1所述的一種掩埋PN結(jié)勢(shì)壘肖特基二極管，其特征在于:還進(jìn)一步包括有一環(huán)狀的附加終止環(huán)；該附加終止環(huán)環(huán)繞掩埋在附加硅外延層的邊沿處；附加終止環(huán)與附加硅外延層互為異型半導(dǎo)體，附加終止環(huán)與附加硅外延層之間形成PN結(jié)。
6.根據(jù)權(quán)利要求1所述的一種掩埋PN結(jié)勢(shì)壘肖特基二極管，其特征在于:所述附加硅外延層的厚度小于或等于基礎(chǔ)硅外延層的厚度。
7.根據(jù)權(quán)利要求6所述的一種掩埋PN結(jié)勢(shì)壘肖特基二極管，其特征在于:附加硅外延層的厚度小于或等于基礎(chǔ)硅外延層中掩埋體的掩埋厚度。
專利摘要本實(shí)用新型公開一種掩埋PN結(jié)勢(shì)壘肖特基二極管，其通過在原有硅外延層的上方增設(shè)一層附加硅外延層，這樣有多個(gè)掩埋體掩埋在附加外延表面以下，形成多個(gè)隔離的PN結(jié)，在反向電壓的情況下，這些PN結(jié)形成的空泛層會(huì)防護(hù)肖特基勢(shì)壘介面而減低反向電壓的電場(chǎng)影響，因而減少反向電壓增加對(duì)反向漏電變大的負(fù)面效應(yīng)，并且肖特基勢(shì)壘介面也保持其原先的面積，在正向電壓情況下，可以保持其正向電流導(dǎo)通的功能及效率。
文檔編號(hào)H01L29/06GK202948935SQ20122047597
公開日2013年5月22日 申請(qǐng)日期2012年9月18日 優(yōu)先權(quán)日2012年9月18日
發(fā)明者關(guān)仕漢, 李勇昌, 彭順剛, 鄒鋒, 王常毅 申請(qǐng)人:桂林斯壯微電子有限責(zé)任公司