專利名稱：用于一次可編程存儲器的具有電熔絲結構的半導體裝置的制作方法
技術領域：
本實用新型總體上涉及一次可編程(一次性可編程)(OTP)存儲器，更特別地涉及利用后柵極高-K金屬柵極(Gate-Last High-K Metal Gate)制造工藝制造的OTP存儲器。
背景技術：
在數(shù)據(jù)存儲的領域中，存在兩種常用類型的存儲裝置。第一種類型的存儲裝置為易失性存儲器。當電力從易失性存儲器電路移出時，易失性存儲器丟失儲存的信息。第二種類型的存儲裝置為非易失性存儲器。即使在電力從非易失性存儲器電路移出之后，非易失性存儲器也能保留儲存的信息。一些非易失性存儲器設計允許重編程序，而其他設計僅允許一次編程。一次可編程(OTP)存儲器代表非易失性存儲器的一種類型，其可以編程一次，典型地，通過永久地編程熔絲以打開連接，或通過永久地編程反熔絲(ant1-fuse)以關閉連接。目前，利用下列類型的熔絲作為電熔絲(電子熔絲，eFuses):柵極氧化物擊穿(gate oxide breakdown)、熱載流子、娃化物熔絲、互連金屬熔絲(interconnect metalfuse)。HKMG工藝允許高-K電介質(zhì)，以替換用于前代鑄造技術中的二氧化硅柵極電介質(zhì)。使用高-K電介質(zhì)允許微電氣組件進一步小型化。而且，前代熔絲要求以數(shù)百微安數(shù)量級的高電流量來熔斷。因此，所需要的是與傳統(tǒng)上在28nm鑄造技術中利用的HKMG工藝兼容的電熔絲。另外，如果可以通過施加與常規(guī)的電熔絲s相比低的電流水平來利用電熔絲，這將是有益的。

實用新型內(nèi)容根據(jù)本實用新型的實施方式，提供了一種用于一次可編程存儲器(OTP)的具有電熔絲結構的半導體裝置，其特征在于，包括:具有淺溝槽隔離(STI)結構的基底基板；第一金屬層，形成在所述淺溝槽隔離結構上，具有限定陽極、陰極、和連接在所述陰極與陽極之間的熔絲頸的形狀；未摻雜的多晶區(qū)域，形成在所述第一金屬層的所述熔絲頸上；以及第二金屬層，具有形成在所述第一金屬層上且位于所述多晶區(qū)域的相對側上的第一部分和第二部分，所述第二金屬層的所述第一部分形成在所述陽極上，而所述第二金屬層的所述第二部分形成在所述陰極上。根據(jù)本實用新型的半導體裝置，其特征在于，所述多晶區(qū)域僅在所述第一金屬層的所述熔絲頸上形成，并且分開所述第二金屬層的所述第一部分和第二部分。根據(jù)本實用新型的半導體裝置，其特征在于，所述多晶區(qū)域具有基本上高于所述第一金屬層和所述第二金屬層的電阻。根據(jù)本實用新型的半導體裝置，其特征在于，如果在所述陽極和陰極上施加電壓，則所得的電流主要流過所述第一金屬層的所述熔絲頸。根據(jù)本實用新型的半導體裝置，其特征在于，通過增加所述電流直到所述第一金屬層的所述熔絲頸失效并基本上成為開路來編程所述0TP。[0011]根據(jù)本實用新型的半導體裝置，其特征在于，斷開所述熔絲頸所需的電流為單數(shù)位微安的量級。根據(jù)本實用新型的半導體裝置，其特征在于，所述第一金屬層的厚度基本上小于所述第二金屬層和所述多晶區(qū)域的厚度。根據(jù)本實用新型的半導體裝置，其特征在于，所述第一金屬層的厚度大約在5-30nm之間，而所述第二金屬層的厚度大約在30_70nm之間。根據(jù)本實用新型的半導體裝置，其特征在于，所述第二金屬層將所述電熔絲結構連接至熔斷的MOSFET。根據(jù)本實用新型的半導體裝置，其特征在于，所述熔斷的MOSFET被構造成向所述電熔絲提供電流，以熔化所述第一金屬層。根據(jù)本實用新型的半導體裝置，其特征在于，所述半導體裝置還包括設置在所述STI區(qū)域和所述第一金屬層之間的高-K電介質(zhì)層。根據(jù)本實用新型的半導體裝置，其特征在于，在所述熔絲頸中的所述第一金屬層的寬度基本上小于在所述陽極或陰極中的所述第一金屬層的相應寬度。根據(jù)本實用新型的半導體裝置，其特征在于，在所述熔絲頸中的所述第一金屬層的寬度為大約20-50nm。根據(jù)本實用新型的實施方式，提供了一種用于一次可編程存儲器(OTP)的具有電熔絲結構的半導體裝置，包括:(a)具有淺溝槽隔離STI結構的基底基板；(b)陽極，包括(bl)第一金屬層的第一部分；(b2)第二金屬層的第一部分，設置在所述第一金屬層的所述第一部分上并與其接觸；(C)陰極，包括(Cl)所述第一金屬層的第二部分；(c2)所述第二金屬層的第二部分，設置在所述第一金屬層的所述第二部分上并與其接觸；(d)將所述陽極連接至所述陰極的熔絲頸，包括(dl)所述第一金屬層的第三部分；(d2)未摻雜的多晶區(qū)域，設置在所述第一金屬層的所述第三部分上并與其接觸，所述多晶區(qū)域設置在所述第二金屬層的所述第一部分和第二部分之間并將兩者分開；其特征在于，所述第一金屬層的所述第一部分、第二部分和第三部分以連續(xù)方式橫向地設置在所述STI結構上，從而在編程之前提供從陽極到陰極的低電阻電流通路。根據(jù)本實用新型的半導體裝置，其特征在于，所述第一金屬層的厚度基本上小于所述第二金屬層的厚度。根據(jù)本實用新型的半導體裝置，其特征在于，所述多晶區(qū)域的電阻基本上高于所述第一金屬層的電阻，使得由所述電流通路攜帶的電流主要流過所述第一金屬層。根據(jù)本實用新型的半導體裝置，其特征在于，通過增加所述電流直到所述第一金屬層的所述第三部分失效，在所述陽極和陰極之間引起高電阻電流通路來編程所述0TP。

并入本文中且形成本說明書的一部分的附圖與描述一起說明本實用新型，進一步用來解釋本實用新型的原理并使相關領域的技術人員能夠制造和使用本實用新型。圖1示出了常規(guī)OTP電路的布局。圖2a_2c示出了已知的電熔絲結構的頂視圖和橫截面圖。圖3示出了根據(jù)本實用新型示例性實施方式的OTP電路的布局。[0027]圖4a_4c示出了根據(jù)本實用新型的示例性實施方式的電熔絲結構的頂視圖和橫截面圖。圖5示出了提供根據(jù)本實用新型實施方式的用于制造IC裝置的示例性步驟的流程圖。圖6a_6h示出了根據(jù)本實用新型示例性實施方式的在圖5的流程圖中處理的示例性步驟的產(chǎn)物。圖7a_7b示出了根據(jù)本實用新型的示例性實施方式的另一種電熔絲結構的頂視圖和橫截面圖。現(xiàn)在將參考附圖來描述本實用新型。在附圖中，類似的參照標號表示相同或功能相似的元件(要素)。另外，參考標號的最左邊數(shù)字確定其中參照標號首先出現(xiàn)的圖。
具體實施方式
下列詳細描述參照附圖以說明與本實用新型一致的示例性實施方式。在詳細描述中所涉及的“一個示例性實施方式”、“一種示例性實施方式、“典型的示例性實施方式”等表明所描述的示例性實施方式可包括特定特點、結構、或特征，但是每種示例性實施方式可以不必包括所述特定特點、結構、或特征。此外，這樣的術語不一定是指相同的示例性實施方式。而且，當結合示例性實施方式來描述特定特點、結構或特征時，與其他不管是否明確描述的示例性實施方式結合實現(xiàn)這種特征、結構或特性在相關領域的技術人員的知識之內(nèi)。此外，應理解，本文所用的空間描述(例如“上面的”、“在….以下“、“上”、“左” “右”、“下”、“頂部”、“底部”、“垂直”、“水平”等)僅用于說明性的目的，并且本文所描述的結構的實際實施方式可以以任何方向或方式被空間地布置。提供本文中所描述的示例性實施方式用于說明的目的，并不是限制性的。其他示例性實施方式是可能的，并且在本實用新型的精神和范圍內(nèi)，可以對這些示例性實施方式進行更改。因此，詳細描 述不意在限制本實用新型。相反，本實用新型的范圍僅根據(jù)所附的權利要求和它們等價物來限定。示例性實施方式的下列詳細描述將如此充分地揭示本實用新型的一般性質(zhì)，以至其他人可以通過應用相關領域的技術人員的知識，在沒有背離本實用新型的精神和范圍的情況下，在沒有過度實驗的情況下，而容易地更改這樣的示例性實施方式和/或使這樣的示例性實施方式適于各種應用。因此，基于本文所呈現(xiàn)的教導和指導，旨在將這樣的適應和更改包含在示例性實施方式的含義和多種等價物內(nèi)。應當理解，本文中的措辭或術語是為了描述而不是限制的目的，使得本說明書中的術語或措辭將由相關領域中的技術人員根據(jù)本文中的教導來解釋。提供了本文中所描述的示例性實施方式用于說明的目的，并且不是限制性的。根據(jù)本文的教導，包括更改/替換的另外的結構和操作性實施方式對于相關領域中的技術人員將變得顯而易見。常規(guī)電熔絲圖1示出了常規(guī)OTP電路100的布局。該OTP電路100包括向M0SFET104的柵極提供電壓的解碼器(譯碼器)102。另外，電壓Vdd施加于電熔絲108的陽極(負極)，而電熔絲108的陰極(正極)耦接至M0SFET104。(本文中電熔絲將解釋為可以用于支撐例如OTP的半導體熔絲元件)基于施加于M0SFET104的柵極的電壓，允許電流106流動，導致常規(guī)電熔絲108中的熔斷(blowout)。熔斷發(fā)生的原因是因為電熔絲108部分對于攜帶電流來說太窄，引起構成電熔絲部分的半導體材料的熱破壞。圖2a示出了具有用作熔斷元件的硅化物的常規(guī)電熔絲200的頂視圖。它包括經(jīng)由熔絲頸(fuse neck)202與陰極203連接的陽極201。在一個實施方式中，電熔絲200可功能上類似于電熔絲108。圖2b示出了常規(guī)電熔絲200在發(fā)生任何編程之前的橫截面圖。它包括淺溝槽隔離(STI)結構(構造)204，其中多晶硅(多晶)層205在STI結構204上方。頂部硅化物層206在多晶層205的上方，其中該多晶硅205在編程期間攜帶任何電流，且如果編程這樣做則破壞，產(chǎn)生如圖2c所示的開路(斷路，open circuit)。圖2c示出了常規(guī)電熔絲200在發(fā)生編程后的橫截面圖。由于編程的施加，在硅化物層206的熔斷區(qū)207中存在熔斷。該編程將使位讀成“0”，這與讀成“I”相反，因為其將處于在圖2b所呈現(xiàn)的預編程序狀態(tài)。該電熔絲200與后柵極HKMG工藝不兼容。后柵極HKMG工藝需要其中將高-K電介質(zhì)層用于柵極結構的工藝。另外，在制造的過程中，柵極金屬的沉積是進行的最后步驟，并且替換硅化物層206。電熔絲200與后柵極HKMG工藝不兼容，因為它不包括高-K電介質(zhì)并且在頂部上利用硅化物層。本實用新型的細節(jié)圖3示出了根據(jù)本實用新型示例性實施方式的OTP電路300的布局。OTP電路300包括向M0SFET304的柵極提供電壓的解碼器302。另外，電壓Vdd施加于陽極312，而陰極314與M0SFET304的漏極耦接?；谑┘佑贛0SFET304的柵極的電壓，允許電流306流動，導致電熔絲310中的熔絲頸區(qū)域308的熔斷。具體地，當M0SFET304導電(傳導)時，則陰極314接地，導致電流306流過熔絲頸區(qū)域308。因為在電流通路中沒有電阻(除導線電阻之外)，因此熔絲頸區(qū)域?qū)崞茐模a(chǎn)生開路。圖4a示出了根據(jù)本實用新型示例性實施方式的電熔絲400的頂視圖。它包括經(jīng)由熔絲頸402與陰極403連接的陽極401。熔絲頸402的區(qū)域404包括未摻雜的多晶硅，其與半導體金屬層相比具有相對高的電阻率。圖4b示出了在發(fā)生任何編程之前電熔絲400的截面圖。它包括STI結構405，在STI結構405上方設置有高-K電介質(zhì)層406。第一柵極金屬層407設置在高-K電介質(zhì)層406的上方。第二柵極金屬層408設置在第一柵極金屬層407的上方，其中第二柵極金屬層408具有第一部分408a和第二部分408b，其中未摻雜的多晶結構409處于第一部分408a和第二部分408b之間。未摻雜的多晶結構409以水平方向、與上面討論的區(qū)域404相同的長度延伸，如圖中所示。在編程之前，柵極金屬層407為橫向(側向)連續(xù)的，并在陽極401和陰極403之間具有低電阻。未摻雜的多晶結構209提供高電阻，并位于柵極金屬層407的頂部，并且分開第二柵極金屬層408的第一部分和第二部分。在一個實施方式中，陽極401、熔絲頸402和陰極403功能上可以分別類似于陽極312、陰極314和熔絲頸區(qū)域308。圖4c示出了根據(jù)本實用新型示例性實施方式的電熔絲400在發(fā)生編程后的截面圖。由于編程的應用，在柵極金屬層407的熔斷區(qū)域410中存在熔斷。在柵極金屬層407在熔斷區(qū)域410具有熔斷之后，在陽極401和陰極403之間存在高電阻，因為僅信號通道通過未摻雜的多晶結構409來提供，其相對于連續(xù)金屬層407具有高電阻。在本實用新型的示例性實施方式中，頸熔絲404(例如柵極金屬層407)的寬度411可以為20-50nm。另外，作為熔絲的柵極金屬層407可具有5_30nm的厚度412。然而，第二柵極金屬層408可具有30-70nm的厚度413。因此，第二柵極金屬層408可以適度地基本上比第一柵極金屬層407厚。該OTP結構的優(yōu)勢是，它充分地與28nm的后柵極高-K金屬柵極工藝兼容，而不需要另外的工藝或掩模(masks)。另外，因為柵極金屬被用作熔絲材料，因此厚度可以是減小至相對小的尺寸(5-30nm)，其與常規(guī)硅化物相比需要更小的電流來熔斷熔絲。例如，在一個示例性實施方式中，電流可以是微安數(shù)量級，而不是在硅化物為熔絲材料的常規(guī)領域中所利用的數(shù)百微安。另外，由于熔斷熔絲需要少量的電流，因此熔斷的M0SFET304的尺寸還可以是極小的。如將顯然的，電熔絲結構400可以以與IC制造中的主線FETs相同的工藝布局來制造。制造方法圖5示出了提供根據(jù)本實用新型的實施方式的用于制造具有電熔絲如電熔絲400的IC裝置的示例性步驟的流程圖500。其他結構和操作實施方式基于以下討論對于相關領域中的技術人員來說是顯然的。圖5所示的步驟不必以所示的順序出現(xiàn)。下面結合在圖6a-6h中所示的半導體層來詳細地描述圖5的步驟。在步驟502中，進行柵極沉積，因此包括高-K電介質(zhì)層、金屬層、多晶層和氮化物層的多種類型的層沉積在具有STI結構的硅基板(襯底)上。例如，圖6a示出了具有STI結構602的娃(Si)基板601。在基板601上方,形成虛設層(dummy layer) 603。虛設層603可以包括高-K電介質(zhì)層604、金屬層605、未摻雜的多晶娃層(本文中為“多晶娃”)606和氮化物層607。在步驟504中，柵極圖案通過利用刻蝕工藝來形成。在一個實施方式中，在具有STI結構的硅基板上方的所有層的部分被蝕刻掉。在一個示例性實施方式中，利用刻蝕工藝進行柵極圖案化，例如干蝕刻、濕蝕刻或等離子蝕刻。而且，還可以使用掩模工藝來形成柵極圖案。例如，圖6b示出了通過蝕刻掉虛設層603的部分所形成的柵極圖案。電熔絲柵極608在電熔絲區(qū)域610中形成,而晶體管柵極(transistor gate)609在晶體管區(qū)域611中形成。電熔絲柵極608和晶體管柵極609保持虛設層603的組成。例如，電熔絲柵極608和晶體管柵極609可以包括高-K電介質(zhì)層604、金屬層605、多晶層606和氮化物層607。如所示出的，指定“a”和“b”用于識別在電熔絲區(qū)域610和晶體管區(qū)域611中的各自相同層的殘留部分。例如，電熔絲柵極608具有高-K電介質(zhì)層部分604a，而晶體管柵極609具有高-K電介質(zhì)層部分604b。在步驟506中，在各自的柵極周圍形成間隔(隔離物，spacers)，且將源極/漏極區(qū)域植入硅基板內(nèi)。例如，圖6c示出了在基板601上的第一間隔612和第二間隔613。在一個實施方式中，第一間隔612與電熔絲柵極608的兩個側壁垂直連接，而第二間隔613與晶體管柵極609的兩個側壁垂直連接。例如，第一間隔612和第二間隔613可以由二氧化硅、氮化硅、氮氧化硅、碳化硅、氮化鈦、各種低K電介質(zhì)或它們的任何組合形成。第一間隔612和第二間隔613可以通過利用上面提及的沉積工藝之一并通過應用各向異性蝕刻技術來形成，從而形成期望的間隔特征。另外，將源極和漏極區(qū)域614植入基板601內(nèi)。在一個實施方式中，源極和漏極區(qū)域614可以使用第二間隔613的基底來限定可以植入摻雜劑的基板601的區(qū)域(面積)。例如，源極和漏極區(qū)域614可以在晶體管柵極609的每個側壁的旁邊在基板601內(nèi)橫向地植入。在一個實施方式中，源極和漏極區(qū)域614通過用雜質(zhì)如砷、磷或硼摻雜基板601來構造。用硼摻雜增加形成P-型區(qū)域的正電荷，而用砷或磷摻雜增加形成n-型區(qū)域的電子。還可以使用其他摻雜劑以實現(xiàn)優(yōu)選的構造。源極和漏極區(qū)域614可以通過使用諸如離子注入、擴散和光刻的工藝來形成。在步驟508中，在基板的表面上形成硅化物層。例如，圖6d示出了在基板601表面的部分上形成的硅化物層615。尤其是，硅化物層615在植入基板601內(nèi)的源極和漏極區(qū)域614的頂部上形成。例如，硅化物層615可用作用于源極和漏極區(qū)域614的電接觸。在步驟510中，氮化物層在硅化物層和STI結構上形成。例如，圖6e示出了在STI結構602和硅化物層615上形成的氮化物層616。通過使用上面提及的各種沉積技術可以形成氮化物層616。氮化物層616使電熔絲區(qū)域610和晶體管區(qū)域611絕緣。例如，氮化物層616沉積在硅化物層615和STI結構602上，從而包住電熔絲柵極608和晶體管電極609。氮化物層616和氮化物層607的頂面可以利用CMP磨光(polished back),以暴露電熔絲柵極608和晶體管柵極609的多晶層606，用于如下所描述的進一步處理。在步驟512中，在電熔絲區(qū)域中的多晶層的表面上形成掩模。例如，圖6f示出了位于電熔絲區(qū)域610中的多晶層606a上方的掩模617。掩模617允許通過蝕刻電熔絲區(qū)域610和晶體管區(qū)域611中的多晶層606的工藝來去除多晶。具體地，該掩模保護多晶層606的一部分，使得僅多晶層606a的所述部分(掩模617外面)將從電熔絲區(qū)域610中去除，但將去除在晶體管區(qū)域611中的整個多晶層606b。在步驟514中，去除暴露的多晶，然后去除掩模，允許可填充區(qū)域(fillableregions)形成。例如，圖6g示出了多晶層(或“區(qū)域”)606a仍然保留有圍繞電熔絲區(qū)域610中的多晶層606a形成的可填充區(qū)域618。然而，從晶體管區(qū)域611中去除所有的多晶層606b。此外，將掩模617從電熔絲區(qū)域610中的多晶層606的表面去除。在步驟516中，將第二柵極金屬填充在柵極層的任何暴露部分上。例如，圖6h示出了柵極金屬層619，其形成為填充在電熔絲區(qū)域610中的多晶層606a的每側上并在晶體管區(qū)域611中的間隔613之間的可填充區(qū)618的空間。由于工藝500，用于OTP的電熔絲在包括高-K電介質(zhì)層604a、第一金屬層605a和多晶層606a,以及具有區(qū)域619a、b的第二金屬層的電熔絲區(qū)域610中形成。第一金屬層605和多晶層606a形成在編程期間熔斷/不熔斷的熔絲頸區(qū)域，而第二金屬區(qū)域619a、b分別形成用于OTP的電熔絲的陽極和陰極。而且，F(xiàn)ET晶體管在鄰近電熔絲區(qū)域610的晶體管區(qū)域611中形成。FET的柵極包括高-K電介質(zhì)層604b、第一金屬層605b以及第二金屬層619c。源極和漏極由具有娃化物接觸615的源極和漏極區(qū)域614形成。因此，工藝500的優(yōu)勢為OTP和FET晶體管裝置均在單個半導體工藝運行中并在相同的半導體晶片上被制造，而沒有任何附加的掩?；蛱幚聿襟E。根據(jù)實施方式，可以在制造可包括靜態(tài)隨機存取存儲器(SRAM)和/或其他邏輯電路，無源部件如電阻器、電容器和電感器，以及有源部件如P溝道場效應晶體管(PFET)、N溝道場效應晶體管(NFET )、金屬氧化物半導體場效應晶體管(MOSFET )、互補金屬氧化物半導體場效應晶體管(CMOS)、雙極晶體管、高壓晶體管，以及其他類似裝置的集成電路期間使用工藝500。在本實用新型另一個示例性實施方式中，在工藝500之后接著可以是制造狀態(tài)的后端制程(Back-end-of-line, BEOL)部分,其中可形成接觸、互連線、通孔和電介質(zhì)結構。其他變形圖7a示出了根據(jù)本實用新型另一個示例性實施方式的電熔絲700的頂視圖。它包括經(jīng)由熔絲頸704與陰極703連接的陽極701。所有的熔絲頸704包括未摻雜的多晶。圖7b示出了在發(fā)生任何編程之前電熔絲700的橫截面圖。它包括STI結構705，其中在STI結構705上方具有高-K電介質(zhì)層706。第一柵極金屬層707設置在高-K電介質(zhì)層706的上方。在第一柵極金屬層707上方的是第二柵極金屬區(qū)域708,其中未摻雜的多晶結構709位于第二柵極金屬區(qū)域708a和708b之間。未摻雜的多晶結構709在水平方向上、與上面討論的熔絲頸704相同的長度延伸。在一個實施方式中，電熔絲700功能上類似于電熔絲400，并以類似的方式熔斷。另外，在進一步說明的實施方式中，不能聚焦在電熔絲中的熔絲頸，其中在多晶結構的任一側上的柵極金屬的量可以是不相等的。結論以上已經(jīng)借助于說明其具體功能和關系的實施的功能構件塊描述了本實用新型的實施方式。本文中，為了便于描述，任意定義了這些功能構件塊的邊界。可以定義交替界，只要能夠適當實施其具體功能和關系。
具體實施方式
的上面描述將如此充分地顯示本實用新型的一般性質(zhì)，使得其他人通過應用本領域的技術人員的知識，在不背離本實用新型的一般構思的情況下，可容易地修改這種示例性實施方式和/或使這種示例性實施方式適應各種應用，不用進行過度實驗。因此，這種適應和修改旨在基于這里提供的教導和指導，在所披露的實施方式的含義和多個等價物之內(nèi)。應當理解，這里的用語或術語是為了描述目的而不是為了限制，使得本領域的技術人員將根據(jù)教導和指導來解釋本說明書的術語或用語。本實用新型的寬度和范圍應當不受任何上面描述的示例性實施方式限制，但應僅根據(jù)所附的權利要求和它們的等價物來限定。
權利要求1.一種用于一次可編程存儲器的具有電熔絲結構的半導體裝置，其特征在于，包括: 具有淺溝槽隔尚結構的基底基板； 第一金屬層，形成在所述淺溝槽隔離結構上，具有限定陽極、陰極、和連接在所述陰極與陽極之間的熔絲頸的形狀； 未摻雜的多晶區(qū)域，形成在所述第一金屬層的所述熔絲頸上；以及第二金屬層，具有形成在所述第一金屬層上且位于所述多晶區(qū)域的相對側上的第一部分和第二部分，所述第二金屬層的所述第一部分形成在所述陽極上，而所述第二金屬層的所述第二部分形成在所述陰極上。
2.根據(jù)權利要求1所述的半導體裝置，其特征在于，所述多晶區(qū)域僅在所述第一金屬層的所述熔絲頸上形成，并且分開所述第二金屬層的所述第一部分和第二部分。
3.根據(jù)權利要求1所述的半導體裝置，其特征在于，所述多晶區(qū)域具有高于所述第一金屬層和所述第二金屬層的電阻。
4.根據(jù)權利要求1所述的半導體裝置，其特征在于，所述第一金屬層的厚度小于所述第二金屬層和所述多晶區(qū)域的厚度。
5.根據(jù)權利要求4所述的半導體裝置，其特征在于，所述第一金屬層的厚度在5-30nm之間，而所述第二金屬層的厚度在30-70nm之間。
6.根據(jù)權利要求1所述的半導體裝置，其特征在于，所述半導體裝置還包括設置在所述淺溝槽隔離區(qū)域和所述第一金屬層之間的高-K電介質(zhì)層。
7.根據(jù)權利要求1所述的半導體裝置，其特征在于，在所述熔絲頸中的所述第一金屬層的寬度小于在所述陽極或陰極中的所述第一金屬層的相應寬度。
8.根據(jù)權利要求1所述的半導體裝置，其特征在于，在所述熔絲頸中的所述第一金屬層的寬度為20-50nm。
9.一種用于一次可編程存儲器的具有電熔絲結構的半導體裝置，包括: Ca)具有淺溝槽隔離STI結構的基底基板； (b)陽極，包括 (bl)第一金屬層的第一部分； (b2)第二金屬層的第一部分，設置在所述第一金屬層的所述第一部分上并與其接觸； (C)陰極,包括 (Cl)所述第一金屬層的第二部分； (c2)所述第二金屬層的第二部分，設置在所述第一金屬層的所述第二部分上并與其接觸； Cd)將所述陽極連接至所述陰極的熔絲頸，包括 (dl)所述第一金屬層的第三部分； (d2)未摻雜的多晶區(qū)域，設置在所述第一金屬層的所述第三部分上并與其接觸，所述多晶區(qū)域設置在所述第二金屬層的所述第一部分和第二部分之間并將兩者分開； 其特征在于，所述第一金屬層的所述第一部分、第二部分和第三部分以連續(xù)方式橫向地設置在所述淺溝槽隔離結構上，從而在編程之前提供從陽極到陰極的低電阻電流通路。
10.根據(jù)權利要求9所述的半導體裝置，其特征在于，所述第一金屬層的厚度小于所述第二金屬層的厚度。
專利摘要本實用新型提供了一種用于一次可編程存儲器的具有電熔絲結構的半導體裝置。該半導體裝置包括具有淺溝槽隔離STI結構的基底基板；第一金屬層，形成在所述淺溝槽隔離結構上，具有限定陽極、陰極、和連接在所述陰極與陽極之間的熔絲頸的形狀；未摻雜的多晶區(qū)域，形成在所述第一金屬層的所述熔絲頸上；以及第二金屬層，具有形成在所述第一金屬層上且位于所述多晶區(qū)域的相對側上的第一部分和第二部分，所述第二金屬層的所述第一部分形成在所述陽極上，而所述第二金屬層的所述第二部分形成在所述陰極上。電熔絲結構使得能夠利用低量電流來熔斷熔絲，因而允許使用更小的MOSFET。
文檔編號H01L27/112GK203071075SQ20122049806
公開日2013年7月17日 申請日期2012年9月26日 優(yōu)先權日2011年9月29日
發(fā)明者陳向東, 夏維 申請人:美國博通公司