專(zhuān)利名稱(chēng)：Led芯片的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種LED芯片，尤其涉及一種適用于表面貼裝技術(shù)的LED芯片。
背景技術(shù)：
發(fā)光二極管(LED)是一種新型的淘光源，和傳統(tǒng)光源相比，它具有很多優(yōu)點(diǎn):長(zhǎng)壽、節(jié)能、低電壓、體積小以及環(huán)保。傳統(tǒng)的LED芯片封裝工藝步驟如下:第一，將LED芯片通過(guò)界面導(dǎo)熱材料固定在支架內(nèi)，即固晶工藝，此時(shí)LED芯片的金屬電極面朝上；第二，通過(guò)金線(xiàn)鍵合工藝實(shí)現(xiàn)芯片電極與外電路的連接，然后使用高透明的樹(shù)脂將LED芯片包裝起來(lái)，以保護(hù)發(fā)光器件和封裝結(jié)構(gòu)。傳統(tǒng)的LED芯片封裝工藝主要存在以下三點(diǎn)不足:芯片的傳熱效率低，多芯片組裝的復(fù)雜性高，并且封裝效率低。具體表現(xiàn)如下:第一，芯片的傳熱性能受到界面材料的導(dǎo)熱能力的限制，尤其是市場(chǎng)對(duì)大功率的LED芯片的需求越來(lái)越大，而采用傳統(tǒng)封裝工藝的LED芯片的散熱問(wèn)題越發(fā)突出；第二，隨著多芯片構(gòu)成的大功率、多色彩的LED模組所應(yīng)用的領(lǐng)域越來(lái)越廣泛，采用傳統(tǒng)引線(xiàn)鍵合工藝，引線(xiàn)會(huì)占據(jù)相當(dāng)一部分空間，導(dǎo)致封裝體積過(guò)大，不利于產(chǎn)品的小型化，同時(shí)生產(chǎn)效率低；第三，傳統(tǒng)封裝工藝流程復(fù)雜，生產(chǎn)效率低自L(fǎng)ED誕生以來(lái)，相關(guān)技術(shù)不斷進(jìn)步，發(fā)光效率不斷提高，目前白光LED的發(fā)光效率已經(jīng)超過(guò)普通的熒光燈，LED已經(jīng)開(kāi)始進(jìn)入照明領(lǐng)域。但是由于上述原因，LED燈的成本居高不下，并且存在嚴(yán)重的散熱問(wèn)題，導(dǎo)致其無(wú)法在照明領(lǐng)域廣泛應(yīng)用。為此，提出了采用SMT工藝貼裝倒裝結(jié)構(gòu)的LED芯片。然而現(xiàn)有技術(shù)中的采用SMT工藝貼裝倒裝結(jié)構(gòu)的LED芯片的設(shè)計(jì)具有較大的局限性，封裝良率低，在封裝過(guò)程中容易發(fā)生虛焊、偏移、脫焊以及短路等現(xiàn)象，從而無(wú)法很好地適用于SMT工藝。現(xiàn)有技術(shù)中的LED芯片的電極面積之比大概處于2.5飛.0的范圍內(nèi)，這是因?yàn)椋鶕?jù)LED發(fā)光原理:電子與空穴復(fù)合，其能量以光能的形式釋放。為了使LED具有更高發(fā)光效率和光通量，必然要求N型電極的面積盡可能大，其原因是:①N型電極面積越大，允許通過(guò)的電流越大，也就是LED功率越大，發(fā)光量越大②N型電極是電子與空穴復(fù)合處，N型電極面積越大，其發(fā)光面積越大，從而具有更高的光通量。因此，基于LED的發(fā)光原理，必然會(huì)導(dǎo)致兩極面積相差較大和絕緣層的面積受到限制。兩極面積相差較大和絕緣層面積較小，使現(xiàn)有技術(shù)中的LED芯片不適合SMT貼裝。

實(shí)用新型內(nèi)容經(jīng)過(guò)大量的實(shí)驗(yàn)，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)中的采用SMT工藝貼裝倒裝結(jié)構(gòu)的LED芯片存在諸多缺陷的原因如下:第一，現(xiàn)有技術(shù)中的LED芯片的P型電極區(qū)域的面積與N型電極區(qū)域的面積相差較大(在本實(shí)用新型中，所說(shuō)的電極/電極區(qū)域的面積意指電極/電極區(qū)域在水平方向，即芯片所延展的方向上的截面積。)，例如參照?qǐng)D1，其中的現(xiàn)有技術(shù)中的芯片的N型電極區(qū)域的面積與P型電極區(qū)域的面積之比達(dá)2.6，在采用SMT貼裝芯片后，在回流焊形成共晶的過(guò)程中，由于表面張力的作用，芯片會(huì)向面積大的電極區(qū)域移動(dòng)(在圖1的例子中向N型電極區(qū)域移動(dòng))，從而發(fā)生偏位、虛焊，導(dǎo)致產(chǎn)品的良率低；第二，在SMT過(guò)程中，P型電極的焊盤(pán)位置和N型電極的焊盤(pán)位置具有很大的高度差，并且焊盤(pán)面積也相差較大，易造成虛焊、脫焊；第三，現(xiàn)有技術(shù)中的LED芯片的P型電極與N型電極之間的絕緣間距小，在SMT中的回流焊形成共晶的過(guò)程中容易引起短路失效。針對(duì)上述技術(shù)缺陷，發(fā)明人進(jìn)行了大量實(shí)驗(yàn)，找到了帶來(lái)最佳性能的LED芯片設(shè)計(jì)。在不改變?cè)酒腜型電極、N型電極和絕緣層的前提下，本實(shí)用新型致力于使得P型電極和N型電極的焊接面積相近，并且增大絕緣層面積，以獲取適用于SMT工藝的LED芯片。從而，針對(duì)現(xiàn)有技術(shù)中的LED芯片表面張力致使芯片向具有相對(duì)大面積的電極區(qū)域移動(dòng)從而造成偏移虛焊、P型電極焊盤(pán)的位置比N型電極焊盤(pán)的位置高很多導(dǎo)致工藝過(guò)程中出現(xiàn)偏移虛焊，以及P型電極與N型電極之間的絕緣間距小容易引起短路等缺陷，本實(shí)用新型提出了改進(jìn)的LED芯片。本實(shí)用新型提出了一種LED芯片，包括:臺(tái)階狀的堆疊，該堆疊包括位于最底部的基底、相鄰地位于基底之上的N型材料層、相鄰地位于N型材料層之上的發(fā)光層，以及相鄰地位于發(fā)光層之上的P型材料層，其中P型材料層位于堆疊的第一臺(tái)階面上，N型材料層的外側(cè)部分位于堆疊的第二臺(tái)階面上，第一臺(tái)階面高于第二臺(tái)階面；位于堆疊之上的鈍化層；形成于鈍化層中的處于相應(yīng)于第一臺(tái)階面的區(qū)域內(nèi)的P型電極；以及形成于所述鈍化層中的處于相應(yīng)于第二臺(tái)階面的區(qū)域內(nèi)的N型電極，其中，P型電極的面積與N型電極的面積之比或N型電極的面積與P型電極的面積之比處于0.7-1.2的范圍內(nèi)。在一個(gè)實(shí)施例中，P型電極與N型電極之間的鈍化層的面積與整個(gè)電極面的面積之比處于1/3-1/2的范圍內(nèi)。在一個(gè)實(shí)施例中，根據(jù)本實(shí)用新型的LED芯片還包括分別設(shè)置在P型電極和N型電極上的P型電極凸點(diǎn)和N型電極凸點(diǎn)，P型電極凸點(diǎn)和N型電極凸點(diǎn)之間在水平方向上的距離至少為100 μ m，并且P型電極凸點(diǎn)和N型電極凸點(diǎn)的頂端位于同一水平面上。在一個(gè)實(shí)施例中，P型電極的面積與N型電極的面積之比為I。在一個(gè)實(shí)施例中，P型電極凸點(diǎn)與N型電極凸點(diǎn)在水平方向上的截面積之比或N型電極凸點(diǎn)與P型電極凸點(diǎn)在水平方向上的截面積之比處于1/4-2/3的范圍內(nèi)。在一個(gè)實(shí)施例中，各凸點(diǎn)的高度至少為0.5μπι。在一個(gè)實(shí)施例中，P型電極凸點(diǎn)的高度處于8-10 μ m的范圍內(nèi)。在一個(gè)實(shí)施例中，N型電極凸點(diǎn)的高度處于18-23 μ m的范圍內(nèi)。在一個(gè)實(shí)施例中，芯片的高度小于200 μ m。根據(jù)本實(shí)用新型的LED芯片，通過(guò)將N型電極和P型電極的面積之比控制在合理的范圍內(nèi)，解決了表面張力導(dǎo)致偏位虛焊的缺陷；通過(guò)在P型電極和N型電極的焊盤(pán)上生長(zhǎng)凸點(diǎn)，有效地抵消了電極焊盤(pán)之間的高度差，有效地減小了偏位虛焊，改善了封裝效果；同時(shí)，由于將電極之間的鈍化層的面積(絕緣間距)控制在合理的范圍內(nèi)，有效防止了 SMT中的短路失效。
在下文中將基于僅為非限定性的實(shí)施例并參考附圖來(lái)對(duì)本實(shí)用新型進(jìn)行更詳細(xì)的描述。其中:圖1顯示了現(xiàn)有技術(shù)中的LED芯片的示意圖；圖2顯示了 LED晶圓的結(jié)構(gòu)示意圖；圖3顯示了根據(jù)本實(shí)用新型的LED芯片的一個(gè)制造步驟；圖4顯示了根據(jù)本實(shí)用新型的LED芯片的一個(gè)制造步驟；圖5顯示了根據(jù)本實(shí)用新型的LED芯片的一個(gè)制造步驟；圖6顯示了根據(jù)本實(shí)用新型的LED芯片的結(jié)構(gòu)示意圖；圖7顯示了一個(gè)實(shí)施例中的根據(jù)本實(shí)用新型的LED芯片的一個(gè)制造步驟；圖8顯示了一個(gè)實(shí)施例中的根據(jù)本實(shí)用新型的LED芯片的一個(gè)制造步驟；圖9顯示了一個(gè)實(shí)施例中的根據(jù)本實(shí)用新型的LED芯片的一個(gè)制造步驟；圖10顯示了一個(gè)實(shí)施例中的根據(jù)本實(shí)用新型的LED芯片的一個(gè)制造步驟；圖11顯示了一個(gè)實(shí)施例中的根據(jù)本實(shí)用新型的LED芯片的結(jié)構(gòu)示意圖。在圖中，相同的構(gòu)件由相同的附圖標(biāo)記標(biāo)示。附圖并未按照實(shí)際的比例繪制。
具體實(shí)施方式
下面將結(jié)合附圖詳細(xì)介紹本實(shí)用新型。在本實(shí)用新型中，所說(shuō)的電極/電極區(qū)域的面積意指電極/電極區(qū)域在水平方向，即芯片所延展的方向上的截面積。在本實(shí)用新型中，所說(shuō)的鈍化層/絕緣部分的面積意指鈍化層/絕緣部分在水平方向和豎直下垂部分的面積之總和。在本實(shí)用新型中，所說(shuō)的凸點(diǎn)的面積意指凸點(diǎn)在水平方向，即芯片所延展的方向上的截面積；所說(shuō)的兩凸點(diǎn)之間的距離指兩凸點(diǎn)在水平方向上的距離。在本實(shí)用新型中，所說(shuō)的“電極面”的面積指兩電極的面積與絕緣部分/鈍化層的面積之和。圖6示意性顯示了根據(jù)本實(shí)用新型的LED芯片20的結(jié)構(gòu)示意圖。參照?qǐng)D6，根據(jù)本實(shí)用新型的LED芯片20包括臺(tái)階形狀的堆疊30，該堆疊30包括位于最底部的水平延展的基底1，基底I的材質(zhì)可以為藍(lán)寶石、碳化硅或GaN。LED芯片20的堆疊30還包括相鄰地位于基底I之上的N型材料層2、相鄰地位于N型材料層2之上的發(fā)光層3，以及相鄰地位于發(fā)光層3之上的P型材料層4。堆疊30的P型材料層4位于高端面(第一臺(tái)階面)上，堆疊30的N型材料層2的外側(cè)部分位于低端面(第二臺(tái)階面)上。根據(jù)本實(shí)用新型的LED芯片20還包括相鄰地位于堆疊30之上的彼此緊挨的鈍化層5和6 (在本實(shí)施例中，鈍化層6位于上部)，以及形成于鈍化層5和6中的P型電極和N型電極。鈍化層材料可以是氧化硅，氮化硅，氮氧化硅等無(wú)機(jī)材料或聚酰亞胺(PI)，苯甲酸環(huán)丁烷(BCB)等有機(jī)材料。參照?qǐng)D6所示的實(shí)施例，其中鈍化層5和6從堆疊30高端面(第一臺(tái)階面)之上延伸至低端面(第二臺(tái)階面)之上。并且P型電極9形成于處于相應(yīng)于高端面的區(qū)域內(nèi)的鈍化層5和6中，N型電極10形成于處于相應(yīng)于低端面的區(qū)域內(nèi)的鈍化層5和6中。電極材料可以是鋁、硅、鈦、鎢、銅、銀、鎳、金、銀、銦、錫等中的一種金屬材料或者多種金屬材料形成的多層膜或合金。電極的制作可以采用電鍍、化學(xué)鍍、金屬蒸鍍或金屬濺鍍等工藝來(lái)完成。在圖6所示的實(shí)施例中，LED芯片20的P型電極9的面積與N型電極10的面積之比或N型電極10的面積與P型電極9的面積之比處于0.7-1.2的范圍內(nèi)，其最佳地為I。(在本實(shí)用新型中，所說(shuō)的電極/電極區(qū)域的面積意指電極/電極區(qū)域在水平方向，即芯片所延展的方向上的截面積。)因?yàn)榘l(fā)明人經(jīng)過(guò)大量研究發(fā)現(xiàn)，這樣的面積條件使得LED芯片具有最佳的封裝效果。另外，在圖6所示的實(shí)施例中，LED芯片20的P型電極9與N型電極10之間的鈍化層的面積(即電極之間的絕緣部分)與整個(gè)電極面的面積之比處于1/3-1/2的范圍內(nèi)。(在本實(shí)用新型中，所說(shuō)的鈍化層/絕緣部分的面積意指鈍化層/絕緣部分在水平方向和豎直下垂部分的面積之總和。)因?yàn)榘l(fā)明人經(jīng)過(guò)大量研究發(fā)現(xiàn)，這樣的面積條件使得LED芯片可以在SMT操作過(guò)程中有效地避免短路。圖11顯示了根據(jù)本實(shí)用新型的LED芯片的一個(gè)實(shí)施例。參照?qǐng)D11，在該實(shí)施例中，芯片20’包括臺(tái)階形狀的堆疊30，該堆疊30包括位于最底部的水平延展的基底1，基底I的材質(zhì)可以為藍(lán)寶石、碳化硅或GaN。LED芯片20’的堆疊30還包括相鄰地位于基底I之上的N型材料層2、相鄰地位于N型材料層2之上的發(fā)光層3，以及相鄰地位于發(fā)光層3之上的P型材料層4。堆疊30的P型材料層4位于高端面(第一臺(tái)階面)上，堆疊30的N型材料層2的外側(cè)部分位于低端面(第二臺(tái)階面)上。LED芯片20’還包括相鄰地位于堆疊30之上的彼此緊挨的鈍化層5和6 (在本實(shí)施例中，鈍化層6位于上部)，以及形成于鈍化層5和6中的P型電極9和N型電極10。鈍化層材料可以是氧化硅，氮化硅，氮氧化硅等無(wú)機(jī)材料或聚酰亞胺(PI )，苯甲酸環(huán)丁烷(BCB)等有機(jī)材料。 參照?qǐng)D11所示的實(shí)施例，其中鈍化層5和6從堆疊30高端面之上延伸至低端面之上。并且P型電極9形成于處于相應(yīng)于高端面的區(qū)域內(nèi)的鈍化層5和6中，N型電極10形成于處于相應(yīng)于低端面的區(qū)域內(nèi)的鈍化層5和6中。電極材料可以是鋁、硅、鈦、鎢、銅、銀、鎳、金、銀、銦、錫等中的一種金屬材料或者多種金屬材料形成的多層膜或合金。電極的制作可以采用電鍍、化學(xué)鍍、金屬蒸鍍或金屬濺鍍等工藝來(lái)完成。芯片20 ’具有分別以P型電極9和N型電極10為標(biāo)準(zhǔn)形成的凸點(diǎn)11和凸點(diǎn)11’，凸點(diǎn)11和凸點(diǎn)11’的頂端大致位于同一水平面上。凸點(diǎn)11和凸點(diǎn)11’用于芯片的焊接。凸點(diǎn)11和11’的材質(zhì)可以是銅、銀、金、鎳、錫、鉛、銦等其中一種金屬或上述金屬的合金。制作凸點(diǎn)11和11’的工藝可以是電鍍、化學(xué)鍍、濺鍍或印刷這些金屬構(gòu)成的導(dǎo)電漿料。P型電極9的凸點(diǎn)11和N型電極10的凸點(diǎn)11’之間在水平方向上的距離至少為10(^111，優(yōu)選地為150 20(^111。目的是為了保證SMT所要求的安全距離。P型電極9的凸點(diǎn)11與N型電極10的凸點(diǎn)11’在水平方向上的截面積之比或N型電極10的凸點(diǎn)11’與P型電極9的凸點(diǎn)11在水平方向上的截面積之比處于1/4-2/3的范圍內(nèi)。并且LED芯片20’的高度小于200 μ m ;凸點(diǎn)11或11’的高度至少為0.5 μ m，優(yōu)選地為8 10 μ m。如此地，最終生成的P極焊接點(diǎn)和N極焊接點(diǎn)的高度相接近，并且其面積符合發(fā)明人通過(guò)大量實(shí)驗(yàn)得出的最佳面積設(shè)計(jì)，從而避免了電極焊接點(diǎn)的高度差所帶來(lái)的偏移、虛焊等缺陷。下面將結(jié)合附圖介紹本根據(jù)本實(shí)用新型的LED芯片的制造方法。本實(shí)用新型中采用SMT工藝將LED芯片倒置封裝，其工藝流程如下:1.將LED晶圓進(jìn)行激光分割，然后擴(kuò)晶；2.在線(xiàn)路板焊盤(pán)上涂布錫膏；3.采用貼裝機(jī)將LED芯片貼裝在線(xiàn)路板上；4.過(guò)回流焊，實(shí)現(xiàn)LED芯片倒置封裝。根據(jù)本實(shí)用新型的LED芯片的實(shí)現(xiàn)的方式主要基于RDL技術(shù)。對(duì)于圖6所示的實(shí)施例芯片20，其制作工藝步驟如下:第一步:參照?qǐng)D2。采用LED晶圓為基體，其結(jié)構(gòu)特征如圖2示。LED晶圓包括從下到上依次包括彼此相鄰布置的基底1、N型材料層2、發(fā)光層3和P型材料層4的堆疊30，同時(shí)具有覆蓋在堆疊30之上的鈍化層5。堆疊30具有臺(tái)階形狀，堆疊30的P型材料層4位于高端面(第一臺(tái)階面)上，堆疊30的N型材料層2的外側(cè)部分位于低端面(第二臺(tái)階面)上。其中基底I的材質(zhì)可以為藍(lán)寶石、碳化硅或GaN。第二步:參照?qǐng)D3，在LED晶圓表面形成鈍化層6。鈍化層的材料可以是氧化硅、氮化硅、氮氧化硅等無(wú)機(jī)材料或聚酰亞胺(PI)、苯甲酸環(huán)丁烷(BCB)等其它有機(jī)材料。第三步:參照?qǐng)D4，濺鍍金屬犧牲層材料，以形成金屬犧牲層7 ;其中金屬犧牲層材料可以是鈦、鎢、銅、銀、鎳、釩、鉬、鈀、銦、錫中一種金屬材料或者多種金屬材料形成的多層膜或合金。第四步:參照?qǐng)D5，制作光刻膜8。第五步:曝光顯影，形成LED芯片20的P型電極的面積和N型電極的面積，使得其特征滿(mǎn)足:P型電極的面積與N型電極的面積之比或N型電極的面積與P型電極的面積之比處于0.7-1.2的范圍內(nèi)，其最佳為I ;和/或，P型電極與N型電極之間的鈍化層(絕緣部分)的面積與整個(gè)電極面的面積之比處于1/3-1/2的范圍內(nèi)。第六步:去除光刻膜8。第七步:去除金屬犧牲層7，得到適用于SMT工藝的圖6所示的LED芯片20。第八步:減薄分割成一系列獨(dú)立的LED芯片，進(jìn)行SMT封裝片。其中，電極的制作可以采用電鍍、化學(xué)鍍、金屬蒸鍍或金屬濺鍍等工藝來(lái)完成。并且電極材料可以是鋁、硅、鈦、鎢、銅、銀、鎳、金、銀、銦、錫等中的一種金屬材料或者多種金屬材料形成的多層膜或合金。對(duì)于圖11所示的LED芯片20’，其制作工藝步驟如下:第一步:米用如圖2所不的LED晶圓為基體。其中基底I的材質(zhì)可以為監(jiān)寶石、碳化硅或GaN。參照?qǐng)D7，在該LED晶圓的表面通過(guò)鈍化工藝形成鈍化層6。鈍化層的材料可以是氧化硅、氮化硅、氮氧化硅等無(wú)機(jī)材料或聚酰亞胺(PI )，苯甲酸環(huán)丁烷(BCB)等其它有機(jī)材料。第二步:參照?qǐng)D8，濺鍍金屬犧牲層材料形成金屬犧牲層7。其中金屬犧牲層7材料可以是鈦、鎢、銅、銀、鎳、釩、鉬、鈀、銦、錫中一種金屬材料或者多種金屬材料形成的多層膜或合金。第三步:制作光刻膜。第四步:參照?qǐng)D9，曝光顯影，形成LED芯片20’的P型電極的區(qū)域和N型電極的區(qū)域，使得滿(mǎn)足:(I)在P型電極和N型電極的焊盤(pán)上，分別生成以P型電極和N型電極為標(biāo)準(zhǔn)的凸點(diǎn)，用于芯片的焊接。凸點(diǎn)11和凸點(diǎn)11’的頂端大致位于同一水平面上。凸點(diǎn)11和11’的材質(zhì)可以是銅、銀、金、鎳、錫、鉛、銦等其中一種金屬或上述金屬的合金。制作凸點(diǎn)11和11’的工藝可以是電鍍、化學(xué)鍍、濺鍍或印刷這些金屬構(gòu)成的導(dǎo)電漿料。參照?qǐng)D10，使得P型電極9的凸點(diǎn)11與N型電極10的凸點(diǎn)11’在水平方向上的截面積之比或N型電極10的凸點(diǎn)11’與P型電極9的凸點(diǎn)11在水平方向上的截面積之比處于1/4-2/3的范圍內(nèi)。
(2)兩凸點(diǎn)之間在水平方向上的距離至少為100 μ m,優(yōu)選地為15(Γ200 μ m,這是為了滿(mǎn)足SMT所要求的安全距離；LED芯片20’的高度可以是小于200 μ m;凸點(diǎn)11、凸點(diǎn)11’的高度至少為0.5 μ m，優(yōu)選地為8 10μπι;(3)在生成兩凸點(diǎn)后，由于P型電極9的凸點(diǎn)11與N型電極10的凸點(diǎn)11’在水平方向上的截面積之比或N型電極10的凸點(diǎn)11’與P型電極9的凸點(diǎn)11水平方向上的截面積之比處于1/4-2/3的范圍內(nèi)，最終生成P極焊接點(diǎn)和N極焊接點(diǎn)的高度接近。第五步:去除光刻膜。第六步:去除金屬犧牲層7。第七步:減薄分割成一系列獨(dú)立的如圖11示的LED芯片20’，進(jìn)行SMT封裝。其中，電極的制作可以采用電鍍、化學(xué)鍍、金屬蒸鍍或金屬濺鍍等工藝來(lái)完成。并且電極材料可以是鋁、硅、鈦、鎢、銅、銀、鎳、金、銀、銦、錫等中的一種金屬材料或者多種金屬材料形成的多層膜或合金。本實(shí)用新型通過(guò)提出在P型電極區(qū)域和N型電極區(qū)域中產(chǎn)生凸點(diǎn)來(lái)作為焊接點(diǎn)，并使得兩凸點(diǎn)之間在水平方向上的距離為至少100 μ m以滿(mǎn)足SMT所要求的安全距離，同時(shí)利用凸點(diǎn)的面積關(guān)系和高度的匹配性，解決了現(xiàn)有技術(shù)中，在SMT過(guò)程中P型電極的焊盤(pán)和N型電極的焊盤(pán)面積相差較大，并具有高度差，以至于在回流焊中由于表面張力作用發(fā)生偏位、虛焊，從而導(dǎo)致產(chǎn)品良率低的問(wèn)題。
下面為通過(guò)根據(jù)本實(shí)用新型的方法所制造的LED芯片的幾組實(shí)驗(yàn)數(shù)據(jù)。實(shí)驗(yàn)1:本實(shí)驗(yàn)通過(guò)根據(jù)本實(shí)用新型的LED芯片制作方法制作出P型電極的面積與N型電極的面積之比分別為0.3,0.6,0.7,0.9、1.2、1.5、1.8,2.1的LED芯片，然后采用SMT工藝裝配在PCB板上，測(cè)試其導(dǎo)通性并且用推力計(jì)測(cè)試其焊接的可靠性。使得P型電極與N型電極之間的絕緣部分(鈍化層)面積為電極面的面積的1/3。芯片為0201型(大小為508ymX200ymo測(cè)試結(jié)果如表格I所示。表格I
權(quán)利要求1.一種LED芯片，包括: 臺(tái)階狀的堆疊，包括位于最底部的基底、相鄰地位于所述基底之上的N型材料層、相鄰地位于所述N型材料層之上的發(fā)光層，以及相鄰地位于所述發(fā)光層之上的P型材料層，其中所述P型材料層位于所述堆疊的第一臺(tái)階面上，所述N型材料層的外側(cè)部分位于所述堆疊的第二臺(tái)階面上，所述第一臺(tái)階面高于所述第二臺(tái)階面； 位于所述堆疊之上的鈍化層； 形成于所述鈍化層中的處于相應(yīng)于所述第一臺(tái)階面的區(qū)域內(nèi)的P型電極；以及 形成于所述鈍化層中的處于相應(yīng)于所述第二臺(tái)階面的區(qū)域內(nèi)的N型電極， 其特征在于，所述P型電極的面積與所述N型電極的面積之比或所述N型電極的面積與所述P型電極的面積之比處于0.7-1.2的范圍內(nèi)。
2.根據(jù)權(quán)利要求1所述的芯片，其特征在于，所述P型電極與所述N型電極之間的所述鈍化層的面積與整個(gè)電極面的面積之比處于1/3-1/2的范圍內(nèi)。
3.根據(jù)權(quán)利要求1或2所述的芯片，其特征在于，還包括分別設(shè)置在所述P型電極和所述N型電極上的P型電極凸點(diǎn)和N型電極凸點(diǎn)，所述P型電極凸點(diǎn)和N型電極凸點(diǎn)之間在水平方向上的距離至少為100 μ m,并且所述P型電極凸點(diǎn)和N型電極凸點(diǎn)的頂端位于同一水平面上。
4.根據(jù)權(quán)利要求1或2所述的芯片，其特征在于，所述P型電極的面積與所述N型電極的面積之比為I。
5.根據(jù)權(quán)利要求3所述的芯片，其特征在于，所述P型電極凸點(diǎn)與所述N型電極凸點(diǎn)在水平方向上的截面積之比或所述N型電極凸點(diǎn)與所述P型電極凸點(diǎn)在水平方向上的截面積之比處于1/4-2/3的范圍內(nèi)。
6.根據(jù)權(quán)利要求3所述的芯片，其特征在于，各所述凸點(diǎn)的高度至少為0.5 μ m。
7.根據(jù)權(quán)利要求3所述的芯片，其特征在于，所述P型電極凸點(diǎn)的高度處于8-ΙΟμπι的范圍內(nèi)。
8.根據(jù)權(quán)利要求3所述的芯片，其特征在于，所述N型電極凸點(diǎn)的高度處于18-23μπι的范圍內(nèi)。
9.根據(jù)權(quán)利要求3所述的芯片，其特征在于，所述芯片的高度小于200μ m。
專(zhuān)利摘要本實(shí)用新型提出了一種LED芯片，包括臺(tái)階狀的堆疊，位于堆疊之上的鈍化層；形成于鈍化層中的處于相應(yīng)于第一臺(tái)階面的區(qū)域內(nèi)的P型電極；以及形成于鈍化層中的處于相應(yīng)于第二臺(tái)階面的區(qū)域內(nèi)的N型電極，其中，P型電極的面積與N型電極的面積之比或N型電極的面積與P型電極的面積之比處于0.7-1.2的范圍內(nèi)。根據(jù)本實(shí)用新型的LED芯片，解決了現(xiàn)有技術(shù)中的LED芯片在SMT技術(shù)的應(yīng)用中容易產(chǎn)生虛焊、偏位、短路等不足。
文檔編號(hào)H01L33/38GK202977518SQ201220746029
公開(kāi)日2013年6月5日 申請(qǐng)日期2012年12月28日 優(yōu)先權(quán)日2012年12月28日
發(fā)明者崔成強(qiáng), 梁潤(rùn)園, 韋嘉, 袁長(zhǎng)安 申請(qǐng)人:北京半導(dǎo)體照明科技促進(jìn)中心