倒裝芯片球柵格陣列的替代表面處理的制作方法
【專利摘要】一種球柵格陣列封裝設備包括襯底，所述襯底上形成有銅球柵格陣列墊。鎳層可形成在所述銅墊上，且錫層可形成在所述鎳層上。所述鎳層可使用化學鍍鎳工藝來形成。所述錫層可使用浸錫工藝來形成。在一些情況下，可使用銀來代替錫且使用浸銀工藝來形成。
【專利說明】倒裝芯片球柵格陣列的替代表面處理
[0001]發(fā)明背景【技術領域】
[0002]本發(fā)明一般涉及用于球柵格陣列封裝中的結(jié)構(gòu)，并且更具體而言，涉及一種球柵格陣列墊的表面處理。
[0003]相關領域的描述
[0004]球柵格陣列(BGA)是廣泛用于將集成電路(IC)表面安裝到印刷電路板(PCB)的封裝。可使用的BGA的一個變型是倒裝球柵格陣列(FCBGA)。BGA封裝在阻焊膜包圍的IC襯底頂部通常具有銅墊圖案。焊料(例如，焊料球)放置在銅墊頂部。BGA接著被放置在具有匹配的銅墊圖案的PCB上。接著加熱BGA/PCB裝配，以熔化焊料并允許焊料在冷卻裝配來重新固化焊料之前流入圖案中。
[0005]一個關鍵問題是將焊料結(jié)合到銅墊。銅不易結(jié)合到大多數(shù)無鉛焊料。為了克服無鉛焊料和銅之間的結(jié)合問題，在銅墊上提供表面處理來促進墊和焊料之間的粘合?，F(xiàn)有工業(yè)無鉛焊接表面處理包括有機可焊性防腐劑(0SP)、化學鍍鎳/浸金(ENIG)、化學鍍鎳/化學鍍鈀/浸金(ENEPIG)、浸銀和浸錫。
[0006]圖1描繪具有ENIG表面處理的BGA墊100的剖視圖。墊100是被放置在襯底102上且被阻焊膜104包圍的銅墊。對于ENIG，化學鍍鎳層106形成在墊100上，緊接著形成浸金層108作為頂層。金層108的厚度通常在約2微米到約6微米之間。金提供了良好的導電性和表面保護。然而，金是一種很昂貴的材料，與使用例如錫或銀的材料相比，金可能添加了制造BGA封裝的顯著的成本。
[0007]用較便宜的材料來代替部分金可減小制造BGA封裝的成本。圖2描繪具有ENEPIG表面處理的BGA墊100的剖視圖。對于ENEPIG，化學鍍鈀層110被放置在鎳層106和金層108之間。使用鈀可允許將金層108的厚度減小到約0.05微米。然而，鈀可仍然比例如錫的其它導電材料昂貴。
[0008]圖3描繪具有浸錫表面處理的BGA墊100的剖視圖。浸錫層112形成在銅墊100上。錫用于BGA封裝可能比金和/或鈀便宜。錫層112可使用簡單的涂布工藝形成在銅墊100上。錫層112向銅墊100提供良好的表面保護。然而，錫和銅可能易受金屬間增生的影響。例如，在如電鍍的后續(xù)處理期間，銅可擴散到錫中。金屬間增生可隨時間降級BGA封裝并提供降低的封裝可靠性。
[0009]因此，需要在BGA封裝中進行低成本并為銅墊和無鉛焊料之間的結(jié)合提供長期可靠性的銅墊表面處理。該表面處理也可易于制造和/或易于集成到現(xiàn)有封裝技術。
發(fā)明概要
[0010]在某些實施方案中，一種球柵格陣列封裝設備包括襯底，該襯底上形成有銅球柵格陣列墊。鎳層可形成在銅墊上，且錫層可形成在鎳層上。鎳層可使用化學鍍鎳工藝來形成。錫層可使用浸錫工藝來形成。[0011]在一些實施方案中，一種球柵格陣列封裝設備包括襯底,所述襯底上形成有銅球柵格陣列墊。鎳層可形成在銅墊上，且銀層可形成在鎳層上。鎳層可使用化學鍍鎳工藝來形成。銀層可使用浸銀工藝來形成。
[0012]鎳層可以是銅墊與錫層或銀層之間的金屬間擴散屏障。錫層或銀層允許將球柵格陣列封裝設備結(jié)合到無鉛焊料。無鉛焊料可用來將球柵格陣列封裝設備結(jié)合到例如印刷電路板或印刷線路板。在一些實施方案中，在鎳層與錫層或銀層之間形成鈀。
[0013]附圖簡述
[0014]圖1描繪具有化學鍍鎳/浸金(ENIG)表面處理的BGA墊100的剖視圖。
[0015]圖2描繪具有化學鍍鎳/化學鍍鈀/浸金(ENEPIG)表面處理的BGA墊100的剖視圖。
[0016]圖3描繪具有浸錫表面處理的BGA墊100的剖視圖。
[0017]圖4描繪具有鎳/錫表面處理的BGA墊100的實施方案的剖視圖。
[0018]圖5描繪具有鎳/銀表面處理的BGA墊100的剖視圖。
[0019]雖然本文以若干實施方案和說明性附圖的方式描述了本發(fā)明，但是本領域技術人員應認識到，本發(fā)明不限于所述實施方案或附圖。應理解，附圖和相關詳細描述并不旨在將本發(fā)明限于揭露的特定形式，相反，本發(fā)明將涵蓋落入由所附權(quán)利要求書所定義的本發(fā)明的精神和范圍內(nèi)的所有修改、等同物和替代物。本文使用的任何標題只是為了組織的目的，而不欲限制描述或權(quán)利要求的范圍。本文使用的詞“可”是寬容性的(即，意指有可能)而不是強制性的(即，意指必須)。類似地，詞“包括(include, including, includes)”意指包括但不限于。
【具體實施方式】
[0020]圖4描繪具有鎳/錫表面處理的BGA墊100的實施方案的剖視圖。在一些實施方案中，墊100是倒裝芯片球柵格陣列(FCBGA)墊或可控的塌陷芯片連接墊(C4墊)。墊100形成在襯底102上。在某些實施方案中，墊100是銅墊。襯底102可能是例如埋氧層襯底或其它半導體設備襯底。阻焊膜104可形成在墊100的邊緣上和周圍的襯底102上，如圖4示出。
[0021]在某些實施方案中，鎳層114形成(沉積)在墊100上。在一些實施方案中，鎳層114是使用化學鍍鎳(EN)工藝(例如，自催化鍍鎳工藝)或另一適當?shù)腻冩嚬に囆纬傻?。在形成鎳?14之后，可在鎳層上形成錫層112。在某些實施方案中，錫層112是使用浸錫(IT)工藝形成的。因此，鎳層114和錫層112可使用化學鍍鎳/浸錫(ENIT)工藝形成。在一些實施方案中，錫層112是使用化學鍍錫(ET)工藝形成的。因此，鎳層114和錫層112可用化學鍍鎳/化學鍍錫(ENET)工藝形成。
[0022]鎳層114的厚度可基于例如但不限于抑制墊100的銅和錫層112之間的金屬間擴散所需的厚度和向BGA封裝提供適當?shù)碾姾?或機械性能的厚度的因素來選擇。例如，鎳層114可具有抑制墊100中銅和錫層112之間的金屬間擴散所需的最小厚度。然而，同時，鎳層114具有的厚度可能不夠大來使BGA封裝中的鎳的量降級封裝的電和/或機械性能。在某些實施方案中，鎳層114的厚度在約5微米到約10微米之間。
[0023]錫層112可至少具有抑制錫層在BGA封裝裝配期間從焊料解開的最小厚度。類似于鎳層114，錫層112具有的厚度可能不夠大來潛在地降級BGA封裝的電和/或機械性能。在某些實施方案中，錫層112的厚度在約I微米到約3微米之間或在約I微米到約5微米之間。
[0024]在一些實施方案中，將銀用作表面處理的頂層。圖5描繪具有銀/錫表面處理的BGA墊100的實施方案的剖視圖。銀層116形成在墊100上方的鎳層114上。在某些實施方案中，銀層116是使用浸銀(IS)工藝形成的。因此，鎳層114和銀層116可用化學鍍鎳/浸銀(ENIS)工藝形成。在某些實施方案中，銀層116是使用化學鍍銀(ES)工藝形成的。因此，鎳層114和銀層116可用化學鍍鎳/化學鍍銀(ENES)工藝形成。
[0025]對于錫，銀層116可至少具有抑制銀層在BGA封裝裝配期間從焊料解開的最小厚度。另外，銀層116具有的厚度可能不夠大來潛在地降級BGA封裝的電和/或機械性能。在某些實施方案中，銀層116的厚度在約I微米到約5微米之間。
[0026]對于圖4和5描繪的實施方案，鎳層114提供最小化錫層112或銀層114與銅墊100之間的金屬間擴散的屏障。用鎳提供金屬間擴散屏障允許用錫或銀來產(chǎn)生可靠的、低成本的BGA封裝。例如，與使用金或金和鈀相比，使用錫或銀可將成本降低約10%到約20%之間。
[0027]使用錫層112或銀層114作為墊100的表面處理的頂層允許使用焊劑和/或其它方法來去除氧化物和/或其它污染物。去除例如氧化物的污染物防止污染物不利地影響焊料和表面處理的頂層之間的焊接工藝或結(jié)合。
[0028]在某些實施方案中，使用鎳層114和錫層112或銀層114允許減小銅墊100的厚度同時維持期望的電性能。減小銅墊100的厚度為BGA封裝的設計提供了更大的靈活性，并且可降低制造封裝的成本。
[0029]在一些實施方案中，鈀層可被放置在鎳層與錫層或銀層之間。鈀層可使用例如化學鍍鈀工藝形成。
[0030]圖4和圖5中描繪的BGA墊和表面處理的實施方案可用于集成電路,例如但不限于圖形處理單元(GPU)和中央處理單元(CPU)。在一些實施方案中，圖4和圖5中描繪的BGA墊和表面處理可用于印刷電路板(PCB)或印刷線路板(PWB)。
[0031]在某些實施方案中，圖4和圖5中描繪的BGA墊和表面處理的實施方案是CAD(計算機輔助設計)設計的結(jié)構(gòu)或從CAD設計工藝形成的結(jié)構(gòu)。在某些實施方案中，計算機可讀存儲介質(zhì)存儲當被執(zhí)行時產(chǎn)生圖4和圖5中描繪的BGA墊和表面處理的實施方案的多個指令。例如，所述指令可提供產(chǎn)生圖4和圖5中描繪的BGA墊和表面處理的實施方案的工藝的步驟。
[0032]鑒于本說明書，本發(fā)明的各種方面的其它修改和替代性實施方案對于本領域技術人員而言是顯而易見的。因此，本說明書應被理解為僅僅是說明性的，且目的是教導本領域技術人員執(zhí)行本發(fā)明的通用方式。應理解，本文描繪和描述的本發(fā)明的形式應理解為目前較佳的實施方案?？墒褂迷睾筒牧蟻硖娲疚拿枥L和描述的元素和材料，可顛倒部分和工藝，且可獨立使用本發(fā)明的某些特征，如本領域技術人員具有本發(fā)明的這個描述的益處之后所顯而易見。在不脫離由所附權(quán)利要求書所描述的本發(fā)明的精神和范圍的情況下可改變本文所述的元素。
【權(quán)利要求】
1.一種球柵格陣列封裝設備,其包括: 襯底； 銅墊，其形成在所述襯底上； 鎳層，其形成在所述銅墊上；和 錫層，其形成在所述鎳層上。
2.如權(quán)利要求1所述的設備，其中所述鎳層是化學鍍鎳層。
3.如權(quán)利要求1所述的設備，其中所述錫層是浸錫層。
4.如權(quán)利要求1所述的設備，其還包括在所述銅墊的邊緣上或周圍的所述襯底上形成的阻焊膜。
5.如權(quán)利要求1所述的設備，其中所述鎳層的厚度在約5微米到約10微米之間。
6.如權(quán)利要求1所述的設備，其中所述錫層的厚度在約I微米到約5微米之間。
7.如權(quán)利要求1所述的設備，其中所述鎳層抑制所述錫層和所述銅墊之間的金屬間擴散。
8.如權(quán)利要求1所述的設備，其中所述襯底包括埋氧層。
9.如權(quán)利要求1所述的設備，其中所述錫層在使用期間可結(jié)合到無鉛焊料。
10.如權(quán)利要求1所述的設備，其中根據(jù)CAD(計算機輔助設計)設計的結(jié)構(gòu)來形成所述銅墊、所述鎳層和所述錫層。
11.一種球柵格陣列封裝設備，其包括: 襯底； 銅墊， 其形成在所述襯底上； 鎳層，其形成在所述銅墊上；和 銀層，其形成在所述鎳層上。
12.如權(quán)利要求1所述的設備，其中所述鎳層是化學鍍鎳層。
13.如權(quán)利要求1所述的設備，其中所述銀層是浸銀層。
14.如權(quán)利要求1所述的設備，其中所述鎳層的厚度在約5微米到約10微米之間。
15.如權(quán)利要求1所述的設備，其中所述銀層的厚度在約I微米到約5微米之間。
16.如權(quán)利要求1所述的設備，其中所述鎳層抑制所述銀層和所述銅墊之間的金屬間擴散。
17.如權(quán)利要求1所述的設備，其中所述襯底包括埋氧層。
18.如權(quán)利要求1所述的設備，其中所述銀層在使用期間可結(jié)合到無鉛焊料。
19.如權(quán)利要求1所述的設備，其中根據(jù)CAD(計算機輔助設計)設計的結(jié)構(gòu)來形成所述銅墊、所述鎳層和所述銀層。
20.一種球柵格陣列封裝制造工藝，其包括: 在襯底上形成銅球柵格陣列墊； 在所述銅墊周圍的所述襯底上形成阻焊膜； 在所述銅墊上形成鎳層；和 在所述鎳層上形成錫層。
21.如權(quán)利要求20所述的工藝，其還包括將無鉛焊料結(jié)合到所述錫層。
22.—種球柵格陣列封裝，其中所述球柵格陣列墊中至少一個包括:銅墊，其形成在襯底上； 鎳層，其形成在所述銅墊上；和 銀層，其形成在所述鎳層上。
23.一種存儲多個指令的計算機可讀存儲介質(zhì)，所述指令在被執(zhí)行時產(chǎn)生包括以下項的球柵格陣列封裝: 銅墊，其形成在襯底上； 鎳層，其形成在所述銅墊上；和 銀層，其形成在所述鎳層上。
24.一種存儲多個指令的計算機可讀存儲介質(zhì)，所述指令在被執(zhí)行時產(chǎn)生包括以下項的工藝: 在襯底上形成銅球柵格陣列墊； 在所述銅墊周圍的所述襯底上形成阻焊膜； 在所述銅墊上形成鎳層；和 在所述鎳層上形成錫層。
【文檔編號】H01L23/498GK103563076SQ201280011718
【公開日】2014年2月5日 申請日期:2012年1月6日 優(yōu)先權(quán)日:2011年1月7日
【發(fā)明者】安德魯·K·梁, 尼爾·麥克萊倫 申請人:Ati科技無限責任公司