半導(dǎo)體層疊體及其制造方法和半導(dǎo)體元件的制作方法
【專利摘要】本發(fā)明提供厚度方向的電阻低的半導(dǎo)體層疊體及其制造方法、以及具有該半導(dǎo)體層疊體的半導(dǎo)體元件。提供具有Ga2O3基板2、Ga2O3基板2上的AlGaInN緩沖層3、AlGaInN緩沖層3上的含Si的氮化物半導(dǎo)體層4、形成在氮化物半導(dǎo)體層4內(nèi)的AlGaInN緩沖層3側(cè)的部分區(qū)域上的Si濃度在5×1018/cm3以上的Si高濃度區(qū)域4a的半導(dǎo)體層疊體1。
【專利說明】半導(dǎo)體層疊體及其制造方法和半導(dǎo)體元件
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體層疊體及其制造方法和半導(dǎo)體元件。
【背景技術(shù)】
[0002]以往，已知有包含由Ga2O3基板、AlN緩沖層及GaN層構(gòu)成的半導(dǎo)體層疊體的半導(dǎo)體元件(例如專利文獻I)。根據(jù)專利文獻1，AlN緩沖層通過使AlN結(jié)晶在Ga2O3基板上生長而形成10~30nm的厚度。此外，GaN層通過使GaN結(jié)晶在AlN層上生長而形成，含有Si作為給體。
[0003]專利文獻:
[0004]專利文獻1:日本特開2006-310765號公報
【發(fā)明內(nèi)容】

[0005]在專利文獻I的半導(dǎo)體元件等通電方向為縱向的縱型元件中，半導(dǎo)體層疊體的厚度方向的電阻的降低很重要。
[0006]因此，本發(fā)明旨在提供厚度方向的電阻低的半導(dǎo)體層疊體及其制造方法、以及具有該半導(dǎo)體層疊體的半導(dǎo)體元件。
[0007]為了達成上述目的，本發(fā)明的一實施方式提供〔I〕~〔5〕的半導(dǎo)體層疊體、〔6〕半導(dǎo)體元件、以及〔7〕~〔11〕的半導(dǎo)體層疊體的制造方法。
[0008]〔 I〕半導(dǎo)體層疊體，其具有G a2O3基板、上述Ga2O3基板上的由AlxGayInzN( 0≤x≤I，0 5? y 5? 1,0:? z:? l,x + y + z = I)結(jié)晶構(gòu)成的緩沖層和上述緩沖層上的由含有Si的AlxGayInzN (0≤x≤1,0≤y≤1,0≤z≤I, x + y + z = I)結(jié)晶構(gòu)成的氮化物半導(dǎo)體層，上述氮化物半導(dǎo)體層在上述緩沖層側(cè)的部分區(qū)域具有Si濃度在5X IO1Vcm3以上的Si高濃度區(qū)域。
[0009]〔 2〕上述〔I〕所述的半導(dǎo)體層疊體，其中，上述Si高濃度區(qū)域的厚度在2nm以上。
[0010]〔3〕上述〔I〕或〔2〕所述的半導(dǎo)體層疊體，其中，上述緩沖層的厚度在0.5nm以上、IOnm以下。
[0011]〔4〕上述〔I〕所述的半導(dǎo)體層疊體，其中，上述緩沖層的上述AlxGayInzN結(jié)晶為AlN結(jié)晶。
[0012]〔5〕上述〔I〕所述的半導(dǎo)體層疊體，其中，上述氮化物半導(dǎo)體層的上述AlxGayInzN結(jié)晶為GaN結(jié)晶。
[0013]〔6〕半導(dǎo)體元件，其包含半導(dǎo)體層疊體，所述半導(dǎo)體層疊體具有Ga2O3基板、上述Ga2O3 基板上的由 AlxGayInzN (0 ^ x ^ 1,0 ^ y ^ 1,0 ^ z ^ I, x + y + z = I)結(jié)晶構(gòu)成的緩沖層和上述緩沖層上的由含有Si的AlxGayInzN(0≤x≤1，0≤y≤1，0≤z≤1，x + y + z = I)結(jié)晶構(gòu)成的氮化物半導(dǎo)體層，上述氮化物半導(dǎo)體層在上述緩沖層側(cè)的部分區(qū)域具有Si濃度在5 X IO1Vcm3以上的Si高濃度區(qū)域，在上述半導(dǎo)體層疊體的厚度方向通電。[0014]〔7〕半導(dǎo)體層疊體的制造方法，其包括在Ga2O3基板上使AlxGayInzN (0 ≤ x ≤ I,
05? y 5? 1,0:? z:? I,x + y + z = I)結(jié)晶外延生長、形成緩沖層的工序和邊在上述緩沖層上添加 Si 邊使 AlxGayInzN (0 ≤ x ≤ 1,0 ≤ y ≤ 1,0 ≤ z ≤ I, x + y + z = I)結(jié)晶生長、形成氮化物半導(dǎo)體層的工序，通過在上述AlxGayInzN結(jié)晶的生長的初期階段增大Si的添加濃度而在上述氮化物半導(dǎo)體層中形成Si濃度在5 X IO1Vcm3以上的Si高濃度區(qū)域。
[0015]〔8〕上述〔7〕所述的半導(dǎo)體層疊體的制造方法，在該方法中，上述Si高濃度區(qū)域形成為2nm以上的厚度。
[0016]〔9〕上述〔7〕或〔8〕所述的半導(dǎo)體層疊體的制造方法，在該方法中，上述緩沖層形成為0.5nm以上、IOnm以下的厚度。
[0017]〔10〕上述〔7〕所述的半導(dǎo)體層疊體的制造方法，在該方法中，上述緩沖層的上述AlxGayInzN結(jié)晶為AlN結(jié)晶。
[0018]〔 11〕上述〔7〕所述的半導(dǎo)體層疊體的制造方法，在該方法中，上述氮化物半導(dǎo)體層的所述AlxGayInzN結(jié)晶為GaN。
[0019]根據(jù)本發(fā)明，可提供厚度方向的電阻低的半導(dǎo)體層疊體及其制造方法、以及具有該半導(dǎo)體層疊體的半導(dǎo)體元件。
【專利附圖】

【附圖說明】
[0020]圖1是第I實施方式的半導(dǎo)體層疊體的截面圖。
[0021]圖2是第2實施方式的縱型FET的截面圖。
[0022]圖3是第3實施方式的縱型FET的截面圖。
[0023]圖4是第4實施方式的縱型FET的截面圖。
[0024]圖5是第5實施方式的縱型FET的截面圖。
[0025]圖6是第6實施方式的HBT的截面圖。
[0026]圖7是第7實施方式的SBD的截面圖。
[0027]圖8是第8實施方式的LED的截面圖。
[0028]圖9是表示實施例1的Si高濃度區(qū)域的Si濃度與電壓降的關(guān)系的圖表。
[0029]圖10是表示實施例2的AlGaInN緩沖層的厚度與電壓降的關(guān)系的圖表。
[0030]圖11是表示實施例3的Si高濃度區(qū)域的厚度與電壓降的關(guān)系的圖表。
【具體實施方式】
[0031]根據(jù)本實施方式，能形成Ga2O3基板、由AlxGayInzN (0≤x≤1,0≤y≤I,0≤z≤l,x + y + z = l)結(jié)晶構(gòu)成的 AlxGayInzN 緩沖層和由 AlxGayInzN (0 ≤ x ≤ I,0≤y≤l,0≤z≤l,x + y + z = l)結(jié)晶構(gòu)成的氮化物半導(dǎo)體層所組成的厚度方向的電阻低的半導(dǎo)體層疊體。本
【發(fā)明者】發(fā)現(xiàn)，通過提高氮化物半導(dǎo)體層的AlGaInN緩沖層側(cè)的表面附近的給體Si的濃度，半導(dǎo)體層疊體的厚度方向的電阻會降低。此外還發(fā)現(xiàn)，通過使AlGaInN緩沖層的厚度為特定的厚度，能進一步降低半導(dǎo)體層疊體的厚度方向的電阻。
[0032]AlGaInN緩沖層優(yōu)選由AlxGayInzN結(jié)晶中的AlN結(jié)晶(x=l、y = z = 0)構(gòu)成。這種情況下，Ga2O3基板與氮化物半導(dǎo)體層的密著性進一步提高。
[0033]此外，氮化物半導(dǎo)體層尤其優(yōu)選由AlxGayInzN結(jié)晶中的結(jié)晶品質(zhì)好的GaN結(jié)晶(y=1、x = z = 0)構(gòu)成。
[0034]此外，根據(jù)本實施方式，通過使用厚度方向的電阻低的半導(dǎo)體層疊體，能形成高性能的半導(dǎo)體元件。下面，對該實施方式的一個例子進行詳細說明。
[0035]〔第I實施方式〕
[0036]圖1是第I實施方式的半導(dǎo)體層疊體I的截面圖。半導(dǎo)體層疊體I包括Ga2O3基板2、AlGaInN緩沖層3和氮化物半導(dǎo)體層4。
[0037]Ga2O3基板2由P -Ga2O3單晶構(gòu)成。Ga2O3基板2優(yōu)選為以氧呈六方晶格配置的面即(101)、(-201)、(301)、(3-10)中的任一面為主面的基板。這種情況下，即使AlGaInN緩沖層3薄(例如在IOnm以下),也能使表面平坦的AlxGayInzN(0 ^ x ^ 1,0 ^ y ^ 1,0 ^ z ^ I,x + y + z = I)結(jié)晶在AlGaInN緩沖層3上生長,從而形成氮化物半導(dǎo)體層4。尤其優(yōu)選Ga2O3基板2的主面為(101)。
[0038]AlGaInN 緩沖層 3 可通過用 M0CVD(Metal Organic Chemical Vapor Deposition)法等使 AlxGayInzN(0 ^ x ^ 1,0 ^ y ^ 1,0 ^ z ^ I,x + y + z = I)結(jié)晶在 Ga2O3 基板上外延生長而形成。AlxGayInzN結(jié)晶的生長溫度為350~600°C，尤其優(yōu)選為380~500°C。
[0039]AlGaInN緩沖層3優(yōu)選由AlxGayInzN結(jié)晶中的AlN結(jié)晶(x = l,y = z = 0)構(gòu)成。AlGaInN緩沖層3由AlN結(jié)晶構(gòu)成時，Ga2O3基板2與氮化物半導(dǎo)體層4的密著性進一步提聞。
[0040]AlGaInN緩沖層3的厚度為0.5~10nm。這種情況下，能大大降低半導(dǎo)體層疊體I的厚度方向的電阻。
[0041]氮化物半導(dǎo)體層4可通過用MOCVD法等向AlGaInN緩沖層3上邊添加Si邊使AlxGayInzN (0 ^ x ^ 1,0 ^ `y ^ 1,0 ^ z ^ I, x + y + z = I)結(jié)晶在該層上外延生長而形成。該AlxGayInzN結(jié)晶的生長溫度例如為800~1100°C。氮化物半導(dǎo)體層4的厚度例如為2 ii m。氮化物半導(dǎo)體層4優(yōu)選由在AlxGayInzN中的結(jié)晶品質(zhì)好的GaN結(jié)晶(y = I, X =z = 0)構(gòu)成。
[0042]氮化物半導(dǎo)體層4含有Si作為給體。氮化物半導(dǎo)體層4在AlGaInN緩沖層3側(cè)的表面附近具有Si高濃度區(qū)域4a。Si高濃度區(qū)域4a通過在AlGaInN緩沖層3上的AlxGayInzN結(jié)晶生長的初期階段增大Si的添加量而形成。
[0043]Si高濃度區(qū)域4a的Si濃度比其他區(qū)域4b的Si濃度高。Si高濃度區(qū)域4a的Si濃度在5X IO1Vcm3以上，尤其優(yōu)選在IXlO1Vcm3以上。
[0044]Si高濃度區(qū)域4a的厚度優(yōu)選在2nm以上。
[0045]〔第2實施方式〕
[0046]作為第2實施方式，對具有第I實施方式的半導(dǎo)體層疊體I的縱型FET (Fieldeffect transistor)進行說明。
[0047]圖2是為第2實施方式的半導(dǎo)體元件的縱型FET10的截面圖?？v型FET 10包括:具有Ga2O3基板2、AlGaInN緩沖層3以及氮化物半導(dǎo)體層4的半導(dǎo)體層疊體I ;形成在氮化物半導(dǎo)體層4的表面(圖2中的上側(cè)的面)上的GaN系縱型FET 14 ;形成在GaN系縱型FET14上的柵極11及源極12 ;形成在Ga2O3基板2的表面(圖2中的下側(cè)的面)上的漏極13。
[0048]需要說明的是，縱型FET 10是可以使用半導(dǎo)體層疊體I形成的縱型FET的一個例子。[0049]〔第3實施方式〕
[0050]作為第3實施方式，對具有第I實施方式的半導(dǎo)體層疊體I的MIS (MetalInsulator Semiconductor)柵極結(jié)構(gòu)的縱型FET進行說明。
[0051]圖3是為第3實施方式的半導(dǎo)體元件的縱型FET 20的截面圖?？v型FET 20包括:具有Ga2O3基板2、AlGaInN緩沖層3以及氮化物半導(dǎo)體層4的半導(dǎo)體層疊體I ;通過向區(qū)域4b中導(dǎo)入p型雜質(zhì)而形成的p+區(qū)域25 ;形成在氮化物半導(dǎo)體層4的表面(圖3中的上側(cè)的面)的Ala2Gaa8N層26 ;通過向Ala2Gaa8N層26中導(dǎo)入Si等n型雜質(zhì)而形成的n+區(qū)域27 ；在Ala2Gaa #層26上介由柵極絕緣膜24而形成的柵極21 ;與n+區(qū)域27及p+區(qū)域25連接的源極22 ;形成在Ga2O3基板2的表面(圖3中的下側(cè)的面)上的漏極23。
[0052]這里，例如，區(qū)域4b的厚度為6 iim，Si濃度為I X IO1Vcm3。此外，例如，p+區(qū)域25的厚度為1“111，？型雜質(zhì)的濃度為1\1017(^3。△1(|.26知#層26不含雜質(zhì)。源極22及漏極23例如由Ti膜與Al膜的層疊體構(gòu)成。柵極21及柵極絕緣膜24例如分別由Al及SiO2構(gòu)成。
[0053]需要說明的是，縱型FET 20是可以使用半導(dǎo)體層疊體I形成的MIS柵極結(jié)構(gòu)的縱型FET的一個例子。
[0054]〔第4實施方式〕
[0055]作為第4實施方式，對具有第I實施方式的半導(dǎo)體層疊體I的肖特基柵極結(jié)構(gòu)的縱型FET進行說明。
[0056]圖4是為第4實施方式的半導(dǎo)體元件的縱型FET 30的截面圖。縱型FET 30包括:具有Ga2O3基板2、AlGaInN緩沖層3以及氮化物半導(dǎo)體層4的半導(dǎo)體層疊體I ;層積在氮化物半導(dǎo)體層4的表面(圖4中的上側(cè)的面`)的P+-GaN層34、n+_GaN層35、GaN層36及八1。.如。.#層37 ;形成在Ala2Gaa8N層37上的柵極31 ;與P+-GaN層34、n+_GaN層35、GaN層36及Ala2Gaa8N層37連接的源極32 ;形成在Ga2O3基板2的表面(圖4中的下側(cè)的面)上的漏極33。
[0057]這里，例如，區(qū)域4b的厚度為6 iim，Si濃度為IXlOlfVcm3tj此外，例如，P+-GaN層34的厚度為I y m，p型雜質(zhì)的濃度為IX 1018/cm3。此外，例如，n+_GaN層35的厚度為200nm，n型雜質(zhì)的濃度為lX1018/cm3。GaN層36不含雜質(zhì)，厚度例如為lOOnm。Ala2Gaa8N層37不含雜質(zhì)，厚度例如為30nm。源極32及漏極33例如由Ti膜與Al膜的層疊體構(gòu)成。柵極31例如由Ni膜與Au膜的層疊體構(gòu)成。
[0058]需要說明的是，縱型FET 30是可以使用半導(dǎo)體層疊體I形成的肖特基柵極結(jié)構(gòu)的縱型FET的一個例子。
[0059]〔第5實施方式〕
[0060]作為第5實施方式，對具有第I實施方式的半導(dǎo)體層疊體I的另一肖特基柵極結(jié)構(gòu)的縱型FET進行說明。
[0061]圖5是為第5實施方式的半導(dǎo)體元件的縱型FET 40的截面圖?？v型FET 40包括:具有Ga2O3基板2、AlGaInN緩沖層3以及氮化物半導(dǎo)體層4的半導(dǎo)體層疊體I ;形成在氮化物半導(dǎo)體層4的表面(圖5中的上側(cè)的面)上的rT-GaN層44 ;形成在rT-GaN層44的平坦部上的柵極41 ;在rT-GaN層44的凸部上介由n+_InAlGaN接觸層45而形成的源極42 ;形成在Ga2O3基板2的表面(圖5中的下側(cè)的面)上的漏極43。[0062]這里，例如，區(qū)域4b的厚度為6 iim，Si濃度為lX1018/cm3。此外，例如，rT-GaN層44的平坦部的厚度為3iim，n型雜質(zhì)的濃度為lX1016/cm3。源極42例如由WSi構(gòu)成。漏極43例如由Ti膜與Al膜的層疊體構(gòu)成。柵極41例如由PdSi構(gòu)成。
[0063]需要說明的是，縱型FET 40是可以使用半導(dǎo)體層疊體I形成的肖特基柵極結(jié)構(gòu)的縱型FET的一個例子。
[0064]〔第6實施方式〕
[0065]作為第6實施方式，對具有第I實施方式的半導(dǎo)體層疊體I的異質(zhì)結(jié)雙極性晶體管(HBT)進行說明。
[0066]圖6是為第6實施方式的半導(dǎo)體元件的HBT 50的截面圖。HBT 50包括:具有Ga2O3基板2、AlGaInN緩沖層3以及氮化物半導(dǎo)體層4的半導(dǎo)體層疊體I ;層積在氮化物半導(dǎo)體層4的表面(圖6中的上側(cè)的面)上的rT-GaN層54及P+-GaN層55 ;層積在P+-GaN層55上的Ii+-AlaiGaa9N層56及n+_GaN層57 ;形成在P+-GaN層55上的基極51 ;形成在n+_GaN層57上的發(fā)射電極52 ;形成在Ga2O3基板2的表面(圖6中的下側(cè)的面)上的集電極53。
[0067]這里，例如，區(qū)域4b的厚度為4 iim，Si濃度為lX1018/cm3。此外，例如，rT-GaN層54的厚度為m，n型雜質(zhì)的濃度為IX 1016/cm3。此外，例如，P+-GaN層55的厚度為lOOnm，P型雜質(zhì)的濃度為I X IO1Vcm3。此外，例如，Ii+-AlaiGaa9N層56的厚度為500nm, n型雜質(zhì)的濃度為I X IO1Vcm3。此外，例如，n+-GaN層57的厚度為liim，n型雜質(zhì)的濃度為IXlO18/cm3。發(fā)射電極52例如由Ti膜與Al膜的層疊體構(gòu)成。集電極53例如由Ti膜與Au膜的層疊體構(gòu)成?；鶚O51例如由Ni膜與Au膜的層疊體構(gòu)成。
[0068]需要說明的是，HBT 50是可以使用半導(dǎo)體層疊體I形成的異質(zhì)結(jié)雙極性晶體管的一個例子。
[0069]〔第7實施方式〕
[0070]作為第7實施方式，對具有第I實施方式的半導(dǎo)體層疊體I的肖特基勢壘二極管(SBD)進行說明。
[0071]圖7是第7實施方式的半導(dǎo)體元件SBD 60的截面圖。SBD 60包括:具有Ga2O3基板2、AlGaInN緩沖層3以及氮化物半導(dǎo)體層4的半導(dǎo)體層疊體I ;形成在氮化物半導(dǎo)體層4的表面(圖7中的上側(cè)的面)上的n_-GaN層63 ;形成在n__GaN層63上的陽極61 ;形成在Ga2O3基板2的表面(圖7中的下側(cè)的面)上的陰極62。
[0072]這里，例如，區(qū)域4b的厚度為6iim，Si濃度為IXlO1Vcm30此外，例如，n_- GaN層63的厚度為7iim，n型雜質(zhì)的濃度為lX1016/cm3。陽極61例如由Au構(gòu)成。陰極62例如由Ti膜與Au膜的層疊體構(gòu)成。
[0073]需要說明的是，SBD 60是可以使用半導(dǎo)體層疊體I形成的肖特基勢壘二極管的一個例子。
[0074]〔第8實施方式〕
[0075]作為第8實施方式，對具有第I實施方式的半導(dǎo)體層疊體I的發(fā)光二極管(LED)進行說明。
[0076]圖8是第8實施方式的半導(dǎo)體元件LED 70的截面圖。LED 70包括:具有Ga2O3基板2、AlGaInN緩沖層3以及氮化物半導(dǎo)體層4的半導(dǎo)體層疊體I ;層積在氮化物半導(dǎo)體層4的表面(圖8中的上側(cè)的面)上的發(fā)光層73、p型包覆層74及p型接觸層75 ;形成在p型接觸層75上的p電極71 ;形成在Ga2O3基板2的表面(圖8中的下側(cè)的面)上的n電極72。
[0077]這里，例如，區(qū)域4b的厚度為5iim，Si濃度為lX1018/cm3。區(qū)域4b作為n型包覆層起作用。此外，例如，發(fā)光層73具有3對由厚8nm的GaN結(jié)晶和厚2nm的InGaN結(jié)晶構(gòu)成的多量子阱結(jié)構(gòu)。此外，例如，P型包覆層74由Mg濃度為5.0X IO1Vcm3的GaN結(jié)晶構(gòu)成，厚度為150nm。此外，例如，p型接觸層75由Mg濃度為1.5 X 102°/cm3的GaN結(jié)晶構(gòu)成，厚度為10nm。
[0078]需要說明的是，LED 70是可以使用半導(dǎo)體層疊體I形成的發(fā)光二極管的一個例子。
[0079](實施方式的效果)
[0080]根據(jù)第I實施方式，通過在氮化物半導(dǎo)體層4中形成Si濃度在5 X IO1Vcm3以上的Si高濃度區(qū)域4a，可形成厚度方向的電阻低的半導(dǎo)體層疊體I。這可能是由于通過形成Si濃度高的Si高濃度區(qū)域4a，電子穿過異質(zhì)界面的電位勢壘，電流容易流動的緣故。
[0081]此外,通過使Si高濃度區(qū)域4a的厚度在2nm以上,可以進一步降低半導(dǎo)體層疊體的厚度方向的電阻。此外，通過使AlGaInN緩沖層的厚度在0.5nm以上、IOnm以下,能進一步降低半導(dǎo)體層疊體的厚度方向的電阻。
[0082]此外，根據(jù)第2~8實施方式，通過形成具有半導(dǎo)體層疊體1、通電方向為半導(dǎo)體層疊體I的厚度方向的縱型半導(dǎo)體元件，能得到高性能的縱型半導(dǎo)體元件。
[0083]下面，按實施例1~4所示，對本實施方式的半導(dǎo)體層疊體I進行評價。
[0084]實施例1`[0085]在實施例1中，形成Si高濃度區(qū)域4a的雜質(zhì)濃度不同的多個半導(dǎo)體層疊體1，調(diào)查Si高濃度區(qū)域4a的雜質(zhì)濃度與半導(dǎo)體層疊體I的厚度方向的電阻的關(guān)系。各半導(dǎo)體層疊體I的形成工序如下。
[0086]首先，將Ga2O3基板2設(shè)置在MOCVD裝置內(nèi)，在Ga2O3基板2上使AlN結(jié)晶在生長溫度450°C下生長，形成厚5nm的AlGaInN緩沖層3。
[0087]然后，邊向AlGaInN緩沖層3添加Si邊使GaN結(jié)晶在生長溫度1050°C下生長，形成厚2 ii m的氮化物半導(dǎo)體層4。此時，提高GaN結(jié)晶生長初期的Si添加濃度，形成IOnm厚的Si高濃度區(qū)域4a。使區(qū)域4b的雜質(zhì)濃度為2X 1018/cm3。
[0088]接著，在Ga2O3基板2及氮化物半導(dǎo)體層4的表面，用光刻法及蒸鍍技術(shù)形成各電極。然后，在電極間施加電壓，測定電流密度為200A/cm2時的電壓降。
[0089]圖9是表示Si高密度區(qū)域4a的Si濃度與電流密度為200A/cm2時的電壓降的關(guān)系的圖表。如圖9所示，Si高濃度區(qū)域4a的Si濃度越高，電壓降越小，即，半導(dǎo)體層疊體I的厚度方向的電阻越低。
[0090]由此可以知道，尤其是在Si高濃度區(qū)域4a的Si濃度在5X1018/cm3以上時，半導(dǎo)體層疊體I的厚度方向的電阻低。此外，還可知道，若Si高濃度區(qū)域4a的Si濃度在I X IO19/cm3以上，則電壓降的值幾乎恒定。
[0091]實施例2
[0092]在實施例2中，形成AlGaInN緩沖層3的厚度在0.5~20nm的范圍內(nèi)的不同的多個半導(dǎo)體層疊體I，調(diào)查AlGaInN緩沖層3的厚度與半導(dǎo)體層疊體I的厚度方向的電阻的關(guān)系。各半導(dǎo)體層疊體I的形成工序如下。[0093]首先，將Ga2O3基板2設(shè)置在MOCVD裝置內(nèi)，在Ga2O3基板2上使AlN結(jié)晶在生長溫度450°C下生長，形成AlGaInN緩沖層3。
[0094]然后，邊向AlGaInN緩沖層3添加Si邊使GaN結(jié)晶在生長溫度1050 V下生長，形成厚2 ii m的氮化物半導(dǎo)體層4。此時，提高GaN結(jié)晶生長初期的Si添加濃度，形成IOnm厚的Si高濃度區(qū)域4a。使Si高濃度區(qū)域4a及區(qū)域4b的Si濃度分別為2 X 1019/cm3、2 X IO18/
3
cm o
[0095]接著，在Ga2O3基板2及氮化物半導(dǎo)體層4的表面，用光刻法及蒸鍍技術(shù)形成各電極。然后，在電極間施加電壓，測定電流密度為200A/cm2時的電壓降。
[0096]圖10是表示AlGaInN緩沖層3的厚度與電流密度為200A/cm2時的電壓降的關(guān)系的圖表。如圖10所示，AlGaInN緩沖層3的厚度越小，電壓降越小，即，半導(dǎo)體層疊體I的厚度方向的電阻越低。
[0097]由此可以知道，尤其是在AlGaInN緩沖層3的厚度在IOnm以下時，半導(dǎo)體層疊體I的厚度方向的電阻低。還可知道，AlGaInN緩沖層3的厚度厚時，即使是在Si高濃度區(qū)域4a的Si濃度充分高(2X 1019/cm3)的情況下，半導(dǎo)體層疊體I的厚度方向的電阻也會增大。
[0098]實施例3
[0099]在實施例3中，形成Si高濃度區(qū)域4a的厚度在0~IOnm的范圍內(nèi)的不同的多個半導(dǎo)體層疊體1，調(diào)查Si高濃度區(qū)域4a的厚度與半導(dǎo)體層疊體I的厚度方向的電阻的關(guān)系。各半導(dǎo)體層疊體I的形成工序如下。`
[0100]首先，將Ga2O3基板2設(shè)置在MOCVD裝置內(nèi)，在Ga2O3基板2上使AlN結(jié)晶在生長溫度450°C下生長，形成厚5nm的AlGaInN緩沖層3。
[0101]然后，邊向AlGaInN緩沖層3添加Si邊使GaN結(jié)晶在生長溫度1050°C下生長，形成厚2 ii m的氮化物半導(dǎo)體層4。此時，提高GaN結(jié)晶生長初期的Si添加濃度，形成Si高濃度區(qū)域4a。使Si高濃度區(qū)域4a及區(qū)域4b的Si濃度分別為2 X 1019/cm3、2 X 1018/cm3。
[0102]接著，在Ga2O3基板2及氮化物半導(dǎo)體層4的表面，用光刻法及蒸鍍技術(shù)形成各電極。然后，在電極間施加電壓，測定電流密度為200A/cm2時的電壓降。
[0103]圖11是表示Si高濃度區(qū)域4a的厚度與電流密度為200A/cm2時的電壓降的關(guān)系的圖表。如圖11所示，Si高濃度區(qū)域4a的厚度越大，電壓降越小，即，半導(dǎo)體層疊體I的厚度方向的電阻越低。
[0104]由此可以知道，尤其是在Si高濃度區(qū)域4a的厚度在2nm以上時，半導(dǎo)體層疊體I的厚度方向的電阻低。
[0105]實施例4
[0106]在實施例4中，形成第8實施方式的LED 70，測定順方向的電壓降VF。
[0107]首先，準備好添加有Si的n型P -Ga2O3基板作為Ga2O3基板2。這里，^ -Ga2O3基板的厚度為400 iim,主面為(101)。
[0108]接著，在P-Ga2O3基板上，使用MOCVD裝置，在生長溫度450°C下使AlN結(jié)晶生長5nm，形成AlGaInN緩沖層3。接著，在生長溫度1050°C下使Si濃度2.0X 1019/cm3的GaN結(jié)晶生長10nm，形成Si高濃度區(qū)域4a，然后，使Si濃度1.0X IO1Vcm3的GaN結(jié)晶生長5 u m，形成作為n型包覆層的區(qū)域4b。[0109]接著，在生長溫度750°C形成3對由厚8nm的GaN結(jié)晶和厚2nm的InGaN結(jié)晶構(gòu)成的多量子阱結(jié)構(gòu)，再使GaN結(jié)晶生長10nm，形成發(fā)光層73。[0110]接著，在生長溫度1000°C下使Mg濃度為5.0X IO1Vcm3的GaN結(jié)晶生長150nm，形成P型包覆層74。接著，在生長溫度1000°C下使Mg濃度為1.5X102°/cm3的GaN結(jié)晶生長IOnm,形成p型接觸層75。
[0111]在上述工序中，使用TMG (三甲基鎵)作為Ga原料，使用TMI (三甲基銦)作為In原料，使用SiH3CH3 (單甲基硅烷)氣體作為Si原料，使用Cp2Mg (環(huán)戊二烯基鎂)作為Mg原料，使用NH3 (氨)氣體作為N原料。
[0112]對通過上述操作制成的LED外延晶圓的表面，使用ICP-RIE裝置，從p型接觸層75側(cè)起到較發(fā)光層73深的位置為止進行蝕刻，形成臺面(mesa)形狀。接著，用濺射裝置在發(fā)光層73的側(cè)面形成SiO2膜。再用蒸鍍裝置形成分別與p型接觸層75及Ga2O3基板2進行歐姆接觸的的電極，得到光提取面在Ga2O3基板2 —側(cè)的LED70。
[0113]此外，作為比較例，形成AlGaInN緩沖層3的厚度為20nm、不含Si高濃度區(qū)域4a的 LED。
[0114]然后，使用Ag膏將LED 70及比較例的LED分別安裝到管式裝置(can type stem)上，測定20mA的電流If流過時的電壓降VF。結(jié)果發(fā)現(xiàn)，比較例的現(xiàn)有式樣的LED的電壓降VfS 4.32V，與此相對，LED 70的電壓降Vf為2.94V，顯示出達到可實際用作發(fā)光元件的水平的電壓降VF。
[0115]以上對本發(fā)明的實施方式及實施例做了說明，但以上所記載的實施方式及實施例并不是對權(quán)利要求書中的發(fā)明做出限定。此外，應(yīng)當留意的是，實施方式及實施例中說明的特征組合的全部并不一定是達到發(fā)明目的的手段所必須的。
[0116]符號說明:
[0117]I -- --半導(dǎo)體層疊體，2" -- Ga2O3基板，3" -- AlGaInN緩沖層，4 ? ? --氮化物半導(dǎo)體層，4a....Si 高濃度區(qū)域，4b..--區(qū)域，10、20、30、40....縱型 FET，50....HBT，60"..SBT，70....LED。
【權(quán)利要求】
1.半導(dǎo)體層疊體，其具有Ga2O3基板、
所述 Ga2O3 基板上的由 AlxGayInzN(0 ≤ x ≤ 1,0 ≤ y ≤ 1,0 ≤ z ≤ I,x + y + z = I)結(jié)晶構(gòu)成的緩沖層和 所述緩沖層上的由含有Si的AlxGayInzN (0≤x≤1，0≤y≤1，0≤z≤1，x + y +z = I)結(jié)晶構(gòu)成的氮化物半導(dǎo)體層， 所述氮化物半導(dǎo)體層在所述緩沖層側(cè)的部分區(qū)域具有Si濃度在5 X IO1Vcm3以上的Si高濃度區(qū)域。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體層疊體，其特征在于，所述Si高濃度區(qū)域的厚度在2nm以上。
3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體層疊體，其特征在于，所述緩沖層的厚度在0.5nm以上、IOnm以下。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體層疊體，其特征在于，所述緩沖層的所述々1如711≤結(jié)晶為AlN結(jié)晶。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體層疊體，其特征在于，所述氮化物半導(dǎo)體層的所述AlxGayInzN結(jié)晶為GaN結(jié)晶。
6.半導(dǎo)體元件，其包含半導(dǎo)體層疊體，所述半導(dǎo)體層疊體具有Ga2O3基板、所述Ga2O3基板上的由AlxGayInzN (0≤x≤1,0≤y≤1,0≤z≤I,x + y + z = I)結(jié)晶構(gòu)成的緩沖層和所述緩沖層上的由含有Si的AlxGayInzN (0≤x≤1，0≤y≤1，0≤z≤1，x + y +z = I)結(jié)晶構(gòu)成的氮化物半導(dǎo)體層，所述氮化物半導(dǎo)體層在所述緩沖層側(cè)的部分區(qū)域具有Si濃度在5 X IO1Vcm3以上的Si高濃度區(qū)域， 在所述半導(dǎo)體層疊體的厚度方向通電。
7.半導(dǎo)體層疊體的制造方法，其包括在Ga2O3基板上使AlxGayInzN(0 ≤ x ≤ I,0≤y≤l,0≤z≤l,x + y + z = l)結(jié)晶外延生長、形成緩沖層的工序和 邊向所述緩沖層上添加Si邊使AlxGayInzN (0 ≤ x ≤ 1,0 ≤ y ≤ 1,0 ≤ z ≤ I, x +y + z = I)結(jié)晶生長、形成氮化物半導(dǎo)體層的工序， 通過在所述AlxGayInzN結(jié)晶生長的初期階段增大Si的添加濃度而在所述氮化物半導(dǎo)體層中形成Si濃度在5X IO1Vcm3以上的Si高濃度區(qū)域。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體層疊體的制造方法，其特征在于，所述Si高濃度區(qū)域形成為2nm以上的厚度。
9.根據(jù)權(quán)利要求7或8所述的半導(dǎo)體層疊體的制造方法，其特征在于，所述緩沖層形成為0.5nm以上、IOnm以下的厚度。
10.根據(jù)權(quán)利要求7所述的半導(dǎo)體層疊體的制造方法，其特征在于，所述緩沖層的所述AlxGayInzN結(jié)晶為AlN結(jié)晶。
11.根據(jù)權(quán)利要求7所述的半導(dǎo)體層疊體的制造方法，其特征在于，所述氮化物半導(dǎo)體層的所述AlxGayInzN結(jié)晶為GaN。
【文檔編號】H01L21/205GK103518008SQ201280017340
【公開日】2014年1月15日 申請日期:2012年4月3日 優(yōu)先權(quán)日:2011年4月8日
【發(fā)明者】飯塚和幸, 森島嘉克, 佐藤慎九郎 申請人:株式會社田村制作所, 株式會社光波