具有集成的esd保護的發(fā)射輻射的半導體芯片的制作方法
【專利摘要】本發(fā)明提出一種發(fā)射輻射的半導體芯片（1），所述半導體芯片具有基于氮化物化合物半導體材料的帶有pn結(jié)的半導體層序列（2），所述半導體層序列包括：第一保護層（3），所述第一保護層具有目的明確地引入的晶體缺陷（4），其中第一保護層（3）設為用于保護半導體芯片（1）免受靜電放電脈沖的影響；用于產(chǎn)生輻射的有源區(qū)（7），所述有源區(qū)在生長方向（W）上設置在第一保護層（3，5）的下游，其中在半導體芯片（1）的運行中，半導體層序列（2）在截止方向上在具有晶體缺陷（4）的區(qū)域中的擊穿性能不同于不具有晶體缺陷的區(qū)域，并且其中在靜電放電脈沖的情況下，電荷以均勻分布的方式經(jīng)由具有晶體缺陷（4）的區(qū)域?qū)С觥?br> 【專利說明】具有集成的ESD保護的發(fā)射輻射的半導體芯片【技術(shù)領域】
[0001]提出一種具有集成的ESD (“Electro-Static Discharge”，靜電放電)保護的發(fā)射輻射的半導體芯片。所述類型的發(fā)射輻射的半導體芯片例如在專利申請PCT/EP2010/070658中描述，其公開內(nèi)容在此通過參引的方式并入本文。

【發(fā)明內(nèi)容】

[0002]要實現(xiàn)的目的在于，提出一種發(fā)射輻射的半導體芯片，所述半導體芯片相對于靜電放電脈沖、即所謂的ESD電壓脈沖是尤其穩(wěn)定的，而這不伴隨有明顯的輻射損耗。
[0003]例如，發(fā)射輻射的半導體芯片是發(fā)光二極管，所述發(fā)光二極管在運行時發(fā)射綠色的和/或藍色的光。
[0004]根據(jù)至少一個實施形式，發(fā)射輻射的半導體芯片具有基于氮化物化合物半導體材料的半導體層序列。在此能夠?qū)雽w層序列理解成一系列的半導體層。半導體層的特征尤其在于，在層之內(nèi)的材料組成不發(fā)生改變或幾乎不發(fā)生改變，和/或形成層的區(qū)域在半導體芯片中執(zhí)行特定的功能。半導體層在此能夠包括多個單層的半導體材料。
[0005]此外，“基于氮化物化合物半導體材料”在本文中表示，半導體層序列或其至少一個層包括氮化物III/V族化合物半導體材料，優(yōu)選為AlnGamIn1ImN,其中O≤n≤1、
O≤ m ≤ I并且n+m ≤ I。在此，這些材料不必強制性地具有根據(jù)上式的數(shù)學精確的組成。更確切地說，能夠具有一種或多種摻雜物質(zhì)以及附加的組成部分，所述一種或多種摻雜物質(zhì)以及附加的組成部分基本上不改變AlnGamIn1ImN材料的物理特性。然而，為了簡單性，上式僅包含晶格(Al，Ga，In，N)的主要組成部分，即使這些組成部分能夠部分地由少量的其他物質(zhì)代替時也如此。
[0006]根據(jù)至少一個實施形式，發(fā)射輻射的半導體芯片的半導體層序列具有pn結(jié)。pn結(jié)處于半導體層序列的P型導通區(qū)域和η型導通區(qū)域之間。設為用于產(chǎn)生輻射的有源區(qū)設置在P型導通區(qū)域和η型導通區(qū)域之間并且包括pn結(jié)。有源區(qū)尤其構(gòu)成為多量子阱結(jié)構(gòu)(MQW, Multiple Quantum Well)。
[0007]根據(jù)至少一個實施形式，半導體層序列包括第一保護層，所述第一保護層具有目的明確地引入的晶體缺陷?！澳康拿鞔_地引入的”在此表示，在制造第一保護層時將生長參數(shù)、尤其是生長溫度設定成，使得產(chǎn)生晶體缺陷。
[0008]晶體缺陷尤其是所謂的V形缺陷。V形缺陷在氮化物化合物半導體材料中例如具有敞開的、在生長方向上倒置的棱錐的形式，所述棱錐例如具有六邊形的基面。在橫截面上，所述缺陷具有V形的形式。V形缺陷例如在線位錯(英語:threading dislocation)的區(qū)域中構(gòu)成，所述線述位錯例如在將半導體材料異質(zhì)外延到生長襯底上的情況下產(chǎn)生，所述生長襯底具有與半導體材料不同的晶格常數(shù)。例如，氮化物化合物半導體材料目前生長到由藍寶石制成的生長襯底上，相對于所述生長襯底，氮化物化合物半導體材料具有大約14%的晶格失配。然而，線位錯也在同質(zhì)外延的情況下被觀察到，以至于半導體層序列例如也能夠沉積到基于GaN或由GaN制成的生長襯底上。[0009]根據(jù)至少一個實施形式，大部分的晶體缺陷具有相似的尺寸。也就是說，至少50%、尤其至少75%或在極端情況下100%的晶體缺陷具有相似的尺寸。在此，例如當晶體缺陷在垂直于生長方向的平面中的基面至多以±25%、尤其至多以±10%在晶體缺陷在該平面中的基面的平均值附近波動時，晶體缺陷具有相似的尺寸。也就是說，因此，大部分的晶體缺陷的特征在于相同的或相似的基面。在具有相似的尺寸的晶體缺陷的區(qū)域中，半導體層序列具有相同類型的擊穿性能，這優(yōu)選地在相同類型的電特性中可見。尤其地，在該區(qū)域中在截止方向上的電阻例如是同樣大的。
[0010]半導體層序列的pn結(jié)在晶體缺陷的區(qū)域中引起所謂的微型二極管，所述微型二極管具有對于半導體二極管而言典型的電流電壓特征曲線。在發(fā)射輻射的半導體芯片運行時，在晶體缺陷的區(qū)域中優(yōu)選地不發(fā)生載流子的輻射復合。也就是說，微型二極管不設為用于產(chǎn)生電磁福射，至少不設為用于產(chǎn)生在可見范圍中的電磁福射。
[0011]優(yōu)選地，在半導體芯片運行時，半導體層序列在截止方向上在具有晶體缺陷的區(qū)域中的擊穿性能不同于不具有晶體缺陷的區(qū)域，其中在靜電放電脈沖的情況下，電荷以均勻分布的方式經(jīng)由具有晶體缺陷的區(qū)域?qū)С觥Ｍㄟ^均勻的電荷分布，能夠防止半導體芯片中的可導致發(fā)射輻射的半導體芯片損壞的臨界電流密度。
[0012]此外，在半導體芯片運行時，優(yōu)選地，半導體層序列在截止方向上在具有晶體缺陷的區(qū)域中的電阻相對于不具有晶體缺陷的區(qū)域減小。有利地，半導體層序列在截止方向上在具有晶體缺陷的區(qū)域中與在不具有晶體缺陷的區(qū)域中相比具有更低的擊穿電壓。
[0013]此外，半導體層序列的pn結(jié)在具有晶體缺陷的區(qū)域中與在不具有晶體缺陷的區(qū)域中相比優(yōu)選地具有在導通方向上的更高的起始電壓。由此，在運行時，尤其在不具有晶體缺陷的有源區(qū)的區(qū)域中不出現(xiàn)輻射復合。此外，電荷在ESD脈沖的情況下優(yōu)選不通過有源區(qū)的設為用于產(chǎn)生輻射的區(qū)域?qū)С?，而是通過優(yōu)選地不出現(xiàn)輻射復合的區(qū)域?qū)С觥?br> [0014]然而，問題是，由于第一保護層的晶體缺陷，半導體材料的形態(tài)變差，這能夠伴隨有輻射損耗。
[0015]根據(jù)至少一個實施形式，半導體層序列具有第二保護層，所述第二保護層與第一保護層相比具有更高的摻雜。尤其地，第二保護層的平均摻雜高于第一保護層的平均摻雜。第二保護層有利地具有2*10~18/CnT3和2*10~19/CnT3之間的摻雜。第二保護層的優(yōu)選的平均摻雜為6*10~ 18/cnT3。尤其優(yōu)選的是，第二保護層是η型摻雜的，其中作為摻雜物質(zhì)例如能夠考慮娃或鍺。
[0016]尤其地，第一保護層和第二保護層設為用于保護半導體芯片免受靜電放電脈沖的影響。有利地，借助于由于更高的摻雜而有助于電流的均勻化的第二保護層，第一保護層能夠構(gòu)成為相對薄的，由此在維持ESD穩(wěn)定性的同時能夠減小形態(tài)的干擾。借助于改進的晶體質(zhì)量，能夠相對于迄今的半導體芯片提高亮度。
[0017]根據(jù)至少一個實施形式，半導體層序列具有另外的保護層。另外的保護層能夠設置在第一保護層和有源區(qū)域之間。另外的保護層與第一保護層相比優(yōu)選具有更低的摻雜。優(yōu)選的是，另外的保護層的摻雜至多為第一保護層的摻雜的一半。尤其優(yōu)選地，另外的保護層構(gòu)成為名義上未摻雜的。名義上未摻雜的表不:在制造時，沒有將摻雜物質(zhì)目的明確地引入到另外的保護層的材料中。已證實的是，借助于這種另外的保護層能夠進一步地提高相對于靜電放電的穩(wěn)定性，而總體上不必顯著提高在生長方向上設置在有源區(qū)上游的半導體材料的厚度。因此，能夠避免或者至少減小由于增大的層厚度而引起光學輸出功率減小的危險。
[0018]在一個優(yōu)選的設計方案中，另外的保護層的厚度在2nm和15nm之間，其中包括邊界值，尤其優(yōu)選在4nm和7nm之間，其中包括邊界值，例如為5nm。
[0019]在另一個優(yōu)選的設計方案中，另外的保護層包含InxGai_xN。銦含量x優(yōu)選小于有源區(qū)的量子層的銦含量。此外優(yōu)選的是，銦含量大于第一保護層的銦含量。
[0020]通過第一保護層和第二保護層，發(fā)射輻射的半導體芯片具有至少IkV的ESD強度。例如，達到至少lkv、典型地大約為2kV的ESD強度。借助于另外的保護層能夠進一步提高ESD強度。
[0021]在一個有利的設計方案中，第一保護層具有在20nm和IOOnm之間的厚度。尤其地，厚度在20nm和80nm之間。
[0022]此外,第二保護層優(yōu)選具有在2nm和50nm之間、優(yōu)選在2nm和30nm之間、尤其優(yōu)選在2nm和15nm之間的厚度。尤其地，第二保護層為5nm厚。
[0023]第一保護層越薄地構(gòu)成，晶體缺陷的直徑就越小。然而，晶體缺陷的密度保持不變。優(yōu)選地，晶格缺陷的密度為至少5*10~7/CnT2。例如，晶體缺陷的密度為至少10~8/cnT2。這例如能夠通過相應的生長溫度來實現(xiàn)，在所述生長溫度下生長第一保護層，在所述第一保護層中設置有晶體缺陷。所提出的密度在此尤其涉及外延到藍寶石、SiC或GaN襯底上的情況。
[0024]根據(jù)至少一個實施形式，有源區(qū)在生長方向上設置在第一保護層的和第二保護層的下游。也就是說，在制造半導體層序列時，首先生長第一保護層和第二保護層并且隨后生長有源區(qū)。
[0025]在一個有利的設計方案中，第二保護層以距有源區(qū)大于零的間距來設置。也就是說，第二保護層和有源區(qū)不直接彼此鄰接。尤其地，第二保護層以距有源區(qū)至少20nm并且至多l(xiāng)OOnm、優(yōu)選為60nm的間距設置。
[0026]在一個優(yōu)選的設計方案中，第二保護層設置在第一保護層和有源區(qū)之間。尤其地，第二保護層直接設置在第一保護層上。
[0027]根據(jù)一個優(yōu)選的設計方案，半導體層序列具有注入層。
[0028]尤其地，注入層設為用于:改進到有源區(qū)中的電子注入。注入層有利地設置在第二保護層和有源區(qū)之間。注入層的厚度優(yōu)選采用在20nm和IOOnm之間的數(shù)值。注入層能夠具有超晶格結(jié)構(gòu)，也就是說，不同的材料組成的交替設置的層。例如，注入層能夠具有交替設置的InGaN層和GaN層。此外，GaN層能夠是η型摻雜的，其中作為摻雜物質(zhì)例如能夠考慮硅。InGaN層在此能夠是η型摻雜的或者是未摻雜的。
[0029]另外的保護層優(yōu)選設置在注入層和有源區(qū)之間。此外優(yōu)選的是，另外的保護層與有源區(qū)的距該另外的保護層最近的量子層間隔開。尤其地，能夠在另外的保護層和最近的量子層之間構(gòu)成分隔層。優(yōu)選的是，分隔層與另外的保護層相比更強地摻雜。因此，另外的保護層在兩側(cè)上鄰接于與另外的保護層相比更強地摻雜的材料。優(yōu)選的是，所鄰接的材料至少被雙倍地摻雜。
[0030]替選地，另外的保護層能夠設置在第一保護層的背離有源區(qū)域的一側(cè)上。
[0031]根據(jù)一個有利的設計方案，第二保護層與注入層相比具有更高的摻雜。尤其地，第二保護層的平均摻雜高于注入層的平均摻雜。例如，注入層中的平均摻雜能夠采用在O和4*10~18/cnT3之間的數(shù)值，尤其是為5*10~17/cnT3的數(shù)值。
[0032]此外，第一保護層的平均摻雜能夠采用在O和4*10~18/CnT3之間的數(shù)值，尤其是為 1.5*10~18/cm~3 的數(shù)值。
[0033]根據(jù)一個優(yōu)選的實施形式，包括第一保護層、第二保護層和注入層的三個層中的至少一個層在相應的層之內(nèi)的材料組成和/或摻雜發(fā)生改變。
[0034]例如，第一保護層能夠具有保持不變的材料組成并且尤其由GaN構(gòu)成。然而，也能夠設想的是，第一保護層中的材料組成發(fā)生改變。例如，第一保護層能夠具有至少兩個子層，在所述至少兩個子層中，例如一個子層由GaN構(gòu)成并且另一個子層由InGaN構(gòu)成。
[0035]尤其地，第一保護層是η型摻雜的。摻雜能夠在第一保護層之內(nèi)是恒定的。然而，也可能的是，第一保護層之內(nèi)的摻雜發(fā)生改變。在一個優(yōu)選的實施形式中，第一保護層包括至少兩個子層，在所述至少兩個子層中，朝向第二保護層的子層與背離第二保護層的子層相比具有較小的摻雜。
[0036]相應地，第二保護層也能夠具有不同的材料組成和/或摻雜的至少兩個子層。
[0037]提出一種用于制造上述類型的發(fā)射輻射的半導體芯片的方法。也就是說，針對所述方法描述的特征也對半導體芯片公開并且反之亦然。
[0038]所述方法例如包括下列步驟:
[0039]首先提供生長襯底。
[0040]在接下來的方法步驟中，能夠外延地沉積第一保護層、第二保護層和有源區(qū)，所述有源區(qū)跟隨第一保護層和第二保護層。第一保護層在生長溫度下沉積，在所述生長溫度下產(chǎn)生高密度的晶體缺陷。
[0041]通常在外延時避免出現(xiàn)晶體缺陷。然而，在本文中，為了產(chǎn)生所謂的微型二極管而在低的生長溫度下生長第一保護層，以便產(chǎn)生足夠密度的晶體缺陷、尤其是V形缺陷。適合于產(chǎn)生晶體缺陷的實際溫度范圍在此取決于所使用的生長設備。通過在不同的溫度下生長第一保護層能夠確定所述實際溫度范圍，并且選擇晶體缺陷的密度是足夠的或特別高的溫度范圍。
[0042]在本文中，選擇至少920°C、尤其至少790°C并且至多870°C的溫度范圍，在所述溫度范圍中沉積第一保護層。所述溫度范圍已經(jīng)證實為適合于形成晶體缺陷，在所述晶體缺陷的范圍中形成所謂的微型二極管，經(jīng)由所述微型二極管能夠在ESD脈沖的情況下將電荷導出。
[0043]第一保護層尤其在至多920°C的生長溫度下、尤其在應用具有載體氣體氮氣(N2)的三乙基鎵前體的情況下生長。所述生長模型已經(jīng)被證實為尤其有利于產(chǎn)生具有相似的尺寸的晶體缺陷，尤其是V形缺陷進而產(chǎn)生具有相同類型的擊穿性能、尤其具有相同類型的電特性的微型二極管。不同于用于例如η型摻雜的GaN層的通常的形成幾何形狀非常相似的大密度的晶體缺陷的生長條件，在所述η型摻雜的GaN層中，層借助具有載體氣體氫氣(Η2)的三乙基鎵前體生長。換言之，生長在橫向于生長方向的橫向方向上受到限制。以這種方式，尤其在位錯線處在清楚限定的層中產(chǎn)生晶體缺陷。
[0044]根據(jù)所述方法的至少一個實施形式，生長襯底的材料具有相對于待生長的半導體層序列的材料的晶格失配。例如，作為生長襯底選擇藍寶石、SiC或GaN，并且接下來的半導體層序列基于氮化物化合物半導體材料。在該情況下產(chǎn)生尤其大密度的晶體缺陷，尤其是V形缺陷。
[0045]第二保護層尤其生長到第一保護層上并且與第一保護層相比構(gòu)成為具有更高的平均摻雜并且構(gòu)成為是更薄的。
[0046]所描述的方法顯然也適合于制造發(fā)射輻射的半導體芯片，其中對第二保護層替選地或?qū)Φ诙Ｗo層附加地設有另外的保護層。所述方法尤其適用于制造在上文中描述的半導體芯片。因此，結(jié)合半導體芯片描述的特征也能夠考慮用于所述方法并且反之亦然。
【專利附圖】

【附圖說明】
[0047]在下文中，根據(jù)實施例和所附的附圖詳細闡明在此所描述的發(fā)射輻射的半導體芯片。
[0048]根據(jù)圖1描述上述類型的發(fā)射輻射的半導體芯片的一個實施例。
[0049]根據(jù)圖2和3的圖表提出上述類型的發(fā)射輻射的半導體芯片的第一保護層和第二保護層以及注入層和有源區(qū)的材料組成和摻雜的兩個不同的變型形式。
[0050]根據(jù)圖4的圖表提出根據(jù)上述類型的發(fā)射輻射的半導體芯片的保護層以及注入層和有源區(qū)的材料組成和摻雜的第三變型形式。
【具體實施方式】
[0051]相同的、相同類型的或起相同作用的元件在附圖中設有相同的附圖標記。
[0052]圖1示出在此描述的發(fā)射輻射的半導體芯片I的實施例的示意剖面圖。發(fā)射輻射的半導體芯片I包括襯底10和半導體層序列2，所述半導體層序列設置在襯底10上。襯底10能夠包含藍寶石或者由其制成。半導體層序列2優(yōu)選基于氮化物化合物半導體材料。
[0053]半導體層序列2具有η型摻雜的區(qū)域8和ρ型摻雜的區(qū)域9，其中在η型摻雜的區(qū)域8和P型摻雜的區(qū)域9之間構(gòu)成pn結(jié)。η型摻雜的區(qū)域8和ρ型摻雜的區(qū)域9都能夠包括多個半導體層，其中不是每個半導體層都必須是摻雜的。
[0054]此外，半導體層序列2包括第一保護層3和第二保護層5。第一保護層3在生長方向W上設置在η型摻雜的區(qū)域8上。第二保護層5在生長方向W上設置在第一保護層3上。
[0055]此外，半導體層序列2具有用于產(chǎn)生輻射的有源區(qū)7，所述有源區(qū)在生長方向W上設置在第一保護層3和第二保護層5的下游。在有源區(qū)7和第二保護層5之間設置有注入層6。
[0056]發(fā)射輻射的半導體芯片I由位錯、例如所謂的線位錯11貫穿。所述位錯尤其在以高密度將氮化物化合物半導體材料異質(zhì)外延到藍寶石上的情況下出現(xiàn)。線位錯11在此為ESD電壓脈沖的潛在路徑，所述ESD電壓脈沖的電荷在pn結(jié)的截止方向上導出。
[0057]發(fā)射輻射的半導體芯片I的第一保護層3構(gòu)成為具有晶體缺陷4。尤其地，晶體缺陷4在線位錯11的線處產(chǎn)生。半導體層序列2的pn結(jié)在具有晶體缺陷4的區(qū)域中引起所謂的微型二極管，經(jīng)由所述微型二極管，在第一保護層3中通過線位錯11而形成的泄漏電流路徑被封裝。優(yōu)選地，至少75%的、尤其優(yōu)選全部的線位錯11包括微型二極管。
[0058]發(fā)射輻射的半導體芯片I的第二保護層5尤其直接設置在第一保護層3上。第二保護層5確保在微型二極管上的電流的均勻化。
[0059]半導體層序列2在具有晶體缺陷4的區(qū)域中尤其具有相同類型的擊穿性能，也就是說尤其地，半導體層序列2在該區(qū)域中具有相同的或基本上相同的擊穿電壓。在具有晶體缺陷4的區(qū)域中的pn結(jié)的擊穿電壓在此小于在不具有晶體缺陷的區(qū)域中的擊穿電壓。因此，所謂的微型二極管在ESD電壓脈沖的情況下在截止方向上同時斷開。在半導體芯片I運行時，優(yōu)選地，半導體層序列2在截止方向上在具有晶體缺陷4的區(qū)域中的電阻相對于不具有晶體缺陷的區(qū)域減小。因此，通過ESD電壓脈沖注入的電荷不經(jīng)由最弱的泄漏路徑沿位錯線11流出，而是電荷以分布到微型二極管的總體上的方式流出。此外，第二保護層5確保到微型二極管的總體上的均勻的電荷分布。因此，不會在任何路徑上達到引起發(fā)射輻射的半導體芯片I的毀壞的臨界電流密度。在發(fā)射輻射的半導體芯片I的整個橫截面上發(fā)生近似二維的擊穿，以至于實現(xiàn)至少lkV、例如典型地為2kV的ESD強度。
[0060]通過引入第二保護層5，能夠減小第一保護層3的厚度dl。第一保護層3的厚度dl采用在20nm和IOOnm之間、尤其在20nm和80nm之間的數(shù)值。第二保護層5與第一保護層3相比構(gòu)成為更薄的。例如，第二保護層5的厚度d2能夠采用在2nm和15nm之間的數(shù)值。
[0061]此外，第二保護層5是高摻雜的層，其具有在2*10~ 18/cnT3和2*10~ 19/cnT3之間的平均η型摻雜和為6*10~ 18/cnT3的優(yōu)選的平均η型摻雜。而第一保護層3具有尤其在O和4*10~18/cm~3之間、優(yōu)選為1.5*10~18/cm~3的較小的平均η型摻雜。
[0062]設置在第二保護層5和有源區(qū)7之間的注入層6設為用于改進到有源區(qū)7中的電子注入。此外，通過注入層6有利地進行η型摻雜的區(qū)域8和有源區(qū)7之間的材料匹配，所述有源區(qū)與η型摻雜的區(qū)域8相比尤其具有更高的In份額。優(yōu)選地，注入層6包括不同的材料組成的一系列的層。尤其地，注入層6中的平均In份額大于在η型摻雜的區(qū)域8中的平均In份額并且小于在有源區(qū)7中的平均In份額。
`[0063]此外，注入層6的平均η型摻雜小于第二保護層5的平均η型摻雜。注入層6的平均η型摻雜尤其采用在O和4*10~ 18/cnT3之間的數(shù)值，優(yōu)選是為5*10~ 17/cnT3的數(shù)值。
[0064]不同于所描述的實施例，半導體層序列能夠具有另外的保護層(在圖1中沒有明確示出)。另外的保護層能夠?qū)Φ诙Ｗo層替選地或?qū)Φ诙Ｗo層補充地設置。這結(jié)合圖4詳細地闡明。
[0065]從圖2和3的圖表中得出第一保護層3的、第二保護層5的以及注入層6的和有源區(qū)7的可能的材料組成和摻雜。
[0066]圖2示出在此所描述的發(fā)射輻射的半導體芯片的半導體層序列的第一變型形式的材料組成和摻雜。
[0067]圖2的上面的圖表在橫坐標方向上示出半導體層序列的生長方向W。在縱坐標軸上繪出半導體層序列的不同的半導體層3、5、6、7的帶隙的能量Eg。如可見的，第一保護層3由GaN制成。第二保護層5也由GaN構(gòu)成。注入層6包括具有GaN層和InGaN層的序列的超晶格結(jié)構(gòu)，其中InGaN層的In份額xl在O和0.12之間，優(yōu)選為0.06。注入層6尤其能夠具有直至20個周期的一系列的GaN層和InGaN層。有源區(qū)7具有多量子阱結(jié)構(gòu)，所述多量子阱結(jié)構(gòu)由一系列的GaN層和InGaN層構(gòu)成，其中InGaN層的In份額例如為x2=0.3。有源區(qū)?尤其能夠具有3和7周期之間的一系列的GaN層和InGaN層。[0068]在圖2的下面的圖表中繪出半導體層序列的不同的半導體層3、5、6、7相對于生長方向W的η型摻雜D。可能的摻雜物質(zhì)是硅或鍺。如同從下面的圖表中得出的，第一保護層3具有恒定的、為1.5*10^18/cm^3的摻雜n1。第一保護層3具有d1=60nm的厚度。此外，第二保護層5也具有恒定的摻雜n2，其高于摻雜nl并且為6*10~ 18/cnT3。第二保護層5的厚度d2在此為5nm。注入層6同樣具有恒定的摻雜n3，其小于第一保護層3和第二保護層5的摻雜n1和n2。注入層6為d3=60nm厚。注入層6的厚度d3相應于第二保護層5距有源區(qū)7的間隔，所述間距因此為60nm。
[0069]圖3示出在此所描述的發(fā)射輻射的半導體芯片的半導體層序列的第二變型形式的材料組合和摻雜。
[0070]如同從圖3的上面的圖表中得出的，第一保護層3由具有In份額x1的InGaN構(gòu)成。第二保護層5能夠由GaN或InGaN構(gòu)成。此外，注入層6包括具有同樣能夠包含In的一系列的GaN層和InGaN層的超晶格結(jié)構(gòu)，其中InGaN層的In份額x2大于第一保護層3的In份額xl。注入層6尤其能夠具有直至20個周期的一系列的(In)GaN層和InGaN層。有源區(qū)7具有多量子阱結(jié)構(gòu)，所述多量子阱結(jié)構(gòu)由一系列的(IrOGaN層和InGaN層形成，其中InGaN層的In份額例如為x3=0.3。
[0071]如同從圖3的下面的圖表中得出的，第一保護層3是調(diào)制摻雜的。也就是說，摻雜在第一保護層3之內(nèi)發(fā)生改變。在第一保護層3的背離第二保護層5的、厚度為d1a的子層中，摻雜n1a高于在朝向第二保護層5的、厚度為dlb的子層中的摻雜。如同其已經(jīng)結(jié)合圖2的下面的圖表所提及的那樣，第二保護層5的和注入層6的摻雜n2和n3能夠采用相同的數(shù)值。相應地，適用于厚度d1、d2和d3。
[0072]在圖4中示出的半導體層序列的第三變型形式的材料組成和摻雜基本上相應于結(jié)合圖2描述的第一變型形式。與此不同地，半導體層序列2具有另外的保護層12。在該實施例中棄用第二保護層。但是與此不同地，除了第二保護層之外也能夠設置另外的保護層。在下面描述的另外的保護層12因此也能夠尤其使用在根據(jù)圖2和3描述的變型形式中。
[0073]另外的保護層12設置在第一保護層3和有源區(qū)7之間，尤其設置在注入層6和有源區(qū)之間。
[0074]在另外的保護層12和有源區(qū)7的多量子阱結(jié)構(gòu)的距另外的保護層最近的量子層71之間設置有分隔層13。
[0075]另外的保護層7以下述摻雜濃度n2摻雜，所述摻雜濃度n2至多為用以摻雜第一保護層3的摻雜濃度nl的一半。優(yōu)選地，另外的保護層名義上是未摻雜的。
[0076]在示出的實施例中，第一保護層3、注入層6和分隔層13具有相同的摻雜濃度。然而這些層的摻雜濃度也能夠彼此不同。優(yōu)選的是，另外的保護層的摻雜濃度至多為直接鄰接到另外的保護層的兩側(cè)上的層的摻雜濃度的一半。
[0077]另外的保護層12的厚度d4優(yōu)選在2nm和15nm之間(其中包括邊界值)、尤其優(yōu)選在4nm和7nm之間(其中包括邊界值)，例如為5nm。另外的保護層12因此顯著薄于第一保護層。
[0078]分隔層13的厚度優(yōu)選在2nm和15nm之間，其中包括邊界值。
[0079]另外的保護層12包含InxGa1-xN，其中O≤x≤I。銦含量x優(yōu)選小于有源區(qū)7的量子層71的銦含量。此外，另外的保護層的銦含量大于第一保護層的銦含量并且大于注入層6的最大銦含量。
[0080]與所示出的實施例不同的，另外的保護層12也能夠設置在第一保護層3的背離有源區(qū)7的一側(cè)上。
[0081]已經(jīng)證實的是，通過未摻雜的或至少與鄰接的層相比弱摻雜的另外的保護層能夠改進ESD強度，而不必對此顯著地提高保護層的總厚度。
[0082]本申請要求德國專利申請10 2011 100 037.6的優(yōu)先權(quán)，其公開內(nèi)容在此通過參引的方式并入本文。
[0083]本發(fā)明不由于根據(jù)實施例進行的描述而受限于此。相反，本發(fā)明包括每個新的特征以及特征的任意的組合，這特別是包含在權(quán)利要求中的特征的任意的組合，即使這些特征或者這些組合本身地在權(quán)利要求中或者實施例中沒有明確說明時也如此。
【權(quán)利要求】
1.一種發(fā)射輻射的半導體芯片(I)，所述半導體芯片具有基于氮化物化合物半導體材料的帶有Pn結(jié)的半導體層序列(2)，所述半導體層序列包括: -第一保護層(3)，所述第一保護層具有目的明確地引入的晶體缺陷(4)； -第二保護層(5)，所述第二保護層與所述第一保護層(3)相比具有更高的摻雜(n2)，其中所述第一保護層(3)設為用于保護所述半導體芯片(I)免受靜電放電脈沖的影響；-用于產(chǎn)生輻射的有源區(qū)(7)，所述有源區(qū)在生長方向(W)上設置在所述第一保護層(3)的下游，其中 在所述半導體芯片(I)運行時，所述半導體層序列(2)在截止方向上在具有晶體缺陷(4)的區(qū)域中的擊穿性能不同于不具有晶體缺陷的區(qū)域，并且其中在靜電放電脈沖的情況下，電荷以均勻分布的方式經(jīng)由所述具有晶體缺陷(4)的區(qū)域?qū)С觥?br> 2.根據(jù)權(quán)利要求1所述的發(fā)射輻射的半導體芯片(1)，其中所述半導體層序列(2)具有第二保護層(5)，其中所述第二保護層與所述第一保護層(3)相比具有更高的摻雜(n2)，并且所述第二保護層設為用于保護所述半導體芯片(I)免受靜電放電脈沖的影響。
3.根據(jù)權(quán)利要求2所述的發(fā)射輻射的半導體芯片(I)，其中所述第二保護層(5)是η型摻雜的并且平均摻雜(η2)在2*10~ 18/cnT3和2*10~ 19/cnT3之間。
4.根據(jù)權(quán)利要求2或3所述的發(fā)射輻射的半導體芯片(I)，其中所述第二保護層(5)具有在2nm和50nm之間、尤其在2nm和15nm之間的厚度(d2 )。
5.根據(jù)權(quán)利要求2至4之一所述的發(fā)射輻射的半導體芯片(I)，其中所述第二保護層(5)以距所述有源區(qū)(7)大于零的間距、尤其以至少為20nm并且至多為IOOnm的間距設置。`
6.根據(jù)權(quán)利要求2至5之一所述的發(fā)射輻射的半導體芯片(I)，其中所述第二保護層(5)設置在所述第一保護層(3)和所述有源區(qū)(7)之間。
7.根據(jù)權(quán)利要求2至6之一所述的發(fā)射輻射的半導體芯片(1)，其中所述半導體層序列(2)具有注入層(6)，所述注入層設置在所述第二保護層(5)和所述有源區(qū)(7)之間。
8.根據(jù)權(quán)利要求7所述的發(fā)射輻射的半導體芯片(1)，其中所述注入層(6)包括交替設置的InGaN層和GaN層的層序列。
9.根據(jù)權(quán)利要求7所述的發(fā)射輻射的半導體芯片(1)，其中所述第二保護層(5)與所述注入層(6)相比具有更高的摻雜(n2)。
10.根據(jù)權(quán)利要求2至9之一所述的發(fā)射輻射的半導體芯片(I)，其中包括所述第一保護層(3)、所述第二保護層(5)和所述注入層(6)的三個層(3，5，6)中的至少一個層的材料組成和/或摻雜(nl，n2，n3)在相應的層中發(fā)生改變。
11.根據(jù)權(quán)利要求2至10之一所述的發(fā)射輻射的半導體芯片(1)，其中所述第一保護層(3)具有至少兩個子層，所述至少兩個子層中的朝向所述第二保護層(5)的所述子層與背離所述第二保護層的所述子層相比具有更低的摻雜(nib)。
12.根據(jù)上述權(quán)利要求之一所述的發(fā)射輻射的半導體芯片(1)，其中所述第一保護層(5)具有在20nm和IOOnm之間、尤其在20nm和80nm之間的厚度(dl)。
13.根據(jù)上述權(quán)利要求之一所述的發(fā)射輻射的半導體芯片(1)，其中所述晶體缺陷(4)是V形缺陷并且大部分的所述晶體缺陷(4)具有相似的尺寸。
14.根據(jù)上述權(quán)利要求之一所述的發(fā)射輻射的半導體芯片(1)，其中在所述半導體芯片(I)運行時，所述半導體層序列(2)在截止方向上在具有晶體缺陷(4)的區(qū)域中的電阻相對于不具有晶體缺陷的區(qū)域減小。
15.根據(jù)上述權(quán)利要求之一所述的發(fā)射輻射的半導體芯片(1)，其中所述半導體層序列(2)的所述pn結(jié)在導通方向上在所述具有晶體缺陷(4)的區(qū)域中與在不具有晶體缺陷的區(qū)域中相比具有更高的起始電壓。
16.根據(jù)上述權(quán)利要求之一所述的發(fā)射輻射的半導體芯片(1)，其中所述晶體缺陷(4)的密度為至少5*10~7/cnT2。
17.根據(jù)上述權(quán)利要求之一所述的發(fā)射輻射的半導體芯片(1)，其中所述半導體層序列具有另外的保護層(12)，其中所述另外的保護層(12)與所述第一保護層(3)相比具有更低的摻雜。
18.根據(jù)權(quán)利要求17所述的發(fā)射輻射的半導體芯片(1)，其中所述另外的保護層(12)是未摻雜的。
19.根據(jù)權(quán)利要求17或18所述的發(fā)射輻射的半導體芯片(1)，其中所述另外的保護層(12)設置在所述第一保護層(3 )和所述有源區(qū)(7 )之間。
20.根據(jù)權(quán)利要求17至19之一所述的發(fā)射輻射的半導體芯片(I)，其中所述另外的保護層(12)具有在2nm和15nm之 間的厚度，其中包括邊界值。
【文檔編號】H01L33/02GK103503172SQ201280021065
【公開日】2014年1月8日 申請日期:2012年4月26日 優(yōu)先權(quán)日:2011年4月29日
【發(fā)明者】安德烈亞斯·萊夫勒, 克里斯蒂安·萊雷爾, 賴納·布滕戴奇, 托比亞斯·邁耶, 馬蒂亞斯·彼得 申請人:歐司朗光電半導體有限公司